CN1428859A - 电平变换电路 - Google Patents

电平变换电路 Download PDF

Info

Publication number
CN1428859A
CN1428859A CN02157455A CN02157455A CN1428859A CN 1428859 A CN1428859 A CN 1428859A CN 02157455 A CN02157455 A CN 02157455A CN 02157455 A CN02157455 A CN 02157455A CN 1428859 A CN1428859 A CN 1428859A
Authority
CN
China
Prior art keywords
terminal
mos transistor
mentioned
level
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02157455A
Other languages
English (en)
Other versions
CN1263129C (zh
Inventor
岡元立太
竹中恭一
吉沢秋彥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1428859A publication Critical patent/CN1428859A/zh
Application granted granted Critical
Publication of CN1263129C publication Critical patent/CN1263129C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的电平变换电路包括：检测输入信号的上升沿而将之作为上升沿信号输出的第1传递电路；检测上述输入信号的下降沿而将之作为下降沿信号输出的第2传递电路；以及将上述上升沿信号和上述下降沿信号合成后输出的输出合成电路。

Description

电平变换电路
技术领域
本发明涉及在二个不同的电源电压之间收发信号时变换信号电平的信号电平变换电路。
背景技术
电平变换电路用于变换从以电源电压Va动作的电路201传递给以电源电压Vb动作的电路204的信号电平。传统的电平变换电路，如图1A所示，系由以电源电压Ve动作的逆变器202、以及输入端子与逆变器202的输出端子相连接且以电源电压Vb动作的逆变器203所构成的。
当从电路A传递来的输入信号电压Vin超过逆变器的阈值电压Vth(a)时，逆变器202将输出反转。逆变器202的输出电压V1低于逆变器203的阈值电压Vth(b)时，逆变器203将输出反转，再将输出信号电压Vout输向电路204。接着，从电路201传递来的输入信号电压Vin低于逆变器202的阈值电压Vth(a)时，逆变器202将输出反转，逆变器202的输出电压低于逆变器203的阈值电压Vth(b)时，逆变器203将输出反转，再将输出信号电压Vout输出。
但是，在将电源电压高的逆变器202与电源电压低的逆变器203串联连接的情况下，由于二个逆变器202、203的阈值电压Vth(a)、Vth(b)不同，故传递来的信号波形Vout在下降时会比上升时产生更大的延迟。也就是说，如图1B所示，输出信号电压Vout由于低电压器件TBoff要比在高电压期间TBon来得长，而存在占空比发生变化的问题。
发明内容
本发明的电平变换电路，它包括：
检测输入信号的上升沿而将之作为上升沿信号输出的第1传递电路；
检测上述输入信号的下降沿而将之作为下降沿信号输出的第2传递电路；以及
将上述上升沿信号和上述下降沿信号进行合成而输出的输出合成电路。
附图简述
图1A是说明传统的电平变换电路的结构的图。
图1B是说明传统的电平变换电路的动作的图。
图2是说明本发明第1实施例的电平变换电路的图。
图3是本发明第1实施例的电平变换电路的时间过程曲线图。
图4是说明本发明第2实施例的电平变换电路的图。
图5是说明本发明第3实施例的电平变换电路的图。
图6是说明本发明第4实施例的电平变换电路的图。
图7是说明本发明第5实施例的电平变换电路的图。
图8是说明本发明第6实施例的电平变换电路的图。
图9是说明本发明第7实施例的电平变换电路的图。
图10是说明本发明第8实施例的电平变换电路的图。
图11是说明本发明第9实施例的电平变换电路的图。
具体实施形态
参照附图来说明本发明的各种实施例。在所有附图中对于相同或类同的部件和元件都标以相同或类同的标号，对于相同或类同的部件和元件的说明从略或从简。
在如下的叙述中，给出了诸如具体的信号值等等的、大量的具体数据资料，是为使大家能清楚地理解本发明。但是，很显然，那些熟悉本发明技术领域的技术人员也可以不采用这些具体数据资料。另外，对一些熟知的电路采用方框简图的方式示出，以免那些不必要的赘述混淆本发明的阐述。
(第1实施例)
如图2所示，本发明第1实施例的电平变换电路具有检测输入信号的上升沿而形成上升沿信号的第1传递电路、检测输入信号的下降沿信号而形成下降沿信号的第2传递电路、以及将上升沿信号和下降沿信号进行合成的输出合成电路3。第1传递电路1具有分别将信号输入端子50与栅极端子相连、将第1高位电压VCC1与漏极端子相连、将低位电源VSS与背侧(back)栅极端子相连、将输出合成电路3的输入端侧与源极端子相连的第1 n MOS晶体管。第2传递电路2具有：分别将信号输入端子50与输入端子相连、将第1高位电源VCC1与高位电源输入端子相连、将低位电源VSS与低位电源输入端子相连的第1逆变器11；以及分别将第1逆变器11的输出端子与输入端子相连、将第2高位电源VCC2与高位电源电源输入端子相连、将低位电源VSS与低位电源输入端子相连的第2逆变器12。输出合成电路3具有：分别将第1传递电路1和第2传递电路2的输出端侧与输入端子相连、将第2高位电源VCC2与高位电源输入端子相连、将低位电源VSS与低位电源电源输入端子相连的第3逆变器13；以及分别将第3逆变器13的输出端子与输入端子相连、将第2高位电源VCC2与高位电源输入端子、将低位电源VSS与低位电源电源输入端子相连、将信号输出端子51与输出端相连的第4逆变器14。
采用图4所示的时序图，对于本发明第1实施例的电平变换电路的动作进行说明。
(A)首先，在时刻t1处，如图4(a)所示，输入到信号输入端子50的输入信号电压Vin开始从低电平变化到高电平。
(B)接着，在时刻t2处，当输入信号电压Vin超过第1 n MOS晶体管N1的阈值电压Vth N时，第1 n MOS晶体管N1接通。第1 n MOS晶体管一接通时，则如图4(d)所示，第2电压V2开始反转。也就是说，第1传递电路1将输入信号Vin的上升沿传递到作为输出合成电路3的输入的第3逆变器13的输入端子上。
(C)在时刻t3处，当输入信号电压Vin超过第1逆变器I1的阈值电压Vth(a)时，第1逆变器I1开始反转输出，如图4(b)所示，输出第1电压V1。
(D)在时刻t4处，图4(d)所示的输出电压V2超过了第3逆变器I3的阈值电压Vth(b)时，第3逆变器I3开始反转输出，如图4(e)所示，输出第3电压V3。
(E)在时刻t5处，图4(e)所示的第3电压V3低于第4逆变器I4的阈值电压Vth(b)时，如图4(b)所示，开始将输出电压Vout反转。
(F)在时刻t6处，输入信号电压Vin成为高电平。高电平时的电压作为电源电压Va进行说明。
(G)在时刻t9处，输入信号电压Vin开始从高电平变化低电平。
(H)在时刻t10处，输入信号电压Vin低于第1逆变器I1的阈值电压Vth(a)时，如图4(b)所示，第1电压V1反转。
(I)在时刻t11处，第1电压V1超过第2逆变器I2的阈值电压Vth(b)时，如图4(d)所示，第2电压V2反转。
(J)在时刻t12处，第2电压V2低于第3逆变器I3的阈值电压Vth(b)时，如图4(e)所示，第3电压反转。
(K)在时刻t13处，当第3电压V3超过第4逆变器I4的阈值电压Vth(b)时，如图4(f)所示，输出电压Vout反转。
与此相应，在传统的电平变换电路中，在时刻t7处，第1电压V1超过第2逆变器的阈值电压Vth(b)时，输出电压Vout反转。在时刻t8处，完成从低电平向高电平的移动。
若采用本发明第1实施例的电平变换电路，就可高速传递输入信号电压Vin的上升沿。也就是说，利用第1传递电路，上升沿延迟减小、且能够传递占空比变动小的信号波形。
(第2实施例)
如图4所示，本发明的第2实施例的电平变换电路的第1传递电路1采用pMOS晶体管而第1实施例中采用第1 n MOS晶体管，在这一点上是不同的。第1传递电路1具有：分别将第1逆变器I1的输出端子与栅极端子相连、将第1高位电源VCC1与源极子相连的第1 p MOS晶体管P1；以及在第1 p MOS晶体管P1的漏极端子和输出合成电路3的第1输入端侧之间作二极管连接的第2 p MOS晶体管。第2 p MOS晶体管P2分别将第1 p MOS晶体管P1的漏极端子与源极端子相连、将输出合成电路3的第1输入端侧与漏极端子及栅极端子相连接。其他的都与第1实施例实质上相同，故略去重复性叙述。
第2实施例电平变换电路的第1逆变器I1在从信号输入端子50输入的信号电压Vin成为高电平时输出低电平信号。第1逆变器I1的输出电压在低于第1 p MOS晶体管P1的阈值电压时，第1 p MOS晶体管P1接通。第1 p MOS晶体管一接通，则电流就从第1高位电源VCC供向第2 p MOS晶体管P2的源极端子。第2 p MOS晶体管P2则将从源极端子供来的电流从漏极端子输出到输出合成电路3的第1输入端侧。
第1 p MOS晶体管可使输入信号电压Vin的上升沿的延迟减小。另外，作二极管连接的第2 p MOS晶体管P2将在第1 p MOS晶体管P1接通时的第1传递电路1的输出电压抑制在Vb以下。也就是说，即使第1 pMOS晶体管P1和第2逆变器I2的输出电压V2同时为高电平的情况下，第2 p MOS晶体管P2也能防止电流从第1高位电源VCC1流入到第2高位电源VCC2。
(第3实施例)
如图5所示，本发明第3实施例的电平变换电路的第1传递电路的不同之处在于，将第2实施例中所述的第1 p MOS晶体管P1替换成连接到低电位电源VCC侧的第3 p MOS晶体管P3。第1传递电路1具有第3 p MOS晶体管，该晶体管具有施加第1高位电源电压的背侧栅极端子、施加低电源电压Vg的漏极端子以及与输出合成电路3的第1输入端侧相连接的源极端子。第3 p MOS晶体管P3的背侧栅极端子与第1高位电源VCC1相连接。其他的都与第1实施例实质上相同，故略去重复性的叙述。
若采用第3实施例的电平变换电路，就可与第1实施例同样地减小输入信号电压Vin的上升沿的延迟。另外，即使不用第2实施例中所述的第2 n MOS晶体管P2，也不会有电流从第1高位电源VCC1流到第2高位电源VCC2。也就是说，输出电压不会超过第2高位电源电压，故可不要第2 p MOS晶体管P2。
(第4实施例)
如图6所示，本发明第4实施例的电平变换电路的不同之处在于，将第1实施例所述的第1 n MOS晶体管N1替换成第2 n MOS晶体管N2及第3 n MOS晶体管N3。第1传递电路1具有：分别将第1高位电源VCC1与漏极端子相连、将第2传递电路2的反转输出端子与栅极端子相连的第2 n MOS晶体管N2；以及分别将第2 n MOS晶体管N2的源极端子与漏极端子相连、将输入端子50与栅极端子相连、将低位电源VSS与源极端子相连的第3 n MOS晶体管。第2 n MOS晶体管N2的栅极端子与第1逆变器I1的输出端子相连接。第1 n MOS晶体管N1和第2 n MOS晶体管N2的连接点与第3逆变器I3的输出端子相连接。第2 nMOS晶体管N2的栅极端子与低电位电源VSS相连接。其他的都与第1实施例实质上相同，故略去重复性的叙述。
第4实施例中所述的电平变换电路是使第2 n MOS晶体管N2和第3 n MOS晶体管N3根据输入信号的电压Vin的电平而交替地接通。第2晶体管N2接通时，就将第1高位电源电压Va供给第4逆变器I4的输入端侧。也就是说，将输入信号电压Vin的上升沿传递给输出合成电路3。第3 n MOS晶体管接通时，第4逆变器I4的输入端子的电压就成为低电位电源电压Vg。
若采用第4实施例的电平变换电路，就可与第1实施例同样地减小输入信号电压Vin的上升沿的延迟。
(第5实施例)
如图7所示，本发明第5实施例的电平变换电路的不同之处在于，第2 n MOS晶体管N2与第3 n MOS晶体管的输出合成电路3的输入端侧之间设有第5逆变器I5而不同于第4实施例中所述的第1传递电路1。第1传递电路1具有：分别将第1高位电源VCC1与漏极端子相连、将第2传递电路的反转输出端子与栅极端子相连的第2 n MOS晶体管N2；分别将第2 n MOS晶体管N2的源极端子与漏极端子相连、将输入端子50与栅极端子相连、将低位电源VSS与源极端子相连的第3 n MOS晶体管；以及分别将第2晶体管N2和第3晶体管N3的连接点与输入端子相连、将输出合成电路3的第1输入端子与输出子相连的第5逆变器I5。第5逆变器I5的输出端子与第3逆变器I3的输入端子相连接。其他的都与第4实施例实质上相同，故略去重复性的叙述。
第5实施例的电平变换电路是使第2 n MOS晶体管N2和第3 n MOS晶体管N3根据输入信号的电压Vin的电平而交替地接通。第2晶体管N2接通时，就将第1高位电源电压V供给第5逆变器I5。第3 n MOS晶体管N3接通时，第5逆变器I5的输入端子的电压就成为低电位电源电压Vg。第5逆变器I5将从输入端输入的信号反转过来的信号输出到第3逆变器I3的输入端子。
若采用第5实施例所述的电平变换电路，就可与第1实施例同样地减小输入信号电压Vin的上升沿的延迟。
(第6实施例)
如图8所示，本发明第6实施例的电平变换电路的不同之处在于，将第5实施例中所述的第2 n MOS晶体管N2和第3 n MOS晶体管的栅极端子的连接点互换。
第1传输电路1具有：分别将第1高位电源VCC1与漏极端子相连、将输入端子50与栅极端子相连的第2 n MOS晶体管N2；分别将第2 n MOS晶体管N2的源极端子和漏极端子相连、将第2传递电路2的反转输出端子与栅极端子相连、将低位电源VSS与源极端子相连的第3 n MOS晶体管N3；以及分别将第2晶体管N2与第3晶体管N3的连接点与输出端子相连、将合成电路3的第1输入端子与输出端子相连的第5逆变器。第5逆变器I5的输出端子与第3逆变器I3的输入端子相连接。其他的都与第4实施例实质上相同，故略去重复性的叙述。
第5实施例的电平变换电路是使第2 n MOS晶体管N2和第3 n MOS晶体管N3根据输入信号电压Vin的电平而交替地接通。第2晶体管N2接通时，就将第1高位电源电压供给到第5逆变器I5的输入端侧。第3 n MOS晶体管N3接通时，第5逆变器I5的输入端子的电压就成为低电位电源电压Vg。第5逆变器将从输入端子输入的信号反转过来的信号输出到第3逆变器I3的输入端子。
若采用第5实施例所述的电平变换电路，就可与第1实施例同样地减小输入信号电压Vin的上升沿延迟。
(第7实施例)
如图9所示，本发明第7实施例的电平变换电路的不同之处在于，将第1实施例所述的第1 n MOS晶体管N1替换为第4 p MOS晶体管P1的阈值电压晶体管P4与逆变器I6。第1传递电路1具有：分别将第1高位电源VCC1与源极端子相连、将输入端子50与栅极端子相连的第4 p MPS晶体管P4；以及分别将第5 p MOS晶体管P4的漏极端子与输入端子相连、将输出合成电路3的输入端子与第1输入端子相连的第6逆变器I6。第6逆变器I6的输出端子与第4逆变器I4的输入端子相连接。其他的都与第1实施例实质上相同，故略去重复性的叙述。
若采用第7实施例的电平变换电路，就可通过采用第6逆变器16来截断由第1高位电源Va到低位电源电压Vg的电流路径。
(第8实施例)
如图10所示，本发明第8实施例的电平变换电路的不同之处在于，将第7实施例所述的第4 p MOS晶体管P4替换为连接到低位电源VSS的第5 p MOS晶体管P5。第1传递电路1具有：分别将第2传递电路的反转输出端子与栅极端子相连、将低位电源与漏极端子相连的第5 p MOS晶体管P5；以及分别将第5 pMOS晶体管P5的源极端子与输入端子相连、将输出合成电路3的第1输入端子与输出端相连的第7逆变器I7。第7逆变器I7的输出端与第4逆变器I4的输入端子相连接。其他的都与第1实施例实质上相同，故略去重复性的叙述。
若采用第8实施例的电平变换电路，就能与第1实施例同样地减小输入信号电压Vin的上升沿的延迟。
(第9实施例)
如图11所示，本发明第9实施例的电平变换电路的不同之处在于，对于第1实施例中所述的输出合成电路3，具有任意级数的逆变器。其他的都与第1实施例实质上相同，故略去重复性的叙述。
若采用第9实施例的电平变换电路，由于逆变器是多级连接的，故可将第1传递电路1和第2传递电路2的输出信号输出到任意位置，就可进行传递输入信号电压Vin的上升沿的时序的调节。也就是说，就可调节输出信号相对于输入信号的占空比变化。
熟悉本发明技术领域的技术人员可以在了解本发明所揭示的内容后，在本发明的精神实质范围内可作出各种各样的具体变形。

Claims (20)

1.一种电平变换电路，它包括：
检测输入信号的上升沿而将之作为上升沿信号输出的第1传递电路；
检测上述输入信号的下降沿而将之作为下降沿信号输出的第2传递电路；以及
将上述上升沿信号和上述下降沿信号进行合成而输出的输出合成电路。
2.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
施加上述输入信号脉冲的栅极端子；
与第1高位电源连接的漏极端子；以及
具有连接上述输出合成电路的第1输入端侧的源极端的第1 n MOS晶体管。
3.如权利要求1或2所述的电平变换电路，其特征在于，
所述第1 n MOS晶体管的背侧栅极端子与低位电源相连。
4.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
第1 p MOS晶体管，具有施加上述输入信号电压的反转电压的栅极端子与连接第1高位电源的源极端子；以及
第2 p MOS晶体管，在上述第1 p MPS晶体管的漏极端子和所述输出合成电路的第1输入端侧之间作二极管连接。
5.如权利要求4所述的电平变换电路，其特征在于，所述第2 p MOS晶体管还包括：
连接上述第1 p MOS晶体管的漏极端子的源极端子；以及
与所述输出合成电路的第1输入端侧相连接的漏极端子和栅极端子。
6.如权利要求6所述的电平变换电路，其特征在于，
所述第1 p MOS晶体管的背侧栅极端子与第1高位电源相连接。
7.如权利要求1所述的电平变换电路，其特征在于，上述第1传递电路还包括：
施加上述输入信号电压的反转电压的栅极端子；
与低位电源相连接的漏极端子；以及
具有与上述输出合成电路的第1输入端侧相连接的源极端子的第3 p MOS晶体管。
8.如权利要求7所述的电平变换电路，其特征在于，
所述第3 p MOS晶体管的背侧栅极端子与第1高位电源相连接。
9.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
漏极端子与第1高位电源连接、栅极端子与第2传递电路的反转输出端子与栅极端子连接的第2 n MOS晶体管；以及
具有与该第2 n MOS晶体管的源极端子相连接的漏极端子、施加所述输入信号电压的栅极端子和与低位电源连接的源极端子的第3 n MOS晶体管。
10.如权利要求9所述的电平变换电路，其特征在于，
所述第2 n MOS晶体管的背侧栅极端子与低位电源相连接。
11.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
具有与第1高位电源相连接的漏极端子以及与上述第2传递电路2的反转输出端子相连接的栅极端子的第2 n MOS晶体管；
具有与该第2 n MOS晶体管的源极端子相连接的漏极端子、施加输入信号电压的栅极端子以及与低位电源相连接的源极端子的第3 n MOS晶体管；以及
分别将上述第2与第3的n MOS晶体管的连接点连接到输入端子、将上述输出合成电路的第1输入端子连接到输出端子上的第5逆变器。
12.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
具有施加上述输入信号电压的栅极端子以及与第1高位电源相连接的漏极端子的第2 n MOS晶体管；
具有施加上述输入信号电压的反转电压的栅极端子、与低位电源相连接的源极端子以及与上述第2 n MOS晶体管的源极端子相连接的漏极端子的第3 n MOS晶体管；以及
具有与上述第3 n MOS晶体管的漏极端子相连接的输入端子以及与上述输出合成电路的第1输入端侧相连接的输出端子的第5逆变器。
13.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
具有施加上述输入信号电压的栅极端子、与第1高位电源相连接的源极端子以及将反转输出电压输出到输出合成电路上的漏极端子的第4 p MOS晶体管；以及
分别将上述第4 p MOS晶体管的漏极端子与输入端子相连接、将上述输出合成电路的第1输出端子与输出端子相连接的第6逆变器。
14.如权利要求13所述的电平变换电路，其特征在于，
所述第4 p MOS晶体管的背侧栅极端子与第1高位电源相连接。
15.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
具有与上述第2传递电路的反转输出端相连接的栅极端子以及与低位电源相连接的漏极端子的第5 p MOS晶体管；以及
分别将该第5 p MOS晶体管的源极端子与输入端子相连接、将上述输出合成电路的第1输入端子与输出端子相连接的第5逆变器。
16.如权利要求15所述的电平变换电路，其特征在于，
上述第5 p MOS晶体管的背侧栅极端子与第1高位电源相连接。
17.如权利要求1所述的电平变换电路，其特征在于，所述第1传递电路还包括：
施加输入信号电压的反转电压的栅极端子；
施加第1高位电源电平电压的背侧栅极端子；以及
具有与低位电源相连的漏极端子以及与上述输出合成电路的第1输出端侧相连接的源极端子的第1 p MOS晶体管。
18.如权利要求1所述的电平变换电路，其特征在于，所述第2传递电路还包括：
将输入信号电压输入到输入端子上而在第1高位电源电压下动作的第1逆变器；以及
将上述第1逆变器的输出端子与输入端子相连接而在比上述第1高位电源电压要低的第2高位电源电压下动作的第2逆变器。
19.如权利要求1所述的电平变换电路，其特征在于，所述输出合成电路还包括：
其输出与上述第1传递电路的输出连接于同一个节点上的上述第2传递电路。
20.如权利要求1所述的电平变换电路，其特征在于，所述输出合成电路还包括：
其输出与上述传递电路的输出连接于不同的节点上的上述第2传递电路。
CNB021574553A 2001-12-19 2002-12-19 电平变换电路 Expired - Fee Related CN1263129C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001386703A JP3696157B2 (ja) 2001-12-19 2001-12-19 レベルシフト回路
JP2001386703 2001-12-19

Publications (2)

Publication Number Publication Date
CN1428859A true CN1428859A (zh) 2003-07-09
CN1263129C CN1263129C (zh) 2006-07-05

Family

ID=19187962

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021574553A Expired - Fee Related CN1263129C (zh) 2001-12-19 2002-12-19 电平变换电路

Country Status (6)

Country Link
US (1) US6784719B2 (zh)
EP (1) EP1326342B1 (zh)
JP (1) JP3696157B2 (zh)
CN (1) CN1263129C (zh)
DE (1) DE60223781T2 (zh)
TW (1) TW580793B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684651A (zh) * 2012-05-25 2012-09-19 华为技术有限公司 用于数字电路的信号延迟方法、装置及数字电路系统

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
TW580787B (en) * 2003-03-14 2004-03-21 Novatek Microelectronics Corp Slew rate enhancement device and slew rate enhancement method
US6838924B1 (en) * 2003-04-25 2005-01-04 Xilinx, Inc. Dual stage level shifter for low voltage operation
US7053657B1 (en) 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
US7190206B2 (en) * 2003-07-22 2007-03-13 Samsung Electronics Co., Ltd. Interface circuit and signal clamping circuit using level-down shifter
JP4487559B2 (ja) * 2003-12-18 2010-06-23 株式会社ニコン レベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステム
US7005910B2 (en) * 2004-01-16 2006-02-28 Arm Physical Ip, Inc. Feed-forward circuit for reducing delay through an input buffer
DE102004054546B4 (de) * 2004-11-11 2011-06-22 Qimonda AG, 81739 Treiberschaltung
WO2006126728A1 (en) 2005-05-27 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007006464A (ja) * 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置
TWI278183B (en) 2005-07-01 2007-04-01 Au Optronics Corp Shift register and level shifter thereof
TWI313968B (en) 2006-07-04 2009-08-21 Au Optronics Corp Vevel shifter circuit
TWI349438B (en) * 2008-05-09 2011-09-21 Au Optronics Corp Level shifter
JP5295889B2 (ja) * 2009-07-07 2013-09-18 株式会社東芝 レベル変換回路
TWI477953B (zh) * 2010-08-31 2015-03-21 Richwave Technology Corp 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法
US9425771B2 (en) * 2014-09-26 2016-08-23 Texas Instruments Incorporated Low area flip-flop with a shared inverter
WO2016084995A1 (ko) 2014-11-26 2016-06-02 주식회사 실리콘웍스 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법
CN105981300B (zh) * 2015-01-13 2019-07-26 硅工厂股份有限公司 具有改善的时间响应特性的电平移位电路及其控制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232049C1 (de) * 1992-09-24 1994-05-19 Siemens Ag Integrierte Halbleiterschaltungsanordnung
US5486785A (en) 1994-09-30 1996-01-23 Mitsubishi Semiconductor America, Inc. CMOS level shifter with feedforward control to prevent latching in a wrong logic state
JPH08330939A (ja) 1995-06-05 1996-12-13 Toshiba Microelectron Corp レベルシフタ回路
GB2314709B (en) * 1996-06-24 2000-06-28 Hyundai Electronics Ind Skew logic circuit device
JP3705880B2 (ja) * 1996-11-28 2005-10-12 富士通株式会社 レベルコンバータ及び半導体装置
JPH10326489A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体集積回路装置
US6025738A (en) * 1997-08-22 2000-02-15 International Business Machines Corporation Gain enhanced split drive buffer
US5952868A (en) * 1997-09-18 1999-09-14 Cypress Semiconductor Corp. Voltage level interface circuit with set-up and hold control
JP3684109B2 (ja) 1999-06-30 2005-08-17 株式会社東芝 電圧制御発振回路
KR100379610B1 (ko) * 2001-04-18 2003-04-08 삼성전자주식회사 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684651A (zh) * 2012-05-25 2012-09-19 华为技术有限公司 用于数字电路的信号延迟方法、装置及数字电路系统
CN102684651B (zh) * 2012-05-25 2015-07-08 华为技术有限公司 用于数字电路的信号延迟方法、装置及数字电路系统

Also Published As

Publication number Publication date
EP1326342B1 (en) 2007-11-28
TW200306073A (en) 2003-11-01
TW580793B (en) 2004-03-21
JP2003188709A (ja) 2003-07-04
US20030137336A1 (en) 2003-07-24
DE60223781T2 (de) 2008-10-30
JP3696157B2 (ja) 2005-09-14
EP1326342A1 (en) 2003-07-09
DE60223781D1 (de) 2008-01-10
US6784719B2 (en) 2004-08-31
CN1263129C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CN1263129C (zh) 电平变换电路
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1184743C (zh) 电平移动电路
CN1209871C (zh) 触发器
CN1758540A (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
CN1129969C (zh) 基准电压半导体器件
CN1968014A (zh) 校准电路和备有校准电路的半导体装置
CN1229248A (zh) 电压转换缓冲电路
CN108155903A (zh) 应用于GaN栅极驱动的高速高压电平转换电路
CN1780124A (zh) 半导体器件
CN1574633A (zh) 发送电路、传输电路以及驱动装置
CN1855165A (zh) 差分电流驱动型传送系统
CN1957531A (zh) 先断后通预驱动器和电平移位器
CN1317826C (zh) 接收装置
CN1187828C (zh) 能防止产生多次反射的半导体装置及其驱动和设置方法
CN1700600A (zh) 电压电平变换电路
CN1232039C (zh) 半导体集成电路
CN1452318A (zh) 具有在单输入下减少偏离的差动输出结构
CN1881797A (zh) 同步电路和方法
CN101060324A (zh) 一种差分信号接口电路
CN101047382A (zh) 一种电平移动器
CN101043211A (zh) 互补信号生成电路
US7821300B2 (en) System and method for converting between CML signal logic families
CN101043201A (zh) 半导体集成电路
CN1592284A (zh) 数据接收装置及数据传送系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20100119