CN1452318A - 具有在单输入下减少偏离的差动输出结构 - Google Patents

具有在单输入下减少偏离的差动输出结构 Download PDF

Info

Publication number
CN1452318A
CN1452318A CN03136009.2A CN03136009A CN1452318A CN 1452318 A CN1452318 A CN 1452318A CN 03136009 A CN03136009 A CN 03136009A CN 1452318 A CN1452318 A CN 1452318A
Authority
CN
China
Prior art keywords
path
output
input
paths
synchronous circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03136009.2A
Other languages
English (en)
Other versions
CN100521538C (zh
Inventor
J·R·斯佩哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1452318A publication Critical patent/CN1452318A/zh
Application granted granted Critical
Publication of CN100521538C publication Critical patent/CN100521538C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种改进的具有最小偏移的差动输出结构，并引入较少的处理变量。按照本发明的一个实施例，提供一种差动输出结构，其包括输入线，输出驱动器和同步电路。输入线包括第一和第二路径。第一路径具有用于接收输入信号的输入端。第一路径还包括输出端，并且包括至少一个驱动元件。第二路径具有在操作上和第一路径的输入端相连的输入端，用于接收输入信号。第二路径还具有输出端。输出驱动器在操作上和第一、第二路径的输出端相连，并被配置用于提供差动输出。同步电路在操作上被连接在第一和第二路径之间，被配置用于使在两个路径上行进的信号的速度同步。

Description

具有在单输入下减少偏离的差动输出结构
技术领域
本发明一般涉及半导体集成电路(IC)器件，更具体地说，本发明涉及具有在单输入下减少偏离的差动输出结构。
背景技术
在半导体IC工业中，板制造者面临的问题是集成具有不同输入和输出标准的产品，例如将TIL(Transistor Transistor Logic)集成到LVDS(Low VoltageDifferential Swing)，将LVTTL(Low Voltage Transistor Transistor Logic)集成到LVDS等。典型地，当单输入标准例如LVTTL被转换成差动输出标准例如LVDS时，两个差动输出彼此偏离至少一个门延迟，下面参照图1进行说明。
图1表示常规的差动输出结构10，其中使用单输入A在输出端M和输出端N产生两个互补的差动输出信号。在图1中，在输入端A和点D之间具有具有3个反相器12，16和18，在输入端A和点F之间，具有两个反相器26和28。在路径1(从输入端A到点D)和路径2(从输入端A到点F)之间相差一个反相器或者一个门延迟，这将在输出端M和输出端N产生开关噪声，所述噪声和节点D和节点F之间的偏离有关。当同一个逻辑电平出现在输出端M和输出端N时，则产生开关噪声。所有的输出都具有一些由偏离引起的开关噪声。不过，太多的偏离或者开关噪声可能导致产品不能使用，因为这将在由所述差动输出驱动的接收机中引起不正确的逻辑或时钟转换。
提出了一些解决办法用于限制所述偏离。一种办法是改变路径1和路径2的反相器的宽度/长度(W/L)的比，以便匹配在图1中的点D和点F的偏移。另一种解决办法是使路径1中反相器的信道长度之和与宽度之和分别等于路径2中的信道长度之和与宽度之和，如下式表示：
L12+L16+L18＝L26+L28
W12+W16+W18＝W26+W28
其中L12，L16，L18，L26，L28分别是反相器12，16，18，26和28的信道长度；W12，W16，W18，W26，W28分别是反相器12，16，18，26和28的信道宽度。
不过这些解决办法具有一些缺点。当反相器链被布置时，一种好的设计方法的特征是设计处理和确定PMOS(p型金属氧化物半导体)和NMOS(n型金属氧化物半导体)的比，其给出所需的功率消耗、速度、占空比、传输时间等。对于大多数的处理而言，PMOS宽度(Wp)对NMOS宽度(WN)的比一般在2比1和3比1之间。在上述的解决办法中，借助于不利用Wp对Wn恒定的比，产生了使每个差动反相器路径的数值匹配问题。此外，PMOS和NMOS器件的长度的不成比例的改变使得问题更加复杂，这是因为不同的长度和宽度增加了附加的处理变量。
因此，需要一种改进的具有减少的偏移的差动输出结构，同时又引入较少的处理变量。
发明内容
本发明提供一种改进的具有最小偏移并且引入较少的处理变量的差动输出结构。
按照本发明的一个实施例，提供一种差动输出结构，并且包括输入线，输出驱动器和同步电路。所述输入线包括第一和第二路径。第一路径具有用于接收输入信号的输入端。第一路径还具有输出端，并且包括至少一个驱动元件。第二路径具有在操作上和第一路径的输入端相连的输入端，用于接收输入信号。第二路径还具有输出端。输出驱动器在操作上和第一和第二路径的输出端相连，并被配置用于提供差动输出。同步电路在操作上连接在第一和第二路径之间，并被配置用于同步在所述两个路径上行进的信号的速度。
附图说明
结合附图参阅下面的说明书和权利要求书，可以更充分理解本发明，并且可以清楚地看出本发明的其它目的和优点。
下面以举例方式参照附图详细说明本发明，其中：
图1表示常规的差动输出结构；
图2表示按照本发明的第一实施例的差动输出结构；
图3A表示图2中的差动输出结构的一种特定的实施；
图3B-3L表示同步电路的其它的实施例；
图4表示按照本发明的第二实施例的差动输出结构；
图5表示按照本发明的第三实施例的差动输出结构；
图6表示按照本发明的第四实施例的差动输出结构；以及
图7表示包括两个以上的路径的本发明的另一个实施例。
在这些图中，相同的附图标记表示类似的或相应的特征或功能。
具体实施方式
图2表示按照本发明的第一实施例的差动输出结构30。输出结构30包括路径1和路径2，路径1由驱动元件例如反相器12，16和18串联而成。路径2也由驱动元件例如反相器26和28串联而成。输出结构30还包括同步电路34和36，其分别动态地连接在输入端A和点C之间的两个路径以及在点D和点E之间的两个路径。路径1和路径2被动态地连接，是因为在路径2中的能量用于帮助路径1的转换。当对两个路径的的输入改变逻辑状态时(即地对Vdd或Vdd到地)，发生所述能量的传递。所述能量的传递使路径2的速度变慢，并使路径1的速度加快。输出结构30还包括输出驱动器32，其连接在两个路径的输出端之间。驱动器32是标准的差动输出驱动器，其可以是任何差动输出标准(例如LVDS，PECL，SSTL，SLVS)。在图2中，输入A沿着两个路径行进，并被转换成非反相信号M和反相信号N。
在图2中，路径1比路径2速度慢，这是因为有一个附加的反相器。同步电路34和36为两个路径提供同步功能，使得沿着路径1和路径2行进的信号基本上同时到达驱动器32的输入端。同步电路34和36可被实现例如使得减慢两个路径的速度一个预定的倍数，从而实现同步，这在下面结合图3进行说明。
图3A表示一种差动输出结构40，这是图2的输出结构30的一种特定的实施方案。在图3A中，同步电路利用电容器42和44来实现，它们动态地连接两个路径。电容器42和44用于降低较快的路径2的速度，这在下面要详细说明。
在本实施例中，如图2所示，使用下面的参数，即，每个门的锥度比＝4，Wp/Wn＝3，其中Wp和Wn分别是PMOS晶体管和NMOS晶体管的宽度。也可以使用其它的锥度比以及PMOS与NMOS的比。假定Wn＝1，Ln＝Lp＝1，则路径1的尺寸如下：对于反相器12：Wp/Lp＝3/1，Wn/Ln＝1/1；对于反相器16：4*(反相器12)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；对于反相器18：16*(反相器12)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。类似地，路径2的尺寸如下：对于反相器26：4*(反相器12)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；并且对于反相器28：16*(反相器12)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。
在图3A中，电容器42和44的尺寸被这样选择，使得电容器44比电容器42大一个倍数。在本例中，电容器44比电容器42大4倍。电容器42被连接在点C和输入端A之间，使路径2减慢4倍，同时使路径1减慢1倍，这是因为点C的充电速度比输入端A快4倍。这是因为在路径1中的反相器16和在路径2上的输入端A相比，具有4倍的电流驱动能力用于驱动电容器42，即在点C的输入电流是点A的4倍。通过使电容器42较快地充电，可以使信号较快地运动。电容器42还加快在C点的逻辑转变，这是因为其动态地和点A相连。
电容器44的功能和电容器42类似。对于较大尺寸的反相器18和26，其具有较大的电流驱动能力，需要较大值的电容器44。
图3中的电容器使路径1和路径2对齐。例如，在没有同步电路时，路径1可能比路径2慢100ps。因此，延迟的数量将减慢路径2而加速路径1，直到它们相等。如果路径1变得比路径2快，则路径1将动态地和路径2相连，使这些路径保持对齐。
在路径1和路径2中的反相器的数量通常由驱动器32的尺寸确定。此外，较慢的路径和较快的路径的动态连接可以在所有的点进行。设置同步电路的一个好的位置是在路径被分裂之后的反相器链的初始端。所需的同步电路的数量取决于在路径1和路径2之间的偏移的数量。
图3B-3L表示同步电路的其它的实施例，其中都是能量传递元件或电路。
图4表示按照本发明的第二实施例的差动输出结构50。在图4中，差动输出结构50包括路径1和路径2。路径1由驱动元件例如异或门(XOR)52，反相器56，58串联而成。路径2也由驱动元件例如“同”门(XNOR)62，反相器66和反相器68串联而成。路径1比路径2慢，这是因为在门52的CMOS电路本身固有一个附加的反相部分。输出结构50还包括同步电路，例如电容器72和74，它们分别动态地连接两个路径。此外，输出结构50还包括输出驱动器32，其连接在两个路径的输出端之间。
在这个实施例中，使用和图3A类似的参数，即，每个门的锥度比＝4，Wp/Wn＝3，其中Wp和Wn分别是PMOS晶体管和NMOS晶体管的宽度。也可以使用其它的锥度比以及PMOS与NMOS的比。假定Wn＝1，Ln＝Lp＝1，则路径1的尺寸如下：对于门52：Wp/Lp＝3/1，Wn/Ln＝1/1；对于反相器56：4*(门52)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；对于反相器58：16*(门52)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。类似地，路径2的尺寸如下：对于门62：Wp/Lp＝3/1，Wn/Ln＝1/1；对于反相器66：4*(门62)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；并且对于反相器68：16*(门62)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。
在图4中，输入A通过门52和62的各自的一个输入驱动这两个门。门52的另一个输入和电源Vcc相连，因此其作为反相器。在另一方面，门62的另一个输入和地Gnd相连，使得其作为缓冲器。输入信号沿着两个路径前进，并作为输入A的非反相信号P和输入A的反相信号Q输出。
在本实施例中，如图3A所示，电容器72和74也用于使较快的路径2变慢。电容器72和74的尺寸被这样选择，使得电容器74比电容器72大4倍。电容器72被连接在点C和E之间，使路径2减慢4倍，同时使路径1减慢1倍，这是因为点C的充电速度比点E快4倍。这是因为在路径1中的门56和在路径2上的门62相比，具有4倍的电流驱动能力用于驱动电容器72，即在点C的电流是点E的4倍。通过使电容器72较快地充电，可以使信号较快地运动。电容器72还加快在C点的逻辑转变，这是因为点C动态地和点E相连。电容器74的功能和电容器72类似。对于较大尺寸的反相器58和66，其具有较大的电流驱动能力，需要较大值的电容器74。
图5表示按照本发明的第三实施例的差动输出结构80。输出结构80是图2所示的结构30的一种改型。其和结构30的不同之处在于，其不包括反相器18和28以及同步电路36。结构80以和图2的结构30相同的方式操作。在本实施例中，结构80包括驱动器82，其比图2的结构需要较小的电流进行操作。
图6表示按照本发明的第四实施例的差动输出结构90。输出结构90是图5所示的结构80的改型。其与结构80的区别在于，其不包括反相器16和26。结构90以和图5的结构80相似的方式操作。在本实施例中，结构90包括驱动器92，其比图5的结构需要更小的电流进行操作。应当注意，可以具有两个以上的路径，只要门元件例如反相器，是差动的即可，如图7所示。
虽然本发明结合特定的实施例进行了说明，显然，根据上面的说明，本领域技术人员可以作出各种改变和改型。因而，这些改变和改型都包括在所附权利要求的范围内。

Claims (20)

1.一种差动输出结构，包括：
一输入线，所述输入线包括：
第一路径(路径1)，所述第一路径具有用于接收输入信号的输入端，所述第一路径还具有输出端，并且包括至少一个驱动元件(12，16，18)，以及
第二路径(路径2)，所述第二路径具有在操作上和第一路径的输入端相连的输入端，用于接收输入信号，所述第二路径还具有输出端；
一输出驱动器(32)，其在操作上和第一以及第二路径的输出端相连，并被配置用于提供差动输出；以及
一同步电路(34)，其在操作上连接在第一和第二路径之间，并被配置用于同步在所述两个路径上行进的信号的速度。
2.如权利要求1所述的结构，其特征在于，
所述第一路径还包括彼此串联连接的多个驱动元件(12，16，18)，所述第一路径提供输入信号的反相输出，以及
所述第二路径包括彼此串联连接的多个驱动元件(26，28)，第二路径提供输入信号的非反相输出。
3.如权利要求2所述的结构，还包括至少另一个同步电路(36)，其在操作上被连接在第一和第二路径之间，其被配置用于使在两个路径上行进的信号的速度同步。
4.如权利要求3所述的结构，其特征在于，所述每个同步电路包括电容器(42，44)。
5.如权利要求1所述的结构，其特征在于，所述同步电路包括电容器。
6.如权利要求1所述的结构，其特征在于，所述同步电路被连接在第一和第二路径的输出端之间。
7.如权利要求2所述的结构，其特征在于，所述第一和第二路径的驱动元件具有预定的恒定的锥度比。
8.如权利要求7所述的结构，其特征在于，所述的锥度比是4。
9.如权利要求3所述的结构，其特征在于，每个同步电路连接在具有第一电流驱动能力的第一路径上的驱动元件的输出和具有第二电流驱动能力的第二路径上的驱动元件的输出之间，以及
所述第一电流驱动能力大于所述第二电流驱动能力。
10.一种差动输出结构，包括：
一输入线，所述输入线包括：
第一路径，所述第一路径具有用于接收输入信号的输入端，所述第一路径还具有输出端，并且包括彼此串联连接的3个驱动元件(52，56，58)，以及
第二路径，所述第二路径具有在操作上和第一路径的输入端相连的输入端，用于接收输入信号，所述第二路径还具有输出端，并且包括彼此串联连接的3个驱动元件(62，66，68)；
一输出驱动器(32)，其在操作上和第一以及第二路径的输出端相连，并被配置用于提供差动输出；以及
一第一和第二同步电路(72，74)，其在操作上均连接在第一和第二路径之间，并被配置用于同步在所述两个路径上行进的信号的速度。
11.如权利要求10所述的结构，其特征在于，
在所述第一路径上的所述3个驱动元件是异或门和第一、第二反相器；以及
在所述第二路径上的所述3个驱动元件是“同”门和第三、第四反相器。
12.如权利要求11所述的结构，其特征在于，所述异或门具有和第一路径的输入端相连的第一端和与电源电压相连的第二端；以及
所述“同”门具有和第二路径的输入端相连的第一端以及和地参考电平相连的第二端。
13.如权利要求12所述的结构，其特征在于，所述第一和第二路径的驱动元件具有预定的恒定的锥度比。
14.如权利要求13所述的结构，其特征在于，所述的锥度比是4。
15.如权利要求13所述的结构，其特征在于，第一同步电路连接在第一路径上的第一反相器的输出和第二路径上的“同”门的输出之间，以及
所述第二同步电路连接在第一路径上的第二反相器的输出和第二路径上的第三反相器的输出之间。
16.如权利要求13所述的结构，其特征在于，所述每一同步电路包括电容器。
17.如权利要求16所述的结构，其特征在于，所述第二同步电路的电容器大于第一同步电路的电容器。
18.一种系统，包括：
一彼此互连的多个装置；
其中至少一个装置包括差动输出结构，所述结构包括：
输入线，所述输入线包括：
第一路径，所述第一路径具有用于接收输入信号的输入端，所述第一路径还具有输出端，并且包括至少一个驱动元件，以及
第二路径，所述第二路径具有在操作上和第一路径的输入端相连的输入端，用于接收输入信号，所述第二路径还具有输出端；
一输出驱动器，其在操作上和第一以及第二路径的输出端相连，并被配置用于提供差动输出；以及
一同步电路，其在操作上连接在第一和第二路径之间，并被配置用于同步在所述两个路径上行进的信号的速度。
19.如权利要求18所述的系统，其特征在于，所述第一路径还包括彼此串联的多个驱动元件，所述第一路径提供输入信号的反相输出，以及
所述第二路径包括彼此串联的多个驱动元件，所述第二路径提供输入信号的非反相输出。
20.如权利要求19所述的系统，还包括至少另一个同步电路，其在操作上被连接在第一和第二路径之间，其被配置用于使在两个路径上行进的信号的速度同步。
CNB031360092A 2002-04-18 2003-04-15 具有在单输入下减少偏离的差动输出结构 Expired - Fee Related CN100521538C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/125963 2002-04-18
US10/125,963 US6700420B2 (en) 2002-04-18 2002-04-18 Differential output structure with reduced skew for a single input

Publications (2)

Publication Number Publication Date
CN1452318A true CN1452318A (zh) 2003-10-29
CN100521538C CN100521538C (zh) 2009-07-29

Family

ID=29214894

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031360092A Expired - Fee Related CN100521538C (zh) 2002-04-18 2003-04-15 具有在单输入下减少偏离的差动输出结构

Country Status (3)

Country Link
US (2) US6700420B2 (zh)
CN (1) CN100521538C (zh)
TW (1) TW200408192A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255642B4 (de) * 2002-11-28 2006-07-13 Infineon Technologies Ag Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals
US20060044016A1 (en) * 2004-08-24 2006-03-02 Gasper Martin J Jr Integrated circuit with signal skew adjusting cell selected from cell library
US7332818B2 (en) * 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
US7368950B2 (en) * 2005-11-16 2008-05-06 Montage Technology Group Limited High speed transceiver with low power consumption
TWI283966B (en) * 2005-12-21 2007-07-11 Univ Nat Central Low-voltage, high-frequency frequency divider having dual-mode operation
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
US8230285B2 (en) * 2006-02-17 2012-07-24 Jds Uniphase Corporation Protocol analyzer for consumer electronics
US8127190B2 (en) * 2006-02-17 2012-02-28 Lanning Eric J Sampling a device bus
US7443217B2 (en) * 2006-03-07 2008-10-28 Texas Instruments Incorporated Circuit and method to balance delays through true and complement phases of differential and complementary drivers
US7477086B1 (en) 2006-09-22 2009-01-13 Altera Corporation Low-skew digital lever shifter for I/O
US7463080B2 (en) * 2007-04-06 2008-12-09 Maxim Integrated Products, Inc. Methods and systems for converting a single-ended signal to a differential signal
US8179165B2 (en) * 2009-04-27 2012-05-15 Oracle America, Inc. Precision sampling circuit
US8198931B2 (en) * 2009-04-27 2012-06-12 Oracle America, Inc. Fine grain timing
US8283960B2 (en) * 2009-04-27 2012-10-09 Oracle America, Inc. Minimal bubble voltage regulator
US8242823B2 (en) * 2009-04-27 2012-08-14 Oracle America, Inc. Delay chain initialization
US20130027104A1 (en) * 2010-05-14 2013-01-31 Sharp Kabushiki Kaisha Level shift circuit and display device provided with the same
KR101998173B1 (ko) * 2012-12-24 2019-10-17 에스케이하이닉스 주식회사 위상 분할 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375148A (en) * 1993-03-01 1994-12-20 Motorola, Inc. VCO bias generator in a phase lock loop
US5909134A (en) * 1995-12-18 1999-06-01 Lg Semicon Co., Ltd. Clock generator for generating complementary clock signals with minimal time differences
US6246278B1 (en) * 1995-12-22 2001-06-12 Lsi Logic Corporation High speed single phase to dual phase clock divider
US6107847A (en) * 1997-12-30 2000-08-22 Rambus Inc. Zero power reset circuit for low voltage CMOS circuits
US6420920B1 (en) * 2000-08-28 2002-07-16 Micron Technology, Inc. Method and apparatus for phase-splitting a clock signal

Also Published As

Publication number Publication date
US20040066216A1 (en) 2004-04-08
TW200408192A (en) 2004-05-16
US6836163B2 (en) 2004-12-28
CN100521538C (zh) 2009-07-29
US6700420B2 (en) 2004-03-02
US20030197539A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
CN1452318A (zh) 具有在单输入下减少偏离的差动输出结构
US5359243A (en) Fast TTL to CMOS level converting buffer with low standby power
CN1209875C (zh) 可调整占空比的缓冲器及其操作方法
US7046038B2 (en) Upward and downward pulse stretcher circuits and modules
US8610462B1 (en) Input-output circuit and method of improving input-output signals
US8334709B2 (en) Level shifter
CN1260888C (zh) 电平漂移电路和有源矩阵驱动器
CN104639157A (zh) 定时调整电路和半导体集成电路装置
CN1134891C (zh) 随机信号发生器
KR20000008998A (ko) 출력버퍼 및 그의 버퍼링 방법
CN1881797A (zh) 同步电路和方法
US20030137333A1 (en) Multiphase-clock processing circuit and clock multiplying circuit
US6583656B1 (en) Differential clock driver with transmission-gate feedback to reduce voltage-crossing sensitivity to input skew
CN1236558C (zh) 脉冲信号转变延迟调节电路
US20060239085A1 (en) Dynamic shift register
KR101704507B1 (ko) 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터
CN1176713A (zh) 具有延迟补正电路的集成电路装置
TW201315151A (zh) 位準偏移電路
CN1490784A (zh) 数据驱动器
US6549039B1 (en) Hi gain clock circuit
CN1716772A (zh) 门控时钟电路及相关方法
CN109450411A (zh) 锁存器及其驱动方法和芯片
US7224187B2 (en) CMOS buffer circuits and integrated circuits using the same
KR20090115009A (ko) 출력회로
CN1248409C (zh) 差动输出驱动装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklike Philips Electronics N. V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20150415

EXPY Termination of patent right or utility model