CN1209875C - 可调整占空比的缓冲器及其操作方法 - Google Patents

Abstract

本发明涉及一种可调整占空比的缓冲器及其操作方法，该方法用以实施于串接的反相器，每一个反相器具有复数条充电电流路径与复数条放电电流路径，当减少时钟信号的占空比时，减少放电电流路径数目，与减少充电电流路径数目；本发明运用于时钟路径电路上用以提供可调整占空比的缓冲器，来动态调整时钟信号上升缘以及下降缘的时间，用以动态改变时钟信号的占空比。

Description

可调整占空比的缓冲器及其操作方法

技术领域

本发明涉及一种缓冲器及其操作方法，且特别是有关于一种使用于时钟路径电路之中用以控制时钟信号占空比的缓冲器及其操作方法。

背景技术

一般而言，在目前的集成电路设计系统中，皆需要一种甚至多种频率不同的时钟信号(Clock Signal)，而集成电路系统的动作时序与工作速度，皆有赖于该集成电路系统上的时钟信号做为基准，当电路系统上的时钟信号频率越快时，该电路系统的工作速度通常也相对的越快，因此，时钟信号的品质对于电路系统而言是相当重要的，若电路系统上时钟信号的品质没有被特别留意并小心处理，轻者可能使得电路系统的速度无法增加，重者将造成整个电路系统无法动作。

而在处理集成电路系统上的时钟信号品质时，除了时钟信号频率的准确性要特别注意外，还有时钟信号的占空比(Duty Cycle)也需要特别留意。如图1所示为一理想的时钟信号100，该理想时钟信号的占空比为百分之五十，亦实时钟信号的高准位与低准位所出现的时间相同。

随着集成电路设计技术的进步，电路设计变得越来越复杂，电路系统也较过去越来越庞大，而集成电路系统上所使用到的时钟信号则必须被分割成复数个分支，将该时钟信号传送至集成电路系统上各个需要的位置，作为该电路系统动作时序的依据。但是，这些复数个时钟信号的分割电路若只是单纯的被并接分割的话，时钟信号本身的能量也将被平分，这可能会产生分割后的时钟信号无法推动下一级电路的情形。因此，如图2所示，在公知的方法中，通常会在电路上再加上复数个缓冲器205成为时钟路径(Clock Tree)，可有效加强时钟信号的扇出(Fan Out)能力。

如图3所示为一公知时钟路径电路的缓冲器。该缓冲器由两个反相器300所组成，每一个反相器300则由一P型场效应晶体管305与一N型场效应晶体管310所组成，该P型场效应晶体管305的一源极端接至电源315，一漏极端串接该N型场效应晶体管310的漏极端，此节点为该反相器300的输出端330，该N型场效应晶体管310的一源极端连接至接地点320，该P型场效应晶体管305与该N型场效应晶体管310的栅极互相连接，且该节点为该反相器的输入端325。当该反相器300输入逻辑意义为“1”的信号时，P型场效应晶体管305不动作，N型场效应晶体管310动作，因此，输出端330产生一逻辑意义为“0”的信号，相反地，当该反相器300输入逻辑意义为“0”的信号时，输出端330则产生一逻辑意义为“1”的信号。

请参照图3，当两个反相器300串接时即形成缓冲器，在输入端325输入一逻辑意义为“1”的信号时，在输出端335则产生一逻辑意义亦为“1”的信号，相反的，在输入端325输入一逻辑意义为“0”信号时，在输出端335则产生一逻辑意义亦为“0”的信号。此外，该时钟路径电路亦可通过反相器300所提供的能量加强其扇出能力，使该时钟信号拥有足够的能量推动下一级的缓冲器。

请参照图2，由于上述的原因，电路系统中的时钟信号必须利用复数个缓冲器205将其分割成复数个分支因而形成时钟路径电路，但这些缓冲器205实际上为如图3所示的公知的缓冲器，其为一互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称为CMOS)晶体管。在实际的电路上，由于该互补式金氧半晶体管中的P型场效应晶体管与N型场效应晶体管的电器特性不同，并且晶体管的尺寸不同，再加上时钟路径电路本身所产生的寄生电容(Parasitic Capacitor)或其它种种的效应，在图2中，当时钟路径电路的输入端输入一占空比为百分之五十的理想时钟信号200，经过复数次的分歧后，输出端将无法产生出一相同的理想时钟信号，而是产生出如第4图所示占空比大于百分之五十之时钟信号405或占空比小于百分之五十之时钟信号410。

因此，在公知的技术中，一理想时钟信号在经过多次的分割之后，时钟信号的品质将遭到某种程度上的破坏，这可能造成电路系统的速度无法增加，甚至将造成整个电路系统无法正常的动作。

发明内容

本发明的目的是为了提供一种可调整占空比的缓冲器，时钟信号经过时钟路径电路的可调整占空比的缓冲器时，则可以被适当的控制，并维持其占空比保持为百分之五十，使其信号品质不至于变差。

本发明的另一目的是为了提供一种可调整占空比的缓冲器的操作方法，通过该方法可使时钟信号经过时钟路径电路的可调整占空比的缓冲器时，则可以被适当的控制，并维持其占空比保持为百分之五十，使其信号品质不至于变差。

本发明的目的可通过如下措施来实现：

一种可调整占空比的缓冲器，包括：

一第一反相器，该第一反相器的电源端串接有复数条并联的受控电流充电路径，而该第一反相器的接地端串接有复数条并联的受控电流放电路径；以及

一第二反相器，该第二反相器的电源端串接有复数条并联的受控电流充电路径，而该第一反相器的接地端串接有复数条并联的受控电流放电路径；其中该第一反相器与该第二反相器相互串接，且该第一反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，该第二反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，而当欲减少输入至该第一反相器的一时钟信号的占空比时，选择性地增加该第一反相器串接的这些充电电流路径的动作数目，或选择性的增加第二反相器串接的这些放电电流路径的动作数目，便可使该第二反相器输出的时钟信号的占空比低于该输入至该第一反相器的时钟信号的占空比，而当欲增加该时钟信号的占空比时，选择性的增加第一反相器串接的这些放电电流路径的动作数目，或选择性的增加第二反相器串接的该些充电电流路径的动作数目，便可使该第二反相器输出的时钟信号的占空比高于该输入至该第一反相器的时钟信号的占空比。

上述缓冲器中的这些受控电流充电路径由复数个P型场效应晶体管并联组成，并以这些P型场效应晶体管的栅极端来分别控制这些P型场效应晶体管的动作与不动作。

上述缓冲器中的这些受控电流放电路径由复数个N型场效应晶体管并联组成，并以这些N型场效应晶体管的栅极端来分别控制这些N型场效应晶体管的动作与不动作。

如上所述的可调整占空比的缓冲器，其中这些受控电流充电路径由复数个P型场效应晶体管并联组成，这些受控电流放电路径由复数个N型场效应晶体管并联组成。

这些P型场效应晶体管的栅极端用以控制该些P型场效应晶体管的导通与不导通，且该第一反相器串接的这些P型场效应晶体管与该第二反相器串接的这些P型场效应晶体管中分别有至少一P型场效应晶体管为导通。

这些N型场效应晶体管的栅极端用以控制这些N型场效应晶体管的导通与不导通，且该第一反相器串接的这些N型场效应晶体管与该第二反相器串接的这些N型场效应晶体管中分别有至少一N型场效应晶体管为导通。

本发明的另一目的可通过如下措施来实现：

一种可调整占空比的操作方法，用以实施于串接的反相器，每一反相器具有复数条充电电流路径与复数条放电电流路径，且每一反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，该操作方法包括下列步骤：

选择性的减少前级反相器的这些放电电流路径的动作数目，或选择性的减少后级反相器的这些充电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比低于该输入至该前级反相器的时钟信号的占空比；以及

选择性的减少前级反相器的这些充电电流路径的动作数目，或选择性的减少后级反相器的这些放电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比高于该输入至该前级反相器的时钟信号的占空比。

附图说明

图1为一占空比百分之五十的时钟信号；

图2为一种时钟路径电路；

图3为一公知的缓冲器；

图4为一占空比大于百分之五十的时钟信号与一占空比小于百分之五十的时钟信号；

图5为一可编程化调整时钟信号占空比的缓冲器的电路图；以及

图6为以串接的可编程反相器所形成的可调整占空比的缓冲器。

具体实施方式

由于公知的缓冲器会造成时钟信号在品质上产生问题，使得时钟信号无法维持其占空比固定为百分之五十，有鉴于此，本发明提供一种可调整占空比的缓冲器及其操作方法，使用于时钟路径电路中，使得输入该时钟路径电路的时钟信号，能够与输出的时钟信号具有相同的占空比，而且可以维持时钟信号的电压电平，使得时钟信号在经过多个分歧路径之后，依然具有一定的电压电平来推动下一级的电路。以下说明为本发明的一实施例，基本上，该种使用于可调整占空比的缓冲器是由两个如图5所示的可编程反相器串接所组成，请参照图5，该电路由P型场效应晶体管群组500、P型场效应晶体管群组502、N型场效应晶体管群组510、N型场效应晶体管群组512与一第一反相器505所组成。

P型场效应晶体管群组500包含第一P型场效应晶体管515、第二P型场效应晶体管520与第三P型场效应晶体管525，第一P型场效应晶体管515栅极端直接连接接地端，第二P型场效应晶体管520与第三P型场效应晶体管525的栅极端即为控制端，分别连接控制信号A与B。P型场效应晶体管群组502包含第四P型场效应晶体管546、第五P型场效应晶体管551与第六P型场效应晶体管555，第四P型场效应晶体管546的栅极端直接连接接地端，第五P型场效应晶体管551与第六P型场效应晶体管555的栅极端即为控制端，分别连接控制信号 C与 D。

其中，第一反相器505并接至P型场效应晶体管群组500的该三个P型场效应晶体管的漏极端，三个P型场效应晶体管的源极端接至电源545。第一P型场效应晶体管515在该电路中必须保持动作的状态，因此第一P型场效应晶体管515的栅极连接至接地端550。在本发明的较佳实施例中，第二P型场效应晶体管520的通道宽度(Channel Width)大于第三P型场效应晶体管525的通道宽度。

N型场效应晶体管群组510包含第一N型场效应晶体管530、第二N型场效应晶体管535与第三N型场效应晶体管540，第二N型场效应晶体管535与第三N型场效应晶体管540的栅极端即为控制端，分别接受控制信号C与D。N型场效应晶体管群组512包含第四N型场效应晶体管560、第五N型场效应晶体管565与第六N型场效应晶体管570，第五N型场效应晶体管565与第六N型场效应晶体管570的栅极端即为控制端，分别接受控制信号 A与 B。

请参阅图5，输出端E连接第二反相器507的输入端，即连接至第二反相器507的P型场效应晶体管与N型场效应晶体管的栅极。第四P型场效应晶体管546、第五P型场效应晶体管551、第六P型场效应晶体管555的源极端与漏极端分别连接至电源545与第二反相器507。其中，第四P型场效应晶体管546的栅极连接至接地端，第五P型场效应晶体管551的栅极连接控制信号 C，第六P型场效应晶体管555的栅极连接控制信号 D。

请参阅图5，第四N型场效应晶体管560、第五N型场效应晶体管565与第六N型场效应晶体管570的源极端与漏极端分别连接至第二反相器507的N型场效应晶体管与接地端550。其中，第四N型场效应晶体管560的栅极连接电源545，第五N型场效应晶体管565的栅极连接控制信号 A，第六N型场效应晶体管570的栅极连接控制信号 B。第二反相器507的P型场效应晶体管的源极连接N型场效应晶体管的漏极，并以此作为第二反相器507的输出端D_out。

因此，可适当的调整P型场效应晶体管520、525、551与555以及N型场效应晶体管535、540、565与570的开启或关闭状态，亦即改变控制信号A、B、C、D、 A、 B、 C与 D，进而调整可编程占空比控制反相器输出端上升缘充电时间或下降缘放电时间的长短。

依上所述，控制信号A、B、C与D分别与控制信号 A、 B、 C与 D为反相信号。

第一反相器505并接至N型场效应管群组510的三个N型场效应晶体管的漏极端，而三个N型场效应晶体管的源极端再接至接地端550。第一N型场效应晶体管530在电路中必须保持动作的状态，因此第一N型场效应晶体管530的栅极连接至电源545。在本发明的较佳实施例之中，第二N型场效应晶体管535的通道宽度大于第三N型场效应晶体管540的通道宽度。

当第一反相器505输入端D_in输入一由“0”转换为“1”的上升缘(Rising Edge)信号，第一反相器505输出端E则输出由“1”转换为“0”的下降缘(Falling Edge)信号。此时，输出端必须进行放电的动作，为确保输出端可以进行放电的动作，因此，第一N型场效应晶体管530在该电路中必须保持开启的状态，若在此时第二N型场效应晶体管535或第三N型场效应晶体管540为开启的状态，放电时的电流则可增大，将使得放电时间缩短。由于第二N型场效应晶体管535通道宽度大于第三N型场效应晶体管540通道宽度，该放电时间由长至短顺序依序为：(I)第二N型场效应晶体管535不开启且第三N型场效应晶体管540不开启；(II)第二N型场效应晶体管535不开启且第三N型场效应晶体管540开启；(III)第二N型场效应晶体管535开启且第三N型场效应晶体管540不开启；(IV)第二N型场效应晶体管535开启且第三N型场效应晶体管540开启。

当第一反相器505输入端D_in输入由“1”转换为“0”的下降缘信号，第一反相器505输出端E则输出由“0”转换为“1”的上升缘信号。此时，输出端E必须进行充电的动作，为确保输出端E可以进行充电的动作，因此，第一P型场效应晶体管515在该电路中必须保持开启的状态，若在此时第二P型场效应晶体管520或第三P型场效应晶体管525为开启，充电时的电流则可增大，将使得充电时间缩短，由于第二P型场效应晶体管520通道宽度大于第三P型场效应晶体管525通道宽度，该充电时间由长至短顺序依序为：(I)第二P型场效应晶体管520不开启且第三P型场效应晶体管525不开启；(II)第二P型场效应晶体管520不开启且第三P型场效应晶体管525开启；(III)第二P型场效应晶体管520开启且第三P型场效应晶体管525不开启；(IV)第二P型场效应晶体管520开启且第三P型场效应晶体管525开启。

请参阅图5，当输入端D_in所输入的信号为1时，经过第一反相器505后，输出端E的输出信号为0，此时，开启第一反相器505的N型场效应晶体管，而N型场效应晶体管群组510将会保持开启，减少电流流至接地端550所需的时间。由于N型场效应晶体管530的栅极接至电源545，所以一直保持开启状态，若控制信号C或D为使能(enable)状态，则第二N型场效应晶体管535或第三N型场效应晶体管540将会保持开启状态，将会进一步减少电流经由N型场效应晶体管群组510流至接地端550所需的时间。

请参阅图5，当输入端D_in所输入的信号为0时，经过第一反相器505后，输出端E的输出信号为1，此时，开启第一反相器505的P型场效应晶体管，而P型场效应晶体管群组500将会保持开启，减少输出端的电压电平上升的所需时间。由于P型场效应晶体管515的栅极接至接地端，所以一直保持开启状态，若控制信号A或B为使能状态，则第二P型场效应晶体管520或第三P型场效应晶体管525将会保持开启状态，将会进一步减少输出端E的电压电平上升的所需时间。

请参阅图5，当输出端E所输出的信号为0时，则输出端D_out的输出信号为1，则P型场效应晶体管群组502保持使能，减少输出端D_out的电压电平上升的所需时间，若控制信号 C或 D保持在低电平，则P型场效应晶体管551与555将会保持开启，更进一步减少D_out的电压电平上升的所需时间。

请参阅图5，当输出端E所输出的信号为1时，则输出端D_out的输出信号为0，则N型场效应晶体管群组512保持使能，减少输出端D_out的电压电平下降的所需时间，若控制信号 A或 B保持在高电平，则N型场效应晶体管565与570将会保持开启，更进一步减少D_out的电压电平下降的所需时间。

由于控制信号A、B、C、D反相于控制信号 A、 B、 C、 D，因此输入端D_in输入信号为1时，N型场效应晶体管群组510将会在输出端E缩短时钟信号的低电平延迟时间，而P型场效应晶体管502将会在输出端D_out增加时钟信号的高电平延迟时间。当输入端D_in输入信号为0时，P型场效应晶体管群组500将会在输出端E缩短时钟信号的高电平延迟时间，而N型场效应晶体管512将会在输出端D_out增加时钟信号的低电平延迟时间。

请参照图6，该图所示为可调整占空比的缓冲器，该电路由第一可编程反相器600与第二可编程反相器620串接所组成。当第一可编程占空比控制反相器600输入一如图4中占空比大于百分之五十的时钟信号405时，为使其趋近百分之五十的占空比，经过第一可编程反相器600时，必须缩短其充电时间、增加其放电时间，经过第二可编程占空比控制反相器620时，必须其增加充电时间、缩短其放电时间。因此，第一P型场效应晶体管群组605与第二N型场效应晶体管群组635中的场效应晶体管可适当的动作，第一N型场效应晶体管群组615与第二P型场效应晶体管群组625中的场效应晶体管可适当的不动作。

同理，当第一可编程占空比控制反相器600输入一如图4中占空比小于百分之五十的时钟信号410时，为使其趋近百分之五十的占空比，经过第一可编程反相器600时，必须增加其充电时间、缩短其放电时间，经过第二可编程反相器620时，必须缩短其充电时间、增加其放电时间，因此，第一P型场效应晶体管群组605与第二N型场效应晶体管群组635中的场效应晶体管可适当的不动作，第一N型场效应晶体管群组615与第二P型场效应晶体管群组625中的场效应晶体管可适当的动作。

利用此实施例，时钟信号经过时钟路径电路的可调整占空比的缓冲器时，则可以被适当的控制，并维持其占空比保持为百分之五十，使其信号品质不至于变差。

Claims (10)

1、一种可调整占空比的缓冲器，包括：

一第一反相器，该第一反相器的电源端串接有复数条并联的受控电流充电路径，而该第一反相器的接地端串接有复数条并联的受控电流放电路径；以及

一第二反相器，该第二反相器的电源端串接有复数条并联的受控电流充电路径，而该第一反相器的接地端串接有复数条并联的受控电流放电路径；其中该第一反相器与该第二反相器相互串接，且该第一反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，该第二反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，而当欲减少输入至该第一反相器的一时钟信号的占空比时，选择性地增加该第一反相器串接的这些充电电流路径的动作数目，或选择性的增加第二反相器串接的这些放电电流路径的动作数目，便可使该第二反相器输出的时钟信号的占空比低于该输入至该第一反相器的时钟信号的占空比，而当欲增加该时钟信号的占空比时，选择性的增加第一反相器串接的这些放电电流路径的动作数目，或选择性的增加第二反相器串接的该些充电电流路径的动作数目，便可使该第二反相器输出的时钟信号的占空比高于该输入至该第一反相器的时钟信号的占空比。

2、如权利要求1所述的可调整占空比的缓冲器，其特征在于这些受控电流充电路径由复数个P型场效应晶体管并联组成，并以这些P型场效应晶体管的栅极端来分别控制这些P型场效应晶体管的动作与不动作。

3、如权利要求1所述的可调整占空比的缓冲器，其特征在于这些受控电流放电路径由复数个N型场效应晶体管并联组成，并以这些N型场效应晶体管的栅极端来分别控制这些N型场效应晶体管的动作与不动作。

4、如权利要求1所述的可调整占空比的缓冲器，其特征在于这些受控电流充电路径由复数个P型场效应晶体管并联组成，这些受控电流放电路径由复数个N型场效应晶体管并联组成。

5、如权利要求4所述的可调整占空比的缓冲器，其特征在于所述P型场效应晶体管的栅极端用以控制该些P型场效应晶体管的动作与不动作，且串接到该第一反相器的P型场效应晶体管和串接到该第二反相器中的P型场效应晶体管中分别有至少一P型场效应晶体管为动作。

6、如权利要求4所述的可调整占空比的缓冲器，其特征在于这些N型场效应晶体管的栅极端用以控制这些N型场效应晶体管的动作与不动作，且串接到该第一反相器的N型场效应晶体管与串接到该第二反相器的N型场效应晶体管中分别有至少一N型场效应晶体管为动作。

7、一种可调整占空比的操作方法，用以实施于串接的两反相器，每一反相器具有复数条充电电流路径与复数条放电电流路径，且每一反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，该操作方法包括下列步骤：

选择性的增加前级反相器的这些充电电流路径的动作数目或选择性的增加后级反相器的这些放电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比低于该输入至该前级反相器的时钟信号的占空比；以及

选择性的增加前级反相器的这些放电电流路径的动作数目或选择性的增加后级反相器的该些充电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比高于该输入至该前级反相器的时钟信号的占空比。

8、如权利要求7所述的可调整占空比的操作方法，其特征在于还包括选择性的减少前级反相器的这些放电电流路径的动作数目，或选择性的减少后级反相器的这些充电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比低于该输入至该前级反相器的时钟信号的占空比。

9、如权利要求7所述的可调整占空比的操作方法，其特征在于还包括选择性的减少前级反相器的这些充电电流路径的动作数目，或选择性的减少后级反相器的这些放电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比高于该输入至该前级反相器的时钟信号的占空比。

10、一种可调整占空比的操作方法，用以实施于串接的反相器，每一反相器具有复数条充电电流路径与复数条放电电流路径，且每一反相器有至少一受控电流充电路径与至少一受控电流放电路径进行动作，该操作方法包括下列步骤：

选择性的减少前级反相器的这些放电电流路径的动作数目，或选择性的减少后级反相器的这些充电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比低于该输入至该前级反相器的时钟信号的占空比；以及

选择性的减少前级反相器的这些充电电流路径的动作数目，或选择性的减少后级反相器的这些放电电流路径的动作数目，使该后级反相器输出的时钟信号的占空比高于该输入至该前级反相器的时钟信号的占空比。

Images