CN1236558C - 脉冲信号转变延迟调节电路 - Google Patents

Abstract

延迟电路具有接收输入脉冲信号的输入节点。缓存器把输入信号传送到浮动节点。如果浮动节点的电压低于阈值，检测器就向输出节点输出具有第一电平的输出电压，否则输出第二电平。使用两个类似的支路，一个用于控制上升转变中的延迟，一个用于控制下降转变中的延迟。对于每个支路，一个参考终端携带一个用于给浮动节点施加偏压的参考电压。在参考终端和浮动节点之间耦合电容器和开关。开关响应输出电压而打开和闭合。当它打开时，它短路电容器。在反馈布置中可以有任选相位检测器和延迟码发生器，用于连续地调节参考中压。

Description

脉冲信号转变延迟调节电路

技术领域

本发明涉及集成电路领域，更具体地讲，涉及用于调节脉冲信号延迟的延迟电路。

背景技术

在集成电路中，需要有延迟电路来提供各种功能的信号延迟。在动态随机存取存储器(DRAM)中时钟信号的内部时钟发生器中可以发现延迟电路，在用于控制泵电压定时的内部半导体芯片的电源中也可以发现延迟电路。

现在参考图1，图1示出了这种延迟电路100的一个示例。电路100是在第5,920,221号美国专利中最初披露的。

在连接到一个RC网11的节点10输入电压。RC网11包括：电阻器12；和两个反向耦合的定向电容器18，19。信号通过信号检测器14和倒相电路16。将节点17上输出的电压反馈到RC网11的电容器18，19。

随输入信号的上升和下降，输出信号相应地上升和下降，但具有一定的延迟。上升中的延迟是由电阻器12和电容器19的值确定的。下降中的延迟是由电阻器12和电容器18的值确定的。

电路100的局限性在于，不能够调节上升和下降中的延迟。这是因为控制上升和下降量的元件是电路的部件。

另一个局限性是，由于有一个最小的电容值，总是存在一个不必要的延迟。这需要进一步设计来避免之。

电路100的一个问题在于，反馈方案使得噪声能够耦合到电路。这影响了波形，而波形又影响了整个装置的性能。

发明内容

本发明克服了现有技术的这些问题和局限性。

本发明一般是要提供一种能够作为集成电路实现的延迟电路。输入节点接收输入信号，并且缓存器把输入信号传送到浮动节点。如果在浮动节点的电压低于阈值，检测器就将具有第一电平的输出电压输出到输出节点，否则输出具有第二电平的输出电压。因而输出电压是一种跟随输入信号的脉冲式波形。

本发明的电路包括一个带有参考电压的参考终端。电容器和开关耦合在参考终端与浮动节点之间。开关响应输出电压打开和闭合。当它打开时，使电容器短路。

本发明的优点在于，它允许调节上升转变和下降转变的延迟。调节是通过改变参考电压或电容值中的任何一个或二者进行的。此外，调节是彼此独立的。

本发明的额外优点在于，通过短路电容器，消除了由于最小电容值产生的不必要的延迟。此外，在短路电容器的同时，消除了耦合噪声。这使得设计更容易，同时也改进了性能。

在一个可选实施例中，电路包括相位检测器和延迟代码发生器。这两个器件布置在用于连续调节参考电压的反馈电路中。

从以下参考附图的本发明的详细说明中，可以对本发明的这些和其它实施例以及优点有更清楚的了解，在附图中：

附图说明

图1是现有技术中的延迟电路图；

图2是根据本发明的一个一般实施例的电路的方框图；

图3A是图2的方框图的一个特殊实施例的电路图；

图3B是图3A电路的关键波形的定时图；

图3C是一个显示图3B的定时图的各阶段中的电压特定值的表；

图4A是图2的方框图的另一个特殊实施例的电路图；

图4B是图4A的电路的关键波形的定时图；

图5是根据本发明的另一个一般实施例的电路的方框图；

图6A是图5的方框图的一个特殊实施例的电路图；

图6B是图6A的电路的关键波形的定时图；

图7是根据图5的方框图的另一个特殊实施例的电路的电路图；

图8是根据图5的方框图的再一个特殊实施例的电路的电气图；和

图9是根据本发明的再一个实施例的电路的电路图，这个电路包括反馈电路。

具体实施方式

如上所述，本发明提供了延迟电路。现在详细说明本发明。

现在参考图2，电路200是根据本发明的一个一般实施例构成的。电路200包括用于接收输入信号VIN的输入节点204。电路200也包括浮动节点206，并且可选地包括在其上产生输出电压VO的输出节点208。

缓存器210耦合在输入节点204和浮动节点206之间。缓存器较好是由倒相器构成的。

电路200另外还包括检测器220。检测器220在输出节点208上输出电压VO。如果浮动节点206的电压VFN低于阈值电压VLT，那么输出电压VO具有第一电平，例如高电平。否则，输出电压VO具有第二电平，例如低电平。高电平可以是一个电压源电平，例如VDD，而低电平可以是一个接地电平，例如0V。

因此，输出信号VO将是一个脉冲信号。如果输入信号VIN也具有脉冲波形，这使电路具有优点。脉冲是一连串的上升转变和下降转变。输出信号VO的相对于VIN的上升和下降转变的上升和下降转变的定时是如下控制的。

电路200进一步包括参考终端230。参考终端230带有第一参考电压VR1。根据本发明，第一参考电压可以是任何电压。以下说明VR1的特别有利的值，以及将第一参考电压施加到第一参考终端230的方式。

电路200另外还包括电容器240，这个电容器240也称为第一电容器240。电容器240耦合在浮动节点206和第一参考终端230之间。电容器240是由现有技术中任何已知方式制造的。已知有许多这种用于集成电路的制造方式。

电路200进一步包括开关250，也把这个开关叫作第一开关250。开关250耦合在浮动节点206与第一电容器240之间。开关250响应输出电压VO的第一和第二电平而打开和闭合。当它打开时，它使电容器240从浮动节点206短路，并且也使VR1从浮动节点206短路。

现在参考图3A，电路300示出了图2的框图的一个优选实施例。电路300具有与电路200共同的元件，因此将不重复对这些共同元件的说明。

倒相310实现了图2的缓存器210。倒相器320实现了图2的检测器220。

对应于第一参考终端230的第一参考终端330接地。也就是说，在本实施例中，第一参考电压VR1等于0V。

电容器340是一个用于实现第一电容器240的场效应管。

互补传输门350实现了图2的开关250。门350是由两个场效应管352和353实现的。它们是通过经过一对串联的倒相器356和358的输出电压VO控制的。

现在参考图3B和3C，说明电路300的行为。在图3B中，一连串波形示出了从输入电压VIN产生的输出电压VO。这些电压的值来自图3C的表。

如图中所示，将输入电压VIN看成是一个脉冲。输出电压VO是一个对应的脉冲，如可以指望从随后的两个倒相器310和320得到的脉冲。浮动节点206上的电压VFN突然改变，同时电容器被短路，并且仅当开关350是ON或闭合时，转变减慢(图3C中阶段2-5)。

结果，电路300产生了一个只有下降转变延迟但上升转变不延迟的输出电压VO。本实施例中的延迟量是由电容器340的电容值确定的。

现在参考图4A，图4A说明了实现图2的方框图的另一个电路400。图4A中也有许多组件与图2和图3A中的相同，因而不再对它们进行讨论。

对应于第一参考终端230的参考终端430带有第二参考电压VR2。终端430耦合到电源，因此VR2＝VDD。

电容器440是一个实现第一电容器240的场效应管。

互补传输门450实现了图2的开关250。门450是由两个场效应管452，453实现的。这些元件是由通过串联倒相器356，358的输出电压VO控制的。应当看到门450与门350的接线方向相反。

现在参考图4B，图4B给出了用于说明电路400的行为的波形。特别是与图3B相比，可以看到，图4B中的电压VFN只有在它低于VLT(由于VR2的值，和门450的接线)时，才具有突然的转变。

因此，电路400产生了一种只有上升转变被延迟但下降转变不延迟的输出电压VO。延迟的量是由电容器440的电容量确定的。图4B中的延迟与图3B中的不同，并且这是由于电容器440具有与电容器430不同的值。

现在参考图5，用电路500来说明本发明的另一个一般实施例。应当看出电路500有许多组件与图2的电路200相同。

在从电路200到电路500的转变中，被称为“第一”的那些项目仍叫作“第一”，并且还包括“第二”。不过，在本文件中使用的“第一”和“第二”这样的字只是为了标记。

更具体地讲，电路500具有：第二参考终端570；第二电容器580；和第二开关590。这些项目的讨论分别与第一参考终端230和参考终端430，第一电容器240和440，以及第一开关250和350的讨论相同。

图5电路的一个主要思想是要具有两个控制VFN的支路，而不是电路200使用的一个支路。适当的连接可以使这两个支路彼此独立地操作。

第一支路包括：第一参考终端230，第一电容器240；和第一开关250。第一支路可以用于控制输出电压VO的下降转变中的延迟，如图3B中所示的图3A电路300的作用。

第二支路包括：第二参考终端570，第二电容器580，和第二开关590。第二支路可以用于控制输出电压VO的上升转变中的延迟，如图4B中所示的图4A电路400的作用。

现在参考图6A，用电路600来说明一个根据上述主要思想构建的框图500的实施例。电路600具有与电路300，400相同的组件。

终端430，电容器440，互补传输门450分别实现了终端570，电容器580和开关590。此外，电路600包括第一和第二预充电开关648，688。在本实施例中，这两个预充电开关是由输出电压VO经过倒相器356控制的。在本实施例中，开关648是用于有选择地将第一电容器340与第一开关350之间的节点647短路接地的。在本实施例中，开关688是用于有选择地将第二电容器440与第二开关450之间的节点687短路到电源电压的。

现在参考图6B，给出了波形以说明输出电压VO相对于输入电压VIN的行为。应当看到，浮动节点206上电压VFN是图3B(对于低于阈值电压VLT的电压VFN)和图4B(对于高于阈值电压VLT的电压VFN)中说明的对应行为的复合行为。确实，每次开关350，450中仅有一个被闭合，从而每次仅允许对应的电容器340，440中的一个操作。因此，输出电压VO是图4B(具有上升转变中较短延迟的)和图3B(具有下降转变中较长延迟的)的输出电压的复合电压。

现在参考图7，电路700是根据图5的再一个特殊实施例构造的。电路700具有许多与图6相同的组件，因而不再重复它们的说明。

电路700具有参考终端430(对应于参考终端570)，也称为上升信号终端。也把电容器440(对应于电容器580)称为上升电容器。此外，电路700具有一个参考终端330(对应于参考终端230)，也称为下降信号终端。也把电容器340(对应于电容器240)称为下降电容器。

重要的是，在电路700中，不需要把参考终端330，430耦合到固定电压。此外，可以从一个上升延迟控制信号RDCX，和一个下降延迟控制信号FDCX施加参考电压VR2，VR1。信号RDCX，FDCX可以是模拟的，从而改变浮动节点206上的最终偏压。

因此，在电路700操作的同时，可以动态地改变参考电压VR2，VR1。这使得能够分别地动态改变上升和下降延迟。

现在参考图8，电路800是根据图5的另一个特殊实施例构造的。电路800具有许多与图6电路相同的组件，因而不再重复它们的说明。

电路800具有参考终端830，832，834，836(对应于参考终端230)，也把它们称为下降信号终端。电路800还包括也称为下降电容器的耦合在各下降信号终端830，832，834，836与节点647之间的电容器840，842，844，846。应当知道，如果参考终端830，832，834，836都具有相同的电压电平，那么将下降电容器840，842，844，846的电容值相加在一起。

电路800也具有参考终端870，872，874，876(对应于参考终端570)，也把它们称为上升信号终端。电路800还包括也称为上升电容器的耦合在各参考终端870，872，874，876与节点687之间的电容器880，882，884，886。应当知道，如果参考终端870，872，874，876都具有相同的电压，那么将上升电容器880，882，884，886的电容值相加在一起。

对于电路800，下降延迟控制信号FDC<0:3>和上升延迟控制信号RDC<0:3>一般是数字的。每个具有多个能够获得一个高和一个低值的比特。

在电路800中，下降延迟控制信号FDC<0:3>具有分别施加到下降信号终端830，832，834，836的各自独立的比特FDC<0>，FDC<1>，FDC<2>，FEC<3>。上升延迟控制信号RDC<0:3>具有分别施加到上升信号终端870，872，874，876的各自独立的比特RDC<0>，RDC<1>，RDC<2>，RDC<3>。

上升和下降电容器最好具有交错排列的值。这种方式使下降延迟控制信号RFC<0:3>和上升延迟控制信号RDC<0:3>能够选择需要的延迟量。根据希望的精度，可以实现不同的比特数。

现在参考图9，说明一个根据本发明的另一个实施例的电路。图9示出了一个集成电路部分900。提供了一个根据本发明的一个实施例的电路910，用于借助于参考电压VREFI，根据选通信号DQS，同步输入数据DIN0，DIN1，DIN2，......，DINi。应当知道，本发明的电路910使用了反馈。

数据DIN0，DIN1，DIN2，......，DINi首先通过各检测器920，921，922，......，927，然后，在输入到各锁存器940，941，942，......，947之前，通过各延迟930，931，932，......，937。

锁存器940，941，942，......，947是由本发明的电路910输出的信号VO控制的。选通信号DQS最好是，但是也不必须是通过一个检测器929，以便为本发明的电路910提供输入信号VIN。

本发明的电路910包括一个可变延迟电路950。这可以如上面参考图5的方框图说明的那样实现。可以适用于在终端570接收上升延迟控制信号RDCG，和在终端230接收下降延迟控制信号FDCG。如上所述，上升延迟控制信号RDCG和下降延迟控制信号FDCG可以是模拟信号，或带有一个或更多比特的数字信号。

电路910还包括相位检测器960。检测器960检测输出信号VO的上升转变与输入信号VIN的对应转变之间的相位延迟，以产生上升检测信号RS。检测器960检测输出信号VO的下降转变与输入信号VIN的对应转变之间的相位延迟，以产生下降检测信号FS。

此外，电路910还包括延迟码发生器970。发生器970响应上升检测信号RS产生上升延迟控制信号RDCG，并且响应下降检测信号RS产生下降延迟控制信号FDCG。

电路910可以任选地包括第二延迟电路974。延迟电路974可以在输入信号VIN到达相位检测器960之前延迟它。它的值是结合延迟930，931，932，......，937的值确定的。

本领域的技术人员在参考了本文件中的说明之后，将能够实践本发明，本文件中的说明应当作为一个整体来考虑。这里提出了许多细节，以便提供对本发明更全面的理解。在其它示例中，为了避免不必要地冲淡本发明，没有详细说明那些众所周知的特征。

尽管用其优选形式披露了本发明，但不可认为这里披露和说明的特定实施例是对本发明的限制。考虑到本说明书，本领域的技术人员应当知道，可以用多种方式对本发明进行修改。本发明人认为，本发明的技术主体应当包括这里所披露的各种元件、特征、功能和/或性质的所有组合和次等组合。

下面的权利要求定义了认为是新的和非显而易见的某些组合和次等组合。在本文件或相关文件中可以提出有关特征、功能、元件和/或性质的其它组合和次等组合的附加权利要求。

Claims (18)

1.一种集成电路，包括：

用于接收输入信号的输入节点；

浮动节点；

耦合在输入节点和浮动节点之间的缓存器；

检测器，耦合至浮动节点，如果在浮动节点的电压低于阈值，就输出第一电平的输出电压，否则输出第二电平的输出电压；

具有第一参考电压的第一参考终端；

耦合在浮动节点和第一参考终端之间的第一电容器；和

耦合在浮动节点和第一电容器之间的第一开关，第一开关响应输出电压的第一和第二电平而打开和闭合；和

第一预充电电路，该电路由输出电压控制，用于有选择地对第一开关和第一电容器之间的节点进行预充电。

2.根据权利要求1所述的集成电路，其中第一电容器是场效应管。

3.根据权利要求1所述的集成电路，其中缓存器是倒相器。

4.根据权利要求1所述的集成电路，其中检测器是倒相器。

5.根据权利要求1所述的集成电路，其中第一开关是由输出电压控制的两个场效应管的互补传输门。

6.根据权利要求1所述的集成电路，其中第一参考电压是接地电压。

7.根据权利要求1所述的集成电路，其中第一参考电压是电源电压。

8.根据权利要求1所述的集成电路，进一步包括：

具有第二参考电压的第二参考终端；和

耦合在浮动节点和第二参考终端之间的第二电容器。

9.根据权利要求8所述的集成电路，进一步包括：

耦合在浮动节点与第二电容器之间的第二开关，第二开关响应输出电压的第一和第二电平而打开和闭合。

10.根据权利要求9所述的集成电路，其中第二开关是由输出电压控制的两个场效应管的互补传输门。

11.根据权利要求9所述的集成电路，进一步包括：

由输出电压控制的、用于有选择地对第二开关和第二电容器之间的节点进行预充电的第二预充电开关。

12.一种用于调节输入脉冲信号的上升延迟和下降延迟的脉冲转变延迟电路，电路包括：

用于接收输入信号的输入节点；

浮动节点；

耦合在输入节点与浮动节点之间的缓存器；

检测器，耦合至浮动节点，如果浮动节点的电压低于阈值，就输出第一电平的输出电压，否则输出第二电平的输出电压；

第一上升信号终端，用于接收有关相对于输入电压的对应上升转变的输出电压的上升延迟的第一上升延迟控制信号；

耦合在浮动节点和第一上升信号终端之间的第一上升电容器；

耦合在浮动节点和第一上升电容器之间的上升开关，上升开关响应输出电压的第一和第二电平而打开和闭合；

第一预充电开关，耦合在第一上升信号终端和第一上升电容器与上升开关之间的节点之间，用于响应输出电压，选择性地将第一上升电容器与上升开关之间的该节点短路到第一上升信号终端；

第一下降信号终端，用于接收有关一个相对于输入电压的对应下降转变的输出电压的下降延迟的第一下降延迟控制信号；

耦合在浮动节点和第一下降信号终端之间的第一下降电容器；

耦合在浮动节点和第一下降电容器之间的下降开关，下降开关响应输出电压的第一和第二电平而打开和闭合。

13.根据权利要求12所述的电路，进一步包括：

第二上升信号终端，用于接收有关上升延迟的第二上升延迟控制信号；和

耦合在第二上升信号终端和上升开关之间的第二上升电容器。

14.根据权利要求12所述的电路，进一步包括：

第二下降信号终端，用于接收有关下降延迟的第二下降延迟控制信号；和

耦合在第二下降信号终端和下降开关之间的第二下降电容器。

15.根据权利要求12所述的电路，进一步包括：

相位检测器，用于检测输出信号的上升转变与输入信号的对应转变之间的相位延迟以产生上升检测信号，并且用于检测输出信号的下降转变与输入信号的对应转变之间的相位延迟以产生下降检测信号；和

延迟码发生器，用于响应上升检测信号产生上升延迟控制信号，并且响应下降检测信号产生下降延迟控制信号。

16.根据权利要求13所述的电路，其中第二上升延迟控制信号是预定数量比特的数字信号。

17.根据权利要求14所述的电路，其中第二下降延迟控制信号是预定数量比特的数字信号。

18.根据权利要求12所述的电路，其中还包括第二预充电开关，耦合在第一下降信号终端和第一下降电容器与下降开关之间的节点之间，用于响应输出电压，选择性地将第一下降电容器与下降开关之间的该节点短路到第一下降信号终端。

Images