CN1285173C - 一种用于小供应电压的低电压差动信号驱动器 - Google Patents

Abstract

本发明涉及一种用于低供应电压，特别地用于低于2.0V供应电压下产生一差动输出信号(P_out、N_out)且分别具有用于切换输出到输出端(P_out、N_out)的输出电压的上拉晶体管(P3、P4)和下拉晶体管(P1、P2)的LVDS驱动器。构造为PMOS晶体管的上拉晶体管和下拉晶体管(P1-P4)可得到一最佳开关响应并因此产生一不失真的差动信号。

Description

一种用于小供应电压的低电压差动信号驱动器

技术领域

本发明涉及一种用于产生差动输出信号，特别地针对提供供应电压低于2V的应用的低电压差动信号驱动器。

背景技术

LVDS(低电压差动信号)驱动器特别地在SCI接口(规模可扩展的计算机连接接口)中被采用，以通过点到点连接快速传送数据。利用SCI接口，可达到远高于利用传统数据总线的传输速度。

LVDS驱动器的结构和尺寸设计的原则规定于IEEE标准1596.3-1996中。一个根据该标准实施的LVDS驱动器产生一围绕一共模电压V_cm＝1.2V具有介于250mv到400mv之间小振幅的差动信号。

图1a)显示输出到LVDS驱动器输出端P_out和N_out的输出信号的例子。可以看出，输出信号具有400mv的振幅且围绕一共模电压V_cm＝1.2V对称振荡。

图2显示一典型的具有大约2.5V供应电压V_dd的CMOS工艺的LVDS驱动器的例子。图2a、2b中显示LVDS驱动器的PMOS晶体管(图2a)和NMOS晶体管(图2b)的放大视图，其中显示了在组件上下降的基本电流和基本电压。在该种情况下，标记S代表“源极”，D代表“漏极”以及G代表“栅极”。

图2中显示的LVDS驱动器的输出端由P_out和N_out表示。在该输出端上产生图1a中所示的输出信号。在每个输出端P_out和N_out上装设一上拉晶体管P1或P2及一下拉晶体管N1或N2以连接输出电压。晶体管P1和N1以及P2和N2总是处于相反的开关位置且反向接通或关闭。

如果譬如晶体管N1已经切换到低阻抗，那么晶体管P1处于高阻抗且输出端P_out位于大约1.0V处。在晶体管P1和N1的相反开关位置，节点P_out位于大约1.4V处。

晶体管P1、P2或N1、N2的栅极引线分别由一预驱动器1、1′驱动。来自于预驱动器的输出信号A、B同样是反向的。

此外所示的LVDS驱动器2包含一补偿电路3用于调节共模电压V_cm。

在低于2V的低供应电压V_dd处，如同譬如在具有0.18μm及以下的结构厚度的IC电路中出现的供应电压一样，利用这种结构的LVDS驱动器在产生差动信号时可能会形成如下根据图3进行说明的问题。

图3a)和图3b)中分别显示一附加在图2的驱动器的节点A或B上的控制信号(左边)以及各自信号输出端P_out或N_out(右边)上的附属切换边缘。在该种情况下图3a)显示NMOS晶体管N1的开关响应而图3b)显示PMOS晶体管P2的开关响应。

在最坏的情况下(从供应电压可在1.6V到2.0V之间变化出发)，供应电压V_dd只有1.6V。施加于晶体管N1栅极引线上的控制信号振幅为1.6V。此外下面也假设该两个晶体管、也就是说NMOS晶体管N1和PMOS晶体管P2的阈电压V_TH为400mv。晶体管N1的源电压位于0.9V处。因此NMOS晶体管N1转入低阻抗状态时的电压为0.9V+0.4V＝1.3V(V_GS-V_TH＞0)。

如在图3a)中可看出，在NMOS晶体管接通以前，信号A的大部分(81％)已经被消耗掉了。实际上仅有余下的300mv驱动该元件。

相反，在PMOS晶体管P2处只需要控制信号B的31％，以接通该元件。晶体管P2的源电压是1.5V。换句话说，晶体管P2在栅电压为V_G＝1.1V时已经切换到低阻抗状态(V_SG+V_TH＞0)中。

NMOS晶体管N1和PMOS晶体管P2的开关响应的另一区别来自于NMOS元件和PMOS元件的不同工作范围。在PMOS晶体管P2基本上工作于线性区(V_DS＜V_GS-V_TH)的期间，NMOS晶体管在切换过程期间从饱和区(V_DS＜V_GS-V_TH)改变到线性区(V_DS＞V_GS-V_TH)。由于NMOS元件的有效接通电压(V_GS-V_TH)较小，NMOS元件在V_DS＝300mv时已经达到饱和。源电压大约为V_S＝0.9V，以致该元件在漏电压为V_D＞1.2V时已经饱和。

PMOS晶体管和NMOS晶体管的这些不同开关特性导致了具有例如如图1b)中所示不同斜度的切换边缘，并因此导致了差动信号的失真。

从EP-0 536 536 A1和US 6,137,311已知用于在驱动器输出端上产生一差动输出信号的LVDS驱动器，其中的上拉晶体管和下拉晶体管均构造为PMOS晶体管。然而，涉及来自于PMOS晶体管的损耗功率和开关响应，所示的LVDS驱动器并非以最佳的方式驱动。

发明内容

因此本发明的任务即提供一种具有尽可能低的损耗功率及产生一纯差动信号的LVDS驱动器。

本发明的一基本方面是装设一向上拉晶体管和下拉晶体管输出减小振幅的控制信号的预驱动器。控制信号A、B的最大振幅限制在一高于其值时确保主驱动器的PMOS晶体管处于断开状态且刚好高于其接通阈电压的幅值。优选地仅仅高于该晶体管接通阈电压300mv，特别地，仅仅高于该晶体管接通阈电压100mv。这具有主驱动器的PMOS晶体管基本上工作于线性区而且差动信号不会发生失真的优点。

根据本发明的一优选实施方案，预驱动器在每一个输出端包括一个连接到负供应电压的晶体管及一个用于切换预驱动器的控制输出的开关晶体管。

预驱动器的晶体管优选地构造为NMOS晶体管。

根据本发明的一优选实施方案，预驱动器利用了电容电压上升原理(自举电路)，其中每个连接到供应电压的晶体管优选地具有一个自举电容器。其自举电容器可或者为一工艺制造的电容器，或者，(在对应于NMOS晶体管的布局处)但是寄生栅/源电容也可用作自举电容器。

向预驱动器输出端输出的驱动器PMOS晶体管的控制电压优选地是可调节的。

该LVDS驱动器优选地包含一用于调节一共模电压的补偿电路。

另外，该LVDS驱动器优选地包含一输入或输出基本上一样大的电流的电流源及电流耗散器。可装设一调节电路用于调节通过电流源或电流耗散器的一定电流。

附图说明

下面将根据附图示例性地详细解释本发明，其中：

图1a显示一典型LVDS驱动器输出端P_out，N_out的输出信号；

图1b显示来自图1a的信号中切换边缘的时域偏移；

图2显示一所熟知的LVDS驱动器；

图2a、2b显示图2的驱动器的NMOS晶体管和PMOS晶体管的放大插图；

图3a、3b显示图2的驱动器的PMOS晶体管和NMOS晶体管上的电压；

图4显示根据本发明具有一附属预驱动器的LVDS驱动器的一个实施例；

图5a、5b显示图2的LVDS驱动器的输入信号及输出信号的信号曲线图。

关于图1-3的说明，参阅说明书引言。

具体实施方式

图4显示一具有附属预驱动器1的LVDS驱动器2。LVDS驱动器2基本上包含四个PMOS晶体管P1-P4用于在输出端P_out和N_out之间产生一个差动输出信号。

在输出端P_out和N_out上输出的信号电压以最大振幅A_mp＝400mv围绕一大约为1.2V的共模电压波动，如图1a)中所示。

为了产生信号P_out或N_out的一高输出电平(1.4V)，上拉晶体管P3，P4切换到低阻抗，下拉晶体管P1，P2切换到高阻抗。为了产生一低输出电平(1.0V)，下拉晶体管P1，P2切换到低阻抗，上拉晶体管P3，P4切换到高阻抗。一补偿电路3用于调节共模电压V_cm及终止驱动器2。另外，装设一基本上输入或输出一样大的电流的电流源4及电流耗散器5。在该种情况下，电流源4及电流耗散器5示意性地作为PMOS晶体管和NMOS晶体管来描述。

上拉晶体管P3，P4和下拉晶体管P1，P2的控制通过预驱动器1以推挽方式产生的控制信号A，B来实现。

一上拉切换过程及一下拉切换过程的例子显示在图5a)和图5b)中。图5a)中显示控制信号A中从1.1V到0V的切换边缘。在此产生的下拉切换过程在下面关于晶体管P2进行说明。

晶体管P2具有一最大为1.4V的源电压。当阈电压V_TH＝400mv时，因此得出一关闭阈电压1.0V(V_SG-|V_TH|＜0)。为确保晶体管P2处于断开状态，控制信号A的最大振幅被调节为刚好高于关闭或接通阈电压的值，当前情况下是调节到1.1V。在输出端N_out产生的电压对应于图5a右上端的信号曲线图而变化，其中节点N_out上的输出电压从1.4V降低至1.0V(下拉)。在该种情况下，晶体管P2基本上工作在线性区。

图5b)显示同时在驱动器2输出端P_out上发生的上拉切换过程。附加在P3栅极引线上的控制信号A从1.1V出发切换到电平0V。可是，为了将晶体管P3切换至低阻抗，只需要1.1V到1.0V之间的信号范围。此处上拉晶体管P3也基本上工作在线性区中。输出端P_out上产生的电压对应于图5b右上端的信号曲线图而变化，其中节点P_out上的输出电压从1.0V向上拉到1.4V(上拉)。

图4中所示的预驱动器1分别包含一连接到一供给电压的晶体管N3、N4以及一用于在0V和最大电平值之间切换控制信号的开关晶体管N1、N2。所述开关晶体管N1、N2由一输入电压PIN或NIN驱动。所有的晶体管N1-N4都构造为NMOS晶体管。

对于连接到供应电压的晶体管N3、N4，电容电压上升原理(自举电路)被应用，以加速其切换过程。为此目的，在晶体管N3、N4的栅极引线和源极引线之间分别装设一电容C。，当相应地晶体管N3、N4能提供足够大的尺寸时，以任意方式存在的寄生阻抗C_GS可被用作自举电容器C。在该种情况下，不再需要额外的自举电容器C。

电容C和电阻R形成一个电容电压上升(自举电路)的时间常数。关于这一点，该时间常数必须小于位周期，以避免符号间干扰(ISI)。

晶体管N3、N4的控制输入由一可用来调节节点A、B上最大电压的控制电压V_CNTRL驱动。由此节点A、B上的控制电压是可调节的。

参考符号列表

1，1′    预驱动器

2         低电压差动信号驱动器

3         补偿电路

4         电流源

5         电流耗散器

P_out      正输出信号

N_out      负输出信号

V_cm       共模电压

A，B      控制信号

P1，P2    下拉晶体管

P3，P4    上拉晶体管

V_DS       漏-源电压

V_GS       栅-源电压

V_TH       阈电压

Claims (10)

1.一种用于在驱动器输出端(P_out、N_out)上产生一差动输出信号的低电压差动信号驱动器，该低电压差动信号驱动器分别具有用于切换输出到输出端(P_out、N_out)的输出电压的上拉晶体管(P3、P4)和下拉晶体管(P1、P2)，其中上拉晶体管和下拉晶体管(P1-P4)构造为PMOS晶体管，其特征是，低电压差动信号驱动器(2)具有一输出用于控制上拉晶体管和下拉晶体管(P1-P4)和其最大振幅被限制在刚好高于PMOS晶体管(P1-P4)接通阈电压的控制信号(A、B)的预驱动器(1)。

2.根据权利要求1所述的低电压差动信号驱动器，其特征是，低电压差动信号驱动器(2)工作于一个低于2V的供应电压(V_dd)。

3.根据权利要求1或2所述的低电压差动信号驱动器，其特征是，控制信号(A、B)的最大振幅不高于上拉晶体管(P3、P4)或下拉晶体管(P1、P2)接通阈电压300mv。

4.根据权利要求1或2所述的低电压差动信号驱动器，其特征是，控制信号(A、B)的最大振幅不高于上拉晶体管(P3、P4)或下拉晶体管(P1、P2)接通阈电压100mv。

5.根据权利要求1或者2所述的低电压差动信号驱动器，其特征是，低电压差动信号驱动器(2)具有针对每一控制输出(A、B)分别具有一连接到一供应电压的晶体管(N3、N4)以及一开关晶体管(N1、N2)的预驱动器(1)。

6.根据权利要求5所述的低电压差动信号驱动器，其特征是，预驱动器(1)中的晶体管(N1-N4)构造为NMOS晶体管。

7.根据权利要求5所述的低电压差动信号驱动器，其特征是，连接在一供应电压上的晶体管(N3、N4)具有一自举电容器(C)。

8.根据权利要求5所述的低电压差动信号驱动器，其特征是，连接到一供应电压的晶体管(N3、N4)借助一控制电压V_CNTRL来控制。

9.根据权利要求1或者2所述的低电压差动信号驱动器，其特征是，低电压差动信号驱动器(2)具有一用于调节共模电压(V_cm)的补偿电路。

10.根据权利要求1或者2所述的低电压差动信号驱动器，其特征是，低电压差动信号驱动器具有一输入或输出基本上一样大的电流的电流源(4)和电流耗散器(5)。

Images