DE10155526A1

DE10155526A1 - LVDS-Treiber für kleine Versorungsspannungen

Info

Publication number: DE10155526A1
Application number: DE10155526A
Authority: DE
Inventors: David Mueller; Anthony Sanders
Original assignee: Infineon Technologies AG
Current assignee: Intel Corp
Priority date: 2001-11-12
Filing date: 2001-11-12
Publication date: 2003-05-28
Anticipated expiration: 2021-11-13
Also published as: CN1613183A; CN1285173C; DE10155526C2; US20040251882A1; US6975141B2; WO2003043191A2; WO2003043191A3

Abstract

Die Erfindung betrifft einen LVDS-Treiber für kleine Versorgungsspannungen, insbesondere von weniger als 2,0 V, zur Erzeugung eines differenziellen Ausgangssignals (Pout, Nout) mit jeweils einem Pull-Up-Transistor (P3, P4) und einemn Pull-Down-Transistor (P1, P2) zum Schalten der an den Ausgängen (Pout, Nout) ausgegebenen Ausgangsspannungen. Ein optimales Schaltverhalten und somit ein unverzerrtes Differenzsignal kann dadurch erzeugt werden, daß die Pull-Up- und Pull-Down-Transistoren (P1-P4) als PMOS-Transistoren gebildet sind.

Description

Die Erfindung betrifft einen LVDS-Treiber zur Erzeugung eines differenziellen Ausgangssignals gemäß dem Oberbegriff des Patentanspruches 1, insbesondere für Applikationen, in denen eine Versorgungsspannung von weniger als 2 V zur Verfügung steht.
LVDS-Treiber (LVDS: Low Voltage Differencial Signal) werden insbesondere in SCI-Interfaces (SCI: Scalable Coherent Interface) eingesetzt, um Daten über Punkt-zu-Punkt- Verbindungen schnell zu übertragen. Mit SCI-Interfaces werden wesentlich höhere Übertragungsgeschwindigkeiten erreicht als mit herkömmlichen Datenbussen.
Die Grundsätze für die Gestaltung und Dimensionierung von LVDS-Treibern sind im IEEE-Standard 1596.3-1996 angegeben. Ein standardgemäß implementierter LVDS-Treiber erzeugt ein Differenzsignal mit einer geringen Amplitude zwischen 250 mV und 400 mV um eine Gleichtaktspannung von z. B. Vcm = 1,2 V.
Fig. 1a) zeigt ein Beispiel für die an den Ausgängen Pout und Nout eines LVDS-Treibers ausgegebenen Ausgangssignale. Wie zu erkennen ist, haben die Ausgangssignale eine Amplitude von 400 mV und schwingen symmetrisch um eine Gleichtaktspannung V_CM = 1,2 V.
Fig. 2 zeigt ein typisches Beispiel eines LVDS-Treibers für eine CMOS-Technologie mit einer Versorgungsspannung V_DD von ungefähr 2,5 V. In den Fig. 2a, b ist ein PMOS- (Fig. 2a) und ein NMOS-Transistor (Fig. 2b) des LVDS-Treibers in vergrößerter Ansicht dargestellt, wobei die wesentlichen, an den Bauelementen abfallenden Ströme und Spannungen eingezeichnet sind. Der Index S steht dabei für "Source", D für "Drain" und G für "Gate".
Die Ausgänge des in Fig. 2 dargestellten LVDS-Treibers sind mit Pout bzw. Nout bezeichnet. An den Ausgängen wird das in Fig. 1a gezeigte Ausgangssignal erzeugt. Um die Ausgangsspannung zu schalten, ist an jedem Ausgang Pout bzw. Nout ein Pull-Up-Transistor P1 bzw. P2 und ein Pull-Down- Transistor N1 bzw. N2 vorgesehen. Die Transistoren P1 und N1 bzw. P2 und N2 befinden sich immer in der entgegengesetzten Schaltstellung und schalten gegensinnig ein und aus.
Ist z. B. der Transistor N1 niederohmig geschaltet, so ist der Transistor P1 hochohmig, und der Ausgang Pout liegt bei etwa 1.0 V. In der umgekehrten Schaltstellung der Transistoren P1, N1 liegt der Knoten Pout bei etwa 1.4 V.
Die Gate-Anschlüsse der Transistoren P1, P2 bzw. N1, N2 werden jeweils von einem Vortreiber 1, 1' angesteuert. Die Ausgangssignale A, B der Vortreiber sind ebenfalls gegensinnig.
Der dargestellte LVDS-Treiber 2 umfaßt ferner eine Abgleichschaltung 3 zur Einstellung der Gleichtaktspannung V_CM.
Bei niedrigen Versorgungsspannungen V_DD von weniger als 2 V, wie sie beispielsweise in IC-Schaltkreisen mit einer Strukturdichte von 0,18 µm und darunter auftreten, können mit einem LVDS-Treiber dieser Konfiguration Probleme bei der Erzeugung des Differenzsignals entstehen, die im folgenden anhand von Fig. 3 erläutert werden.
In den Fig. 3a) und 3b) ist jeweils ein am Knoten A bzw. B des Treibers von Fig. 2 anliegendes Steuersignal (linke Seite) sowie die zugehörige Schaltflanke am jeweiligen Signalausgang Pout bzw. Nout (rechte Seite) dargestellt. Dabei zeigt Fig. 3a) das Schaltverhalten des NMOS- Transistors N1 und Fig. 3b) das Schaltverhalten des PMOS- Transistors P2.
Die Versorgungsspannung V_DD beträgt im schlechtesten Fall (es wird davon ausgegangen, dass die Versorgungsspannung zwischen 1,6 V und 2,0 V variieren kann) nur 1,6 V. Das am Gate-Anschluß des Transistors N1 anliegende Steuersignal hat eine Amplitude von 1,6 V. Im folgenden wird außerdem angenommen, daß die Schwellenspannung beider Transistoren, d. h. des NMOS- und PMOS-Transistors N1 bzw. P2 V_TH = 400 mV ist. Die Source- Spannung des Transistors N1 liegt bei 0,9 V. Die Spannung, ab der der NMOS-Transistor N1 in den niederohmigen Zustand übergeht, liegt somit bei 0,9 V + 0,4 V = 1.3 V (V_GS - V_TH > 0).
Wie in Fig. 3a) zu erkennen ist, ist der größte Teil (81%) des Signals A bereits verbraucht, bevor der NMOS-Transistor einschaltet. Nur die verbleibenden 300 mV treiben tatsächlich das Element.
Dagegen werden beim PMOS-Transistor P2 nur 31% des Steuersignals B benötigt, um das Element einzuschalten. Die Source-Spannung des Transistors P2 liegt bei 1,5 V. Das heißt, der Transistor P2 schaltet bereits bei einer Gate-Spannung von V_G = 1,1 V in den niederohmigen Zustand (V_SG + V_TH > 0).
Ein weiterer Unterschied im Schaltverhalten der NMOS- und PMOS-Transistoren N1 bzw. P2 ergibt sich aus den unterschiedlichen Arbeitsbereichen der NMOS- und PMOS- Elemente. Während der PMOS-Transistor P2 im wesentlichen im linearen Bereich arbeitet (V_DS < V_GS - V_TH), wechselt der NMOS- Transistor während des Schaltvorgangs vom Sättigungsbereich (V_DS < V_GS - V_TH) in den linearen Bereich (V_DS > V_GS - V_TH). Da die effektive Einschaltspannung für das NMOS-Element (V_GS - V_TH) klein ist, ist das NMOS-Element bereits bei V_DS = 300 mV gesättigt. Das Source-Potential liegt bei ungefähr V_S = 0,9 V, so daß das Element bereits gesättigt ist, wenn das Drain- Potential V_D > 1,2 V ist.
Diese unterschiedlichen Schalteigenschaften von PMOS- und NMOS-Transistoren führen zu unterschiedlich steilen Schaltflanken, wie sie z. B. in Fig. 1b) gezeigt sind, und somit zu einer Verzerrung des Differenzsignals.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen LVDS-Treiber zu schaffen, der auch bei Versorgungsspannungen von weniger als 2 V ein sauberes Differenzsignal erzeugt.

Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Der wesentliche Gedanke der Erfindung besteht darin, die Pull-Up-Transistoren und die Pull-Down-Transistoren des LVDS- Treibers einheitlich als PMOS-Transistoren zu bilden. Zum einen ist dadurch ein unsymmetrisches Schaltverhalten der Transistoren ausgeschlossen und zum anderen arbeiten sämtliche der Transistoren im wesentlichen im linearen Arbeitsbereich.

Der LVDS-Treiber hat vorzugsweise einen Vortreiber, der Steuersignale für die Pull-Up- und Pull-Down-Transistoren mit reduzierter Amplitude ausgibt. Die maximale Amplitude der Steuersignale A, B ist vorzugsweise auf einen Wert begrenzt, ab dem sichergestellt ist, daß sich die PMOS-Transistoren im gesperrten Zustand befinden. Die maximale Amplitude der Steuersignale liegt somit vorzugsweise knapp überhalb der Einschalt-Schwellenspannung, vorzugsweise höchstens 300 mV und insbesondere höchstens 100 mV über der Einschalt- Schwellenspannung der Transistoren.

Gemäß einer bevorzugten Ausführungsform der Erfindung umfaßt der Vortreiber an jedem Ausgang einen an einer negativen Versorgungsspannung angeschlossenen Transistor und einen Schalttransistor zum Schalten der Steuerausgänge des Vortreibers.

Die Transistoren des Vortreibers sind vorzugsweise als NMOS- Transistoren gebildet.

Gemäß einer bevorzugten Ausführungsform der Erfindung nutzt der Vortreiber das Prinzip der kapazitiven Spannungsüberhöhung (Bootstrapping), wobei jeder der an der Versorgungsspannung angeschlossenen Transistoren vorzugsweise einen Bootstrapping-Kondensator aufweist. Die Bootstrapping- Kondensatoren können entweder technologisch hergestellte Kondensatoren sein, wahlweise können - bei entsprechender Auslegung der NMOS-Transistoren - aber auch parasitäre Gate- Source-Kapazitäten als Bootstrapping-Kondensatoren genutzt werden.

Die an den Ausgängen des Vortreibers ausgegebene Steuerspannung für die PMOS-Transistoren des Treibers ist vorzugsweise einstellbar.

Der LVDS-Treiber umfaßt vorzugsweise eine Abgleichschaltung zur Einstellung einer Gleichtaktspannung.

Ferner umfaßt der LVDS-Treiber vorzugsweise eine Stromquelle sowie eine Stromsenke, die einen im wesentlichen gleich großen Strom zu- bzw. abführen. Zur Einstellung eines bestimmten Stromflußes durch die Stromquelle bzw. Senke kann eine Regelschaltung vorgesehen sein.

Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:

Fig. 1a Ausgangssignale an Ausgängen Pout, Nout eines typischen LVDS-Treibers;

Fig. 1b die zeitliche Verschiebung von Schaltflanken im Signal von 1a;

Fig. 2 einen bekannten LVDS-Treiber;

Fig. 2a, b vergrößerte Darstellungen eines NMOS- und eines PMOS-Transistors des Treibers von Fig. 2;

Fig. 3a, b Spannungen an einem PMOS- bzw. NMOS-Transistor des Treibers von Fig. 2;

Fig. 4 ein Ausführungsbeispiel eines LVDS-Treibers mit zugehörigem Vortreiber gemäß der Erfindung;

Fig. 5a und b Signalverläufe der Eingangs- und Ausgangssignale des LVDS-Treibers von Fig. 2;

Bezüglich der Beschreibung der Fig. 1-3 wird auf die Beschreibungseinleitung verwiesen.

Fig. 4 zeigt einen LVDS-Treiber 2 mit einem zugehörigen Vortreiber 1. Der LVDS-Treiber 2 umfaßt im wesentlichen vier PMOS-Transistoren P1-P4 zur Erzeugung eines differenziellen Ausgangssignals zwischen den Ausgängen Pout und Nout.

Die an den Ausgängen Pout und Nout ausgegebene Signalspannung schwankt um eine Gleichtaktspannung von ca. 1,2 V mit einer maximalen Amplitude Amp = 400 mV, wie in Fig. 1a) dargestellt ist.

Zur Erzeugung eines hohen Ausgangspegels (1,4 V) des Signals Pout bzw. Nout werden die Pull-Up-Transistoren P3, P4 niederohmig und die Pull-Down-Transistoren P1, P2 hochohmig geschaltet. Zur Erzeugung eines niedrigen Ausgangspegels (1,0 V) werden die Pull-Down-Transistoren P1, P2 niederohmig und die Pull-Up-Transistoren P3, P4 hochohmig geschaltet.

Eine Abgleichschaltung 3 dient zur Einstellung der Gleichtaktspannung VCM und zur Terminierung des Treibers 2. Ferner ist eine Stromquelle 4 und eine Stromsenke 5 vorgesehen, die einen im wesentlichen gleich großen Strom zu- bzw. abführen. Die Stromquelle 4 und Stromsenke 5 sind hier schematisch als PMOS- bzw. NMOS-Transistoren dargestellt.

Die Steuerung der Pull-Up- P3, P4 und Pull-Down-Transistoren P1, P2 erfolgt durch Steuersignale A, B, die vom Vortreiber 1 im Gegentakt erzeugt werden.

Ein Beispiel für einen Pull-Up- bzw. Pull-Down-Schaltvorgang ist in den Fig. 5a) und 5b) gezeigt. In Fig. 5a) ist eine Schaltflanke des Steuersignals A von 1,1 V auf 0 V gezeigt. Der dabei erzeugte Pull-Down-Schaltvorgang wird im folgenden bezüglich Transistor P2 erläutert.

Der Transistor P2 hat eine maximale Source-Spannung von 1,4 V. Bei einer Schwellenspannung V_TH = 400 mV ergibt sich somit eine Ausschalt-Schwellenspannung von 1,0 V (V_SG - |V_TH| < 0). Um den gesperrten Zustand des Transistors P2 sicherzustellen, ist die maximale Amplitude des Steuersignals A auf einen Wert knapp oberhalb der Ausschalt- bzw. Einschalt- Schwellenspannung eingestellt, im vorliegenden Fall auf 1,1 V. Die am Ausgang Nout erzeugte Spannung verhält sich entsprechend dem Signalverlauf rechts oben in Fig. 5a), wobei die Ausgangsspannung am Knoten Nout von 1,4 V auf 1,0 V herunter gezogen wird (Pull-Down). Der Transistor P2 arbeitet dabei im wesentlichen im linearen Bereich.

Fig. 5b) zeigt den gleichzeitig stattfindenden Pull-Up- Schaltvorgang am Ausgang Pout des Treibers 2. Das am Gate- Anschluss von P3 anliegende Steuersignal A schaltet ausgehend von 1,1 V bis auf einen Pegel von 0 V. Um den Transistor P3 niederohmig zu schalten, ist jedoch nur der Signalbereich zwischen 1, 1 und 1,0 V erforderlich. Auch hier arbeitet der Pull-Up-Transistor P3 im wesentlichen im linearen Bereich.

Die am Ausgang Pout erzeugte Spannung verhält sich entsprechend dem Signalverlauf rechts oben in Fig. 5b), wobei die Ausgangsspannung am Knoten Pout von 1,0 V auf 1,4 V nach oben gezogen wird (Pull-Up).

Der in Fig. 4 dargestellte Vortreiber 1 umfaßt jeweils einen an einer Versorgungsspannung angeschlossenen Transistor N3, N4 sowie jeweils einen Schalttransistor N1, N2, um die Steuersignale zwischen 0 V und einem maximalen Pegel zu schalten. Die Schalttransistoren N1, N2 werden von einer Eingangsspannung PIN bzw. NIN angesteuert. Sämtliche Transistoren N1-N4 sind als NMOS-Transistoren gebildet.

Für die an der Versorgungsspannung angeschlossenen Transistoren N3, N4 wird das Prinzip der kapazitiven Spannungsüberhöhung (Bootstrapping) genutzt, um den Schaltvorgang zu beschleunigen. Hierzu sind jeweils zwischen dem Gate-Anschluß und dem Source-Anschluß der Transistoren N3, N4 Kondensatoren C vorgesehen. Die ohnehin bestehenden parasitären Impedanzen C_GS können als Bootstrapping- Kapazitäten C genutzt werden, wenn dementsprechend die Transistoren N3, N4 ausreichend groß dimensioniert werden. Zusätzliche Bootstrapping-Kapazitäten C sind in diesem Fall nicht mehr erforderlich.

Die Kapazitäten C und Widerstände R bilden eine Zeitkonstante für die kapazitive Spannungsüberhöhung (Bootstrapping). Dabei muß die Zeitkonstante kleiner sein als die Bitperiode, um eine Inter-Symbol-Interferenz (ISI) zu vermeiden.

Die Steuereingänge der Transistoren N3, N4 werden von einer Steuerspannung V_CNTRL angesteuert, mittels der die maximale Spannung an den Knoten A, B eingestellt werden kann. Dadurch wird die Steuerspannung an den Knoten A, B einstellbar. Bezugszeichenliste 1, 1' Vortreiber
2 LVDS-Treiber
3 Abgleichschaltung
4 Stromquelle
5 Stromsenke
Pout Positives Ausgangssignal
Nout Negatives Ausgangssignal
V_CM Gleichtaktspannung
A, B Steuersignale
P1, P2 Pull-Down-Transistoren
P3, P4 Pull-Up-Transistoren
V_DS Drain-Source-Spannung
V_GS Gate-Source-Spannung
V_TH Schwellenspannung

Claims

1. LVDS-Treiber zur Erzeugung eines differenziellen Ausgangssignals an Treiber-Ausgängen (Pout, Nout), mit jeweils einem Pull-Up-Transistor (P3, P4) und einem Pull-Down- Transistor (P1, P2) zum Schalten der an den Ausgängen (Pout, Nout) ausgegebenen Ausgangsspannungen dadurch gekennzeichnet, dass die Pull-Up- und Pull-Down-Transistoren (P1-P4) als PMOS-Transistoren gebildet sind.

2. LVDS-Treiber nach Anspruch 1, dadurch gekennzeichnet, dass der LVDS-Treiber (2) mit einer Versorgungsspannung (V_DD) von weniger als 2 V arbeitet.

3. LVDS-Treiber nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der LVDS-Treiber (2) einen Vortreiber (1) aufweist, der Steuersignale (A, B) zur Steuerung der Pull-Up- und Pull-Down- Transistoren (P1-P4) abgibt, deren maximale Amplitude auf einen Wert begrenzt ist, der knapp oberhalb der Einschalt- Schwellenspannung der Transistoren (P1-P4) liegt.

4. LVDS-Treiber nach Anspruch 3, dadurch gekennzeichnet, dass die maximale Amplitude der Steuersignale (A, B) höchstens 300 mV, vorzugsweise höchstens 100 mV über der Einschalt- Schwellenspannung der Pull-Up-Transistoren (P3, P4) oder der Pull-Down-Transistoren (P1, P2) liegt.

5. LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der LVDS-Treiber (2) einen Vortreiber (1) aufweist, der für jeden Steuerausgang (A, B) jeweils einen an einer Versorgungsspannung angeschlossenen Transistor (N3, N4) und einen Schalttransistor (N1, N2) aufweist.

6. LVDS-Treiber nach Anspruch 5, dadurch gekennzeichnet, dass die Transistoren (N1-N4) des Vortreibers (1) als NMOS- Transistoren gebildet sind.

7. LVDS-Treiber nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die an einer Versorgungsspannung anliegenden Transistoren (N3, N4) einen Bootstrapping-Kondensator (C) aufweisen.

8. LVDS-Treiber nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die an einer Versorgungsspannung angeschlossenen Transistoren (N3, N4) mittels einer Steuerspannung (V_CNTRL) gesteuert werden.

9. LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der LVDS-Treiber (2) eine Abgleichschaltung zur Einstellung einer Gleichtaktspannung (V_CM) aufweist.

10. LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der LVDS-Treiber eine Stromquelle (4) und eine Stromsenke (5) aufweist, die einen im wesentlichen gleich großen Strom zu- bzw. abführen.

11. LVDS-Treiber nach Anspruch 10, dadurch gekennzeichnet, dass eine Regelschaltung zur Einstellung der Stromquelle (4) und/oder Stromsenke (5) auf einen vorgegebenen Stromfluß vorgesehen ist.