DE10255642A1 - Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals - Google Patents

Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals Download PDF

Info

Publication number
DE10255642A1
DE10255642A1 DE10255642A DE10255642A DE10255642A1 DE 10255642 A1 DE10255642 A1 DE 10255642A1 DE 10255642 A DE10255642 A DE 10255642A DE 10255642 A DE10255642 A DE 10255642A DE 10255642 A1 DE10255642 A1 DE 10255642A1
Authority
DE
Germany
Prior art keywords
current
driver stage
output
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10255642A
Other languages
English (en)
Other versions
DE10255642B4 (de
Inventor
Manfred Mauthe
Henrik Icking
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255642A priority Critical patent/DE10255642B4/de
Priority to US10/723,256 priority patent/US7183804B2/en
Publication of DE10255642A1 publication Critical patent/DE10255642A1/de
Application granted granted Critical
Publication of DE10255642B4 publication Critical patent/DE10255642B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

Zur Ausgabe eines Digitalsignals insbesondere nach einem LVDS(Low Voltage Digital Signalling)-Standard wird eine Treiberstufe (13, 14) mit einem konstanten Strom versorgt und liefert daher das Digitalsignal in Form eines Stromsignals mit definiertem Stromwert. In Folge von Leitungskapazitäten einer Übertragungsstrecke (4) kann auf Grund des gemäß dem Standard begrenzten Stroms die Flankensteilheit und somit die maximal übertragbare Bitrate erschlechtert werden. Erfindungsgemäß wird daher zumindest im Wesentlichen synchron zu einer Ansteuerung der Treiberstufe (13, 14) wenigstens ein Stromerhöhungssignal erzeugt, welches über jeweils einen Kondensator (11, 12) eine zusätzliche Stromerhöhung des Ausgangsstroms der Treiberstufe (13, 14) bewirkt. Vorzugsweise wird das Stromerhöhungssignal über den jeweiligen Kondensator (11, 12) direkt auf einen Ausgang der Treiberstufe (13, 14) geschaltet. Durch die Verwendung eines Kondensators kann mit sehr geringem Aufwand ein begrenzter Stromimpuls zeitlich gezielt bei den Schaltvorgängen der Treiberstufe (13, 14) aufgeschaltet werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine zur Durchführung des Verfahrens eingerichtete Vorrichtung zur Ausgabe eines Digitalsignals, insbesondere in einer digitalen Signalübertragung nach dem LVDS-Übertragungsstandard, bei dem ein differentielles Signal geringer Spannung und begrenzten .Stroms verwendet wird.
  • Durch die US 6,288,581 B1 ist ein LVDS-Ausgangstreiber bekannt, bei dem das positive und das negative Signal des differentiellen Ausgangssignals jeweils von einer Hauptkomplementärendstufe erzeugt wird, wobei die beiden Hauptkomplementärendstufen parallel geschaltet sind und gegenphasig angesteuert werden. Den beiden Hauptkomplementärendstufen ist jeweils eine Hilfskomplementärendstufe zugeordnet, deren Ausgang mit dem Ausgang der zugeordneten Hauptkomplementärendstufe verbunden werden kann und synchron zur zugeordneten Hauptkomplementärendstufe angesteuert wird. Bei jeder Flanke der Ansteuersignale zum Ansteuern der Hauptkomplementärendstufen werden für kurze Zeit die Ausgänge der Hilfskomplementärendstufen mit denen der Hauptkomplementärendstufen verbunden, um den Ausgangsstrom nach einer Signaländerung kurzzeitig zu erhöhen und so die Flankensteilheit zu verbessern. Sowohl die beiden Hauptkomplementärendstufen als auch die beiden Hilfskomplementärendstufen sind jeweils parallel geschaltet und werden gemeinsam von einem Konstantstrom beaufschlagt, um den Ausgangsstrom auf einen Stromgrenzwert zu begrenzen. Nachteiligerweise erfordert dieser Ausgangstreiber einen stark erhöhten Schaltungsaufwand, da die Treiberschaltung doppelt vorgesehen werden muss und zusätzlich die Verbindungselemente samt erforderlicher Ansteuerlogik zum Verbinden der Ausgänge der Hilfskomplementärendstufen und der Hauptkomplementärendstufen erforderlich sind.
  • Weiterhin ist durch die US 6,281,715 B1 ein LVDS-Treiber bekannt, bei dem ein positiver und ein negativer Ausgang eines differentiellen Ausgangssignals jeweils von einer Komplementärendstufe erzeugt wird, wobei die beiden Komplementärendstufen gegenphasig gesteuert werden, parallel geschaltet sind und gemeinsam von einem Konstantstrom beaufschlagt werden, um den Strom des differentiellen Ausgangssignals zu begrenzen. Der Konstantstrom zur Beaufschlagung der parallelen Schaltung der beiden Komplementärendstufen kann dabei mit Hilfe von zusätzlichen Stromschaltelementen bei jeder Flanke der Ansteuersignale der beiden Komplementärendstufen kurzzeitig erhöht werden. Nachteiligerweise erfordert dies einen erhöhten Schaltungsaufwand für die zusätzlichen Stromschaltelemente, eine ebenso erforderliche zusätzliche Stromquelle und eine Einrichtung zur zeitlich korrekten Ansteuerung der Stromschaltelemente zum Einspeisen des zusätzlichen Stroms.
  • Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, ein Verfahren sowie eine Vorrichtung zur Übertragung von Digitalsignalen in Form eines Stromsignals definierter Stromstärke zu schaffen, bei denen die Flankensteilheit mit geringem Aufwand verbessert werden kann.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 sowie durch eine Vorrichtung mit den Merkmalendes Anspruchs 11 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
  • Erfindungsgemäß wird zumindest im Wesentlichen synchron zu Flanken der Ansteuerung der Treiberschaltung ein Stromerhöhungssignal erzeugt, welches über einen Kondensator die Stromerhöhung bewirkt. Durch die Verwendung des Kondensators wird eine Begrenzung der zugeführten Strommenge bzw. Ladung erreicht, so dass die zeitliche Dauer während der der Stromerhöhungsimpuls jeweils aktiv ist, unkritisch ist. Dies eröffnet die Möglichkeit, das Stromerhöhungssignal direkt von einem Ansteuersignal zur Ansteuerung der Treiberstufe abzuleiten, so dass vorteilhafterweise keine zusätzliche Schaltungseinrichtung zur Generierung des Stromerhöhungssignals erforderlich ist. Weiterhin kann durch die Verwendung wenigstens eines Kondensators zur vorübergehenden Erhöhung des Stroms eine Potentialtrennung erreicht werden, so dass keine Rücksicht auf Spannungsdifferenzen zwischen dem Erhöhungssignal und dem Punkt berücksichtigt werden müssen, an dem mittels des Kondensators die Stromerhöhung bewirkt wird.
  • Das wenigstens eine Erhöhungssignal kann über den wenigstens einen Kondensator auf verschiedene Weise eine Stromerhöhung bewirken. Zum einen kann zur Stromversorgung der Treiberschaltung wenigstens eine steuerbare Stromquelle vorgesehen sein, die von dem Erhöhungssignal über den Kondensator beaufschlagt wird. In einer vorteilhaften Ausführungsform jedoch beaufschlagt das Erhöhungssignal über einen Kondensator direkt eine Ausgangsleitung bzw. einen Ausgangsanschluss der Treiberschaltung. Im Falle einer Treiberschaltung die ein differentielles Ausgangssignal über zwei Ausgangsleitungen ausgibt, können zwei Erhöhungssignale vorgesehen sein, die jeweils über einen Kondensator direkt eine Ausgangsleitung beaufschlagen. Die auf Grund eines Erhöhungssignals verursachte zusätzliche Stromerhöhung wird in diesem Fall auf beide Ausgangsleitungen angewendet. Dabei ist es auch denkbar, dass nur eine der beiden Ausgangsleitungen von einem Erhöhungssignal über einen Kondensator beaufschlagt wird, wenn beispielsweise die beiden Ausgangsleitungen unterschiedliche Lastkapazitäten treiben müssen und nur eine Ausgangsleitung einen zusätzlichen Strom zum Erzielen einer geforderten Flankensteilheit erfordert.
  • Der wenigstens eine Kondensator kann in Bezug auf seine Kapazität veränderlich sein, um beispielsweise den zusätzlich aufgeschalteten Strom zu verändern und den Erfordernissen anzupassen. Bei einem differentiellen Ausgangssignal und zwei Kondensatoren können diese unabhängig voneinander in Bezug auf die Kapazität verändert werden. Beispielsweise kann dazu jeder Kondensator von einer Parallelschaltung von zuschaltbaren Teilkondensatoren gebildet werden.
  • Vorzugsweise wird jedes verwendete Erhöhungssignal von einem Ansteuersignal zum Ansteuern der Treiberstufe abgeleitet. Wenn das Ansteuersignal für die Treiberstufe von einem Ansteuertreiber geliefert wird, der einen ausreichenden Ausgangsstrom liefern kann, kann das Erhöhungssignal direkt von der Leitung abgegriffen werden, über die das Ansteuersignal geführt wird. Vorzugsweise wird jedoch das Erhöhungssignal von einem eigenen Treiber erzeugt, der invertierend oder nicht invertierend sein kann. Ein Treiber für ein Erhöhungssignal kann zu- und abschaltbar sein, um wahlweise einen zusätzlichen Strom aufschalten zu können oder nicht. Grundsätzlich muss die Polarität des Erhöhungssignals so gewählt werden, so dass der über den Kondensator zusätzlich aufgeschaltete Strom in seiner Polarität dem von dem Ausgangsanschluss der Treiberstufe entspricht, auf den sich das Erhöhungssignal auswirkt. Eine Treiberstufe für das Erhöhungssignal kann parallel zu einer Treiberstufe zur Erzeugung eines Ansteuersignals geschaltet sein oder in Serie hinter einer Treiberstufe zur Erzeugung eines Ansteuersignals.
  • Vorteilhafterweise wird das Erhöhungssignal kurze Zeit nach einer Flanke des Ansteuersignals geschaltet, um sicherzustellen, dass die Schaltelemente der Treiberstufe bereits den neuen Schaltzustand angenommen haben, bevor das auf Grund des Erhöhungssignals über den Kondensator aufgeschaltete zusätzliche Stromsignal eintrifft. Anderenfalls besteht die Gefahr, dass der vom Erhöhungssignal ausgelöste Stromimpuls sich gegensinnig zu dem von der Treiberstufe gelieferten Strom verhält. Diese bevorzugte Zeitverzögerung kann erreicht werden, indem das Erhöhungssignal von einem Treiber erzeugt wird, der in Serie mit einem Treiber zur Erzeugung des Ansteuersignals geschaltet ist. Wenn die beiden Treiber zur Erzeugung des Ansteuersignals und des Stromerhöhungssignals parallel geschal tet sind, kann der Treiber für das Erhöhungssignal eine größere Zeitverzögerung als der Treiber des Ansteuersignals besitzen, um die gewünschte Zeitverzögerung für das Erhöhungssignal herzustellen.
  • Da beim Aufschalten sowohl einer positiven als auch einer negativen Flanke auf den Kondensator an dessen Ausgang eine Ladungsverschiebung stattfindet, ist vorzugsweise vorgesehen, dass sowohl positive als auch negative Flanken des Erhöhungssignals zumindest im Wesentlichen synchron zu den Flanken des Ansteuersignals sind. Wenn das Erhöhungssignal von einem Ansteuersignal abgeleitet wird, wird diese Forderung automatisch ahne zusätzlichen Aufwand erfüllt.
  • Der Spannungshub des Erhöhungssignals ist dabei unabhängig von einem Spannungshub des Ausgangssignals, wobei der Kapazitätswert der Kondensatoren umso kleiner gewählt werden kann, je größer der Spannungshub des Erhöhungssignals ist. Da die folgende Erfindung insbesondere bei einer LVDS-Datenübertragung angewendet wird, bei der der Spannungshub der Treiberstufe klein ist, wird vorteilhafterweise für das Erhöhungssignals ein größerer Spannungshub verwendet, so dass die Kondensatoren klein ausgelegt werden können.
  • Die Treiberschaltung besitzt vorzugsweise für den positiven und den negativen Ausgangsanschluss jeweils eine Serienschaltung von zwei Stromschaltelementen, die in Serie mit einer Spannung beaufschlagt sind, gegensinnig durchgesteuert werden und mit deren Knotenpunkt der jeweilige Ausgangsanschluss verbunden ist. Die beiden Stromschaltelemente können zwei komplementäre Transistoren sein, die gemeinsam von einem Ansteuersignal angesteuert werden. Daneben können auch zwei Transistoren gleichen Typs verwendet werden, von denen einer direkt vom Ansteuersignal und der andere vom Ansteuersignal über einen Inverter angesteuert wird. Zur Erzeugung eines differentiellen Ausgangssignals sind zwei derartige Reihenschaltungen erforderlich, die parallel geschaltet werden.
  • Bei einem Single-ended-Ausgang mit nur einer Reihenschaltung zweier Stromschaltelemente müssen an beiden Enden der Reihenschaltung Strombegrenzungselemente vorgesehen werden, um den Ausgangsstrom in den beiden Schaltzuständen der Reihenschaltung zu begrenzen. Bei einer Treiberstufe mit zwei parallel geschalteten Reihenschaltungen je zweier Stromschaltelemente zum Bereitstellen einer differentiellen Ausgangsstufe, die mit einem Widerstand abgeschlossen wird und bei der sich eine Stromschleife ergibt, genügt ein Strombegrenzungselement am positiven oder negativen Stromversorgungsanschluss der Treiberschaltung, weil in diesem Fall der Strom über eine Ausgangsleitung zu dem Widerstand hinfließt und über die andere Ausgangsleitung wieder zurück in die Treiberschaltung fließt.
  • Vorzugsweise ist jedoch sowohl am positiven als auch am negativen Stromversorgungsanschluss der Treiberstufe ein steuerbares Strombegrenzungselement vorgesehen. Mit Hilfe einer geeigneten Regelung kann durch Beeinflussung der beiden Strombegrenzungselemente, die beispielsweise Transistoren sein können, sowohl der Strom, der über die differentielle Ausgangsleitung fließt, als auch das Spannungsniveau der beiden Ausgangsleitungen beeinflusst und insbesondere geregelt werden. Um die Spannungen an den Ausgangsleitungen einer differentiellen Treiberstufe zur Regelung ermitteln zu können, können die beiden Ausgangsanschlüsse der differentiellen Treiberstufe über eine Serienschaltung zweier Widerstände miteinander verbunden sein, die den gleichen Widerstandswert besitzen. Am Knotenpunkt der beiden Widerstände kann nun der Mittelwert der Spannungen an den beiden Ausgangsleitungen der Treiberstufe abgegriffen werden. Vorzugsweise wird eine kombinierte Regelung verwendet, die zum einen den Mittelwert der Spannungen an den Ausgangsleitungen einer insbesondere konstanten Referenzspannung nachregelt und zum anderen dafür sorgt, dass der durch die Treiberstufe fließende Strom gleich dem Strom einer Referenzstromquelle ist, wozu ein Stromspiegel verwendet werden kann.
  • Die Erfindung wird nachfolgend an Hand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
  • 1 zeigt den schematischen Aufbau einer Übertragungsstrecke nach dem LVDS-Standard, und
  • 2 zeigt den Schaltungsaufbau eines LVDS-Treibers zur Ausgabe eines Digitalsignals in der Strecke nach 1.
  • Die in 1 dargestellte Datenübertragungsstrecke arbeitet nach dem LVDS(Low Voltage Differential Signalling)-Standard, welcher ein differentielles Signal geringer Spannung verwendet. Der unidirektionale LVDS-Übertragungsstandard benutzt ein differentielles Signal von 250 – 400 mV und ist daher leistungssparend und für hohe Datenraten geeignet. Zum Abschluss von zwei Übertragungsleitungen 4 ist in einem Empfänger 2 ein Widerstand von üblicherweise 100 Ω vorgesehen. Der Sender 1 besitzt einen invertierenden Eingang 6 und einen nicht invertierenden Eingang 5.
  • Im LVDS-Sender 1 wird durch eine Brückenschaltung ein konstanter Strom von 3 – 4 mA umgeschaltet. Am Abschlusswiderstand 3 entsteht dann ein differentielles Signal von ± 400 mV. Dabei besitzen allerdings die Übertragungsleitungen 4 abhängig vom Einsatzort, der beispielsweise die Verbindung eines integrierten Schaltkreises mit einem integrierten Schaltkreis oder die Verbindung einer Leiterplatte mit einer anderen Leiterplatte sein kann, eine gewisse Leitungskapazität. Zusammen mit dem Abschlusswiderstand 3 ergibt sich daraus eine RC-Zeitkonstante, die die maximale Geschwindigkeit oder Bitrate begrenzt. Damit die Pegel auf den Endwert einschwin gen können, sollte die RC-Zeitkonstante ein Drittel der Signaldauer nicht überschreiten.
  • Um unter den gegebenen Voraussetzungen eine Anstiegsszeit von 300 ps zu erhalten, darf die Lastkapazität 3 pF nicht übersteigen, wenn ein maximaler Strom von 4 mA zur Verfügung steht. Ist die Lastkapazität größer, so müsste während des Umschaltens ein höherer Strom fließen, um die Anstiegszeit nicht zu verlängern.
  • In 2 ist der Schaltungsaufbau des Senders 1 im Detail dargestellt. Kern des Senders 1 ist eine Treiberschaltung, die aus zwei parallel geschalteten Reihenschaltungen jeweils eines PMOS-Transistors 13 und eines NMOS-Transistors 14 bestehen. Die beiden Reihenschaltungen sind an ihren Enden parallel geschaltet und an den auf der Seite der PMOS-Transistoren 13 liegenden Enden über einen PMOS-Transistor 16 mit einem positiven Versorgungsspannungsanschluss und am entgegengesetzten Ende über einen NMOS-Transistor 17 mit einem negativen Versorgungsspannungsanschluss verbunden. Die beiden Transistoren 16, 17 zur Stromversorgung der Treiberstufe 13, 14 werden von einer Regelschaltung 18 angesteuert, die unter anderem dafür sorgt, dass die Treiberstufe 13, 14 von einem konstanten Strom durchflossen wird und deren Funktion später beschrieben wird.
  • Die Gateanschlüsse der zwei jeweils in einer Reihenschaltung geschalteten Transistoren 13, 14 werden jeweils gemeinschaftlich von einem Ansteuertreiber 7, 8 angesteuert, wobei der Eingang des Ansteuertreibers 7, der nicht invertierende Eingang 5 des Senders 1 und der Eingang des Ansteuertreibers 8 der invertierende Eingang 6 des Senders 1 ist. Dementsprechend stellt der Knotenpunkt der in Reihe geschalteten Transistoren 13, 14, die vom Ansteuertreiber 7 angesteuert werden, den nicht invertierenden Ausgangsanschluss und umgekehrt der Knotenpunkt zwischen den vom Ansteuertreiber 8 angesteuerten Transistoren 13, 14 den invertierenden Ausgangsan schluss des differentiellen Ausgangspunkt dar. Die beiden Ausgangsanschlüsse des differentiellen Ausgangs beaufschlagen die Ausgangsleitungen 4, die wie zuvor ausgeführt eine Leitungskapazität 28 aufweisen und and ihrem Ende über einen Abschlusswiderstand 3 miteinander verbunden sind, der sich auf der Empfängerseite befindet.
  • Die beiden Ansteuertreiber 7, 8 steuern weiterhin jeweils einen von zwei invertierenden Stromerhöhungstreibern 9, 10 an, die an ihrem Ausgang jeweils ein Stromerhöhungssignal liefern. Die Ausgänge der beiden Stromerhöhungstreiber 9, 10 sind jeweils über einen von zwei Kondensatoren 11, 12 mit dem Knotenpunkt der Reihenschaltung der Transistoren 13, 14 verbunden, die von dem den jeweiligen Stromerhöhungstreiber 9, 10 ansteuernden Ansteuertreiber 7, 8 angesteuert werden.
  • Im Folgenden wird die Funktion der dargestellten Treiberstufe 13, 14 beschrieben. Eine positive Flanke am nicht invertierenden Eingang 5 ergibt eine fallende Flanke am Ausgang des Ansteuertreibers 7 und bewirkt somit, dass der PMOS-Transistor 13 der linken Serienschaltung leitet und der NMOS-Transistor 14 der linken Reihenschaltung sperrt und somit am Knotenpunkt der linken Reihenschaltung eine positive Flanke erscheint. Das gleiche Verhalten ergibt sich bei der rechten Reihenschaltung beim Ansteuern über den invertierenden Eingang 6. Bei dem Betrieb der Treiberschaltung muss sichergestellt sein, dass die auf die beiden Eingänge 5, 6 des Senders aufgeschalteten Signale gegenphasig bzw. komplementär zueinander sind.
  • Die negative Flanke am Ausgang des Ansteuertreibers 7 liegt auch am Stromerhöhungstreiber 9 an und bewirkt an dessen Ausgang zeitverzögert eine positive Flanke, wobei die Zeitverzögerung von der Signallaufzeit in dem Stromerhöhungstreiber 9 herrührt. Die positive Flanke am Ausgang des Stromerhöhungstreibers 9 wird differenziert über den Kondensator 11 auf den Knotenpunkt der linken Reihenschaltung aufgeschaltet, wodurch in diesem Knotenpunkt ein kurzer Ladungsimpuls eingespeist wird, der von dem Spannungshub am Ausgang des Stromerhöhungstreibers 9 und vom Kapazitätswert des Kondensators 11 abhängt. Somit fließt zu Beginn des Umschaltvorgangs in den Knotenpunkt der linken Reihenschaltung sowohl der mit Hilfe der Regelschaltung 18 und den beiden Transistoren 16, 17 durch die Treiberstufe 13, 14 geführte konstante Strom als auch der über den Kondensator 11 zusätzlich eingespeiste Stromimpuls.
  • Beim nächsten Schaltvorgang wird der nicht invertierende Eingang 5 mit einer negativen Flanke beaufschlagt, die am Ausgang des Ansteuertreibers 7 eine positive Flanke und somit ein Sperren des PMOS-Transistors 13 der linken Reihenschaltung und ein Leiten des NMOS-Transistors 14 der linken Reihenschaltung bewirkt, wodurch am Knotenpunkt der linken Reihenschaltung eine negative Flanke erscheint. Die positive Flanke am Ausgang des Ansteuertreibers 7 bewirkt zeitverzögert am Ausgang des Stromerhöhungstreibers 9 eine negative Flanke, die wiederum differenziert über den Kondensator 11 einen Stromimpuls auf den Knotenpunkt der linken Reihenschaltung leitet, wobei in diesem Fall der Stromimpuls das umgekehrte Vorzeichen besitzt, so dass in den Knotenpunkt der linken Reihenschaltung zusätzlich zu dem von der Regelschaltung 18 zusammen mit den Transistoren 16, 17 erzeugten konstanten Strom der über den Kondensator 11 abfließende Stromimpuls in Folge der negativen Flanke am Ausgang des Stromerhöhungstreibers 9 hineinfließt.
  • Im Ergebnis wird auf diese Weise mit einem sehr geringen Aufwand, der sich auf die zwei zusätzlich erforderlichen Treiber 9, 10 und zwei zusätzliche Kondensatoren 11, 12 beschränkt, eine Verbesserung der Flankensteilheit und damit eine Erhöhung der maximal übertragbaren Bitrate erzielt.
  • Im Folgenden wird die Regelschaltung 18 und deren Funktion beschrieben. Die Regelschaltung 18 umfasst eine Konstant stromquelle 19 und einen Referenzspannungsanschluss 20, der mit einer konstanten Spannung beaufschlagt wird. Die zwei NMOS-Transistoren 21, 22 bilden zusammen mit den zwei PMOS-Transistoren 23, 24 einen Differenzverstärker, dessen erster Eingang vom Gate des NMOS-Transistors 21 gebildet wird und von der Referenzspannung 20 beaufschlagt ist und dessen zweiter Eingang vom Gate des zweiten NMOS-Transistors 22 gebildet wird. Der zweite Eingang des gebildeten Differenzverstärkers wird mit dem Mittelwert der Spannung an den beiden Ausgangsanschlüssen der Treiberstufe 13, 14 beaufschlagt. Zu diesem Zweck sind die beiden Ausgangsanschlüsse der Treiberstufe 13, 14, die den Knotenpunkten der beiden Reihenschaltungen der Transistoren 13, 14 entsprechen, über eine Reihenschaltung von zwei Widerständen 15 miteinander verbunden, die den gleichen Widerstandswert besitzen. Am Verbindungspunkt zwischen den beiden Widerständen 15 wird der Mittelwert der Spannungen an den Ausgangsanschlüssen abgegriffen und zu dem zweiten Eingang des Differenzverstärkers 21 – 24 geführt.
  • Zusätzlich wird der über den PMOS-Transistor 23 fließende Teilstrom auf den PMOS-Transistor 16 am positiven Versor- gungsspannungsanschluss der Treiberstufe 13, 14 gespiegelt. Ferner wird der über den PMOS-Transistor 24 fließende Teilstrom über eine Umsetzerschaltung mit zwei Transistoren 25, 26 auf den NMOS Transistor 17 am negativen Versorgungsspannungsanschluss der Treiberstufe 13, 14 gespiegelt, so dass zum einen der am Knotenpunkt der Reihenschaltung der beiden Widerstände 15 abgegriffene Mittelwert der Spannungen auf den Ausgangsleitungen 4 der Referenzspannung am Referenzspannungseingang 20 nachgeregelt wird und zum anderen durch die Stromspiegelung ein konstanter Strom durch die beiden parallel geschalteten Reihenschaltungen der Transistoren 13, 14 erreicht wird.
  • Die Regelschaltung 18 beinhaltet somit eine geschlossene Regelschleife, die den Mittelwert der Spannungen an den beiden Ausgangsanschlüssen der Treiberstufe 13, 14 der am Referenz spannungseingang 20 anliegenden Spannung nachregelt, wobei gleichzeitig sichergestellt wird, dass der Strom durch die Treiberstufe 13, 14 einem vorgesehenen konstanten Wert entspricht.

Claims (12)

  1. Verfahren zum Ausgeben eines Digitalsignals, bei welchem Verfahren eine Treiberstufe (13, 14) über einen positiven und einen negativen Stromversorgungsanschluss mit Strom versorgt wird, wobei der Strom über den positiven und/oder den negativen Stromversorgungsanschluss auf einen Stromgrenzwert begrenzt wird und der über einen Ausgang der Treiberstufe (13, 14) fließende Strom zumindest im Wesentlichen synchron zu den Flanken wenigstens eines Ansteuersignals der Treiberstufe (13, 14) vorübergehend erhöht wird, dadurch gekennzeichnet, dass wenigstens ein Erhöhungssignal zur Erhöhung des Ausgangsstroms der Treiberstufe (13, 14) über je einen Kondensator (11, 12) geführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Treiberstufe (13, 14) ein differenzielles Ausgangssignal an zwei Ausgangsleitungen (4) liefert und wenigstens eine der beiden Ausgangsleitungen (4) von einem Erhöhungssignal über einen Kondensator (11, 12)beaufschlagt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das wenigstens eine Erhöhungssignal zeitverzögert zu der entsprechenden Flanke des wenigstens eines Ansteuersignals der Treiberstufe (13, 14) erzeugt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das wenigstens eine Erhöhungssignal durch einen invertierenden oder nicht invertierenden Treiber (9, 10) erzeugt wird, der an seinem Eingang von einem Ansteuersignal beaufschlagt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der wenigstens eine Kondensator (11, 12) in seinem Kapazitätswert veränderbar ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Spannungshub des Erhöhungssignals größer als der Spannungshub des Ausgangssignals der Treiberstufe (13, 14) ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der über dem positiven und/oder negativen Stromversorgungsanschluss fließende Strom auf einen konstanten Wert geregelt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberstufe (13, 14) ein differenzielles Ausgangssignal an zwei Ausgangsleitungen (4) liefert und der über den positiven und der über den negativen Stromversorgungsanschluss fließende Strom derart geregelt wird, dass der Mittelwert der Spannungen der beiden Ausgangsleitungen (4) einen geregelten, konstanten Wert annimmt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberstufe (13, 14) über den positiven und/oder negativen Stromversorgungsanschluss von einer steuerbaren Stromquelle (16, 17) mit Strom versorgt wird und wenigstens eine steuerbare Stromquelle (16, 17) von einem Erhöhungssignal über einen Kondensator beaufschlagt wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Ausgang des Kondensators mit einem Abschlusswiderstand abgeschlossen ist und die Kapazität des Kondensators zusammen mit dem Abschlusswiderstand ein Zeitglied bildet, dessen Zeitkonstante kleiner als der in dem auszugebenden Digitalsignal minimal auftretende Zeitraum zwischen zwei aufeinander folgenden Flanken eines Ansteuersignals ist.
  11. Vorrichtung zum Ausgeben eines Digitalsignals, mit einer Treiberstufe (13, 14), einer Stromversorgungseinrichtung (16, 17), die derart eingerichtet ist, dass sie die Treiberstufe (13, 14) über einen positiven und einen negativen Stromversorgungsanschluss mit Strom versorgen kann, wobei der Strom über den positiven und/oder den negativen Stromversorgungsanschluss auf einen Stromgrenzwert begrenzt wird, und einer Stromerhöhungseinrichtung (912), die derart eingerichtet ist, dass sie den über einen Ausgang der Treiberstufe (13, 14) fließenden Strom zumindest im Wesentlichen synchron zu den Flanken wenigstens eines Ansteuersignals der Treiberstufe (13, 14) vorübergehend erhöht, dadurch gekennzeichnet, dass die Stromerhöhungseinrichtung wenigstens einen Kondensator (11, 12) umfasst und derart eingerichtet ist, dass sie wenigstens ein Erhöhungssignal zur Erhöhung des Ausgangsstroms der Treiberstufe (13, 14) erzeugt und das wenigstens eine Erhöhungssignal über einen Kondensator (11, 12) die Erhöhung des Ausgangsstroms der Treiberstufe (13, 14) bewirkt.
  12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 1 – 10 eingerichtet ist.
DE10255642A 2002-11-28 2002-11-28 Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals Expired - Fee Related DE10255642B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10255642A DE10255642B4 (de) 2002-11-28 2002-11-28 Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals
US10/723,256 US7183804B2 (en) 2002-11-28 2003-11-26 Process and device for outputting a digital signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255642A DE10255642B4 (de) 2002-11-28 2002-11-28 Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals

Publications (2)

Publication Number Publication Date
DE10255642A1 true DE10255642A1 (de) 2004-06-17
DE10255642B4 DE10255642B4 (de) 2006-07-13

Family

ID=32318778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255642A Expired - Fee Related DE10255642B4 (de) 2002-11-28 2002-11-28 Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals

Country Status (2)

Country Link
US (1) US7183804B2 (de)
DE (1) DE10255642B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006041440A1 (de) * 2006-09-04 2008-03-20 Texas Instruments Deutschland Gmbh CMOS-Ausgangstreiber

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
US7400170B2 (en) * 2006-04-28 2008-07-15 Lsi Logic Corporation Differential current-mode driver with high common-mode range and controlled edge rates
JP4858959B2 (ja) * 2006-06-06 2012-01-18 ルネサスエレクトロニクス株式会社 差動信号駆動回路及び差動信号駆動方法
US7843235B2 (en) * 2006-12-05 2010-11-30 Integrated Device Technology, Inc. Output slew rate control in low voltage differential signal (LVDS) driver
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
US7468615B1 (en) * 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
US20090128119A1 (en) * 2007-11-16 2009-05-21 Fujitsu Microelectronics Limited Differential output circuit
TW201210198A (en) * 2010-08-31 2012-03-01 Novatek Microelectronics Corp Pre-driver and digital transmitter using the same
JP6231291B2 (ja) * 2013-03-28 2017-11-15 ローム株式会社 モータ駆動装置
US11463077B2 (en) * 2016-05-25 2022-10-04 Texas Instruments Incorporated Low power comparator
TWI718950B (zh) * 2020-05-21 2021-02-11 瑞昱半導體股份有限公司 運算放大器以及直流電壓位準控制方法
TWI739545B (zh) * 2020-08-11 2021-09-11 瑞昱半導體股份有限公司 訊號輸出裝置及方法
TWI750035B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 低壓差穩壓器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929450C2 (de) * 1978-07-20 1985-08-29 Nippon Electric Co., Ltd., Tokio/Tokyo Schaltungsanordnung zur Pegelanpassung
EP0938187A1 (de) * 1998-02-19 1999-08-25 Lucent Technologies Inc. Verfahren und Vorrichtung zum Regeln der Gleichtaktausgangsspannung eines Differenzpuffers
US6281715B1 (en) * 1998-04-29 2001-08-28 National Semiconductor Corporation Low voltage differential signaling driver with pre-emphasis circuit
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6369621B1 (en) * 2001-03-29 2002-04-09 Texas Instruments Incorporated Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
US5767699A (en) * 1996-05-28 1998-06-16 Sun Microsystems, Inc. Fully complementary differential output driver for high speed digital communications
US6459323B2 (en) * 1997-08-14 2002-10-01 Dolphin Interconnect Solutions As Interface isolator and method for communication of differential digital signals
US6005438A (en) * 1997-12-10 1999-12-21 National Semiconductor Corporation Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
US6107882A (en) * 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP2000031810A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
US6175255B1 (en) * 1998-11-23 2001-01-16 National Seniconductor Corporation Line driver circuit for low voltage and low power applications
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
JP3498042B2 (ja) * 2000-06-05 2004-02-16 Necエレクトロニクス株式会社 電子機器及びそれを備えた電子機器システム
US6696852B1 (en) * 2000-07-25 2004-02-24 Artisan Components, Inc. Low-voltage differential I/O device
US6700420B2 (en) * 2002-04-18 2004-03-02 Koninklijke Philips Electronics N.V. Differential output structure with reduced skew for a single input
AU2003297666A1 (en) * 2002-12-18 2004-07-29 Logicvision (Canada), Inc. Circuit and method for testing high speed data circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929450C2 (de) * 1978-07-20 1985-08-29 Nippon Electric Co., Ltd., Tokio/Tokyo Schaltungsanordnung zur Pegelanpassung
EP0938187A1 (de) * 1998-02-19 1999-08-25 Lucent Technologies Inc. Verfahren und Vorrichtung zum Regeln der Gleichtaktausgangsspannung eines Differenzpuffers
US6281715B1 (en) * 1998-04-29 2001-08-28 National Semiconductor Corporation Low voltage differential signaling driver with pre-emphasis circuit
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6369621B1 (en) * 2001-03-29 2002-04-09 Texas Instruments Incorporated Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006041440A1 (de) * 2006-09-04 2008-03-20 Texas Instruments Deutschland Gmbh CMOS-Ausgangstreiber
US7688115B2 (en) 2006-09-04 2010-03-30 Texas Instruments Deutschland Gmbh CMOS output driver
DE102006041440B4 (de) * 2006-09-04 2011-11-24 Texas Instruments Deutschland Gmbh CMOS-Ausgangstreiber

Also Published As

Publication number Publication date
US20040155680A1 (en) 2004-08-12
US7183804B2 (en) 2007-02-27
DE10255642B4 (de) 2006-07-13

Similar Documents

Publication Publication Date Title
DE3689296T2 (de) Ausgangsschaltung mit Pegelstabilisierung.
DE69718221T2 (de) Treiberschaltungsvorrichtung
DE3783963T2 (de) Treiberschaltung mit einstellbarer impedanz.
DE102008055051B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE3906927C2 (de)
DE10255642B4 (de) Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals
DE10254618B4 (de) Schaltung zum Ansteuern einer Leistungsvorrichtung
DE10257438A1 (de) Treibervorrichtung
DE112008000205T5 (de) Differenzialamplitudengesteuerter Sägezahngenerator
DE69501285T2 (de) Stromschaltende Schaltung
DE10361808B4 (de) Eingabe-/Ausgabeschaltung zur gleichzeitigen bidirektionalen Datenübertragung, integrierte Schaltung, System und Dekodierverfahren
DE19818021A1 (de) Eingangspuffer mit einer Hysteresecharakteristik
DE10155526C2 (de) LVDS-Treiber für kleine Versorungsspannungen
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE19651548C2 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
DE69635767T2 (de) Cmos treiberschaltung
DE69624016T2 (de) CMOS-PECL-Pegelumsetzungsschaltung
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE60307776T2 (de) Stromversorgungsauswahlschaltung
DE69721940T2 (de) Pegelverschiebungsschaltung
DE69521224T2 (de) Stromerzeugungsschaltung
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE69025844T2 (de) Ausgangsschaltung mit bipolaren Transistoren im Ausgang, zur Verwendung in einem MOS-IC
DE102004035126B4 (de) Schaltungsanordnung zur alternativen Spannungsversorgung einer Last aus mehreren Spannungsquellen und Verfahren zum alternativen Verbinden von Versorgungsspannungsanschlüssen mit einem gemeinsamen Lastanschluss

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee