DE3783963T2

DE3783963T2 - Treiberschaltung mit einstellbarer impedanz.

Info

Publication number: DE3783963T2
Application number: DE8787108416T
Authority: DE
Inventors: Christopher Warren Branson; Steven Kent Sullivan
Original assignee: Tektronix Inc
Current assignee: Credence Systems Corp
Priority date: 1986-07-22
Filing date: 1987-06-11
Publication date: 1993-05-27
Anticipated expiration: 2007-06-12
Also published as: US4707620A; EP0254011A2; JPS6331311A; JPH0573290B2; CA1273063A; EP0254011B1; DE3783963D1; EP0254011A3

Description

Die vorliegende Erfindung betrifft ein Testgerät zur Erzeugung von Testsignalen für die Anregung einer zu testenden Anordnung.
In in einer automatischen Testanlage verwendeten Treiberschaltungen ist es oft vorteilhaft, zur Bildung der Treiber, die zur Erzeugung der für die Anregung einer zu testenden Anordnung verwendeten Testsignalimpulse erforderlich sind, integrierte CMOS-Schaltkreise zu verwenden, weil solche Schaltkreise relativ billig und kompakt aufgebaut sind. Die zu testende Anordnung ist gewöhnlich über eine Übertragungsleitung mit fester Impedanz mit dem Treiberausgang verbunden. Um die gewünschte Form der Testimpulse zu erhalten, ist es daher nötig, die Ausgangsimpedanz der Treiberschaltung an die Impedanz der Übertragungsleitung anzupassen.
Ein Problem bei derartigen Treibern besteht jedoch darin, daß sich die Impedanzen derartiger Treiber aufgrund von Funktionsänderungen in den CMOS-Schaltkreisen beträchtlich ändern können. Es ist nicht ungewöhnlich, daß die Impedanzen gleichartiger durch den gleichen Herstellungsprozeß hergestellter CMOS-Schaltkreise um bis zu 100% variieren. In einem Testgerät mit CMOS-Übertragungsgattern als Ausgangstreibern ist daher eine Maßnahme erforderlich, die Impedanz der Treiber an die mit der zu testenden Anordnung zu verbindenden Übertragungsleitung anzupassen.
Aus der US-A-3 646 329 ist eine adaptive Logikschaltung bekannt, welche eine Auswahl von in ihr enthaltenen Wichtungskonstanten ermöglicht. Die Logikschaltung umfaßt einen Spannungsteiler mit einer Vielzahl von Parallelwiderständen sowie einem dazu in Serie geschalteten gemeinsamen Widerstand. Der Spannungsteiler ergibt Wichtungskonstanten, von denen eine durch Einspeisung von Ausgangssignalen entsprechender Stufen eines Schieberegisters in zwischen den entsprechenden Widerständen und dem gemeinsamen Widerstand liegende Gatter auszuwählen ist. Die Ausgangsimpedanz ist durch die Widerstände des Spannungsteilers festgelegt.
Aus der DE-A-32 44 843 ist eine einstellbare Last für Testspannungsquellen bekannt. Die Last umfaßt eine Vielzahl von zum Ausgang der Spannungsquelle parallel zu schaltenden Lastwiderständen. Die Lastwiderstände sind so dimensioniert, daß sie bei Einschaltung jeweils einen vorgegebenen Strom aus einem Satz von binär gestuften Strömen führen.
Der Erfindung liegt die prinzipielle Aufgabe zugrunde, ein Testgerät mit einem kompakten billigen Treiber anzugeben, der die Impedanz einer Übertragungsleitung oder einer anderen Verbindungsanordnung an eine zu testende Impedanz anpaßt.
Die Erfindung basiert auf einem Testgerät mit einer Treiberschaltung, die in Abhängigkeit von einem Betätigungssignal ein Testsignal erzeugt, und mit einer mit der Treiberschaltung verbundenen Übertragungsleitung zur Kopplung des Testsignals auf eine zu testende Anordnung und ist dadurch gekennzeichnet, daß die Treiberschaltung ein Treibernetzwerk mit einstellbarer Impedanz und mit folgenden Komponenten ist:
eine Spannungsquelle,
eine Vielzahl von zwischen der Spannungsquelle und der Übertragungsleitung parallelgeschalteten Übertragungsgattern, die jeweils eine vorgegebene Nenn-Impedanz im eingeschalteten Zustand und eine im wesentlichen unendlich große Impedanz im ausgeschalteten Zustand besitzen, und
eine an jeweils eine Steuerelektrode der Übertragungsgatter angekoppelte und sowohl vom Betätigungssignal und einem vorgegebenen Digitalcode angesteuerte Logikschaltung zur gleichzeitigen Einschaltung mehrerer Übertragungsgatter, wobei der Digitalcode so festgelegt ist, daß er eine an die Impedanz der Übertragungsleitung angepaßte Impedanz der Spannungsquelle erzeugt.
Die Erfindung ermöglicht also die Anpassung der Impedanz des Treibernetzwerkes an die Impedanz einer Übertragungsleitung oder einer anderen Verbindungsanordnung zwischen einem Testgerät und der zu testenden Anordnung. Da die Übertragungsgatter parallelgeschaltet sind und durch Steuersignale gemäß dem vorgegebenen Digitalcode selektiv betätigt werden können, können ausgewählte Gatter aus- oder eingeschaltet werden, um eine gewünschte Gesamtimpedanz für das Netzwerk zu realisieren.
Die Gatter können Übertragungsgatter unter Verwendung eines Paars von CMOS-Feldeffekttransistoren mit einem N-Kanalelement und einem P-Kanalelement in Parallelschaltung sein. Die Gatter besitzen jeweils eine vorgegebene Nenn-Impedanz und in einem Binärsinn so aufeinander bezogen sein, daß für jede gegebene Vielzahl von parallelgeschalteten Gattern die Impedanz R, 2R, . . ., 2nR sein kann. Die Übertragungsgatter können jeweils durch eine mit einer Logikschaltung verbundene Steuerleitung gesteuert werden, wobei die Logikschaltung selektiv eines oder mehrere Gatter parallel betätigt. Durch Einschaltung bestimmter Gatter und Abschaltung anderer Gatter kann die Impedanz des eine Spannungsquelle mit einer Übertragungsleitung koppelnden Netzwerkes gesteuert werden.
Die Erfindung wird im folgenden anhand der Figuren der Zeichnung näher erläutert. Es zeigt:
Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Treibernetzwerkes mit variabler Impedanz,
Fig. 2 ein Schaltbild eines Übertragungsgatters von mehreren Übertragungsgattern nach Fig. 1.
Ein Treibernetzwerk 10 umfaßt eine Vielzahl von CMOS-Übertragungsgattern 12, 14, 16, 18, 20 und 22. Aus Fig. 2, welche das Übertragungsgatter 12 zeigt, ist ersichtlich, daß die Gatter 12, 14, 16, 18, 20 und 22 einen mit einem N-Kanaltransistor parallelgeschalteten P-Kanaltransistor umfassen. Beide Transistoren besitzen daher eine gemeinsame Source 24 und eine gemeinsame Drain 26. Das Gate des P-Kanaltransistors 28 ist über einen invertierenden Verstärker 32 mit einer Steuerleitung 30 verbunden. Die Übertragungsgatter 12, 14, 16, 18, 20 und 22 werden jeweils durch eine Steuerleitung 30, 34, 36, 38, 40 bzw. 42 gesteuert. Der Zustand der Steuerleitungen 30, 34, 36, 38, 40 und 42 wird durch codierte Eingangsleitungen C1, C2, C3, C4, C5 und C6 in Verbindung mit Leitungen A1 und A2 gesteuert, welche den Zustand des Treibers 10 steuern, d. h. sie steuern, ob er sich in einem Zustand mit hohem oder niedrigem logischen Pegel befindet.
Der Ausgang des Treibers 10 ist mit einer Übertragungsleitung 44 verbunden, welche ihrerseits mit einer zu testenden Anordnung 46 verbunden ist. Durch Steuerung verschiedener Gatter, beispielsweise der Übertragungsgatter 12, 14 und 16 auf einen hohen logischen Pegel kann die Ausgangsimpedanz der Treiberschaltung 10 gewählt werden. Dies ergibt sich daraus, daß die Übertragungsgatter 12, 14 und 16 im eingeschalteten Zustand eine vorgegebene Nenn-Impedanz und im ausgeschalteten Zustand eine nahezu unendlich große Impedanz besitzen. Durch selektives Ein- und Ausschalten bestimmter Übertragungsgatter kann daher die nach dem Ohmschen Gesetz zu berechnende Gesamtimpedanz eingestellt werden.
Eine feinere Einstellung ist realisierbar, wenn die Einzelimpedanzen der Übertragungsgatter im "eingeschalteten" Zustand binär aufeinander bezogen sind. Das bedeutet, daß das Gatter 14 einen Widerstand 2R und das Gatter 16 einen Widerstand 4R besitzt, wenn das Gatter 12 einen Widerstand R besitzt. Für den hohen bzw. logischen Pegel können mehr als drei Gatter vorhanden sein; in einem solchen Fall sind die Werte der Widerstände R, 2R, . . ., 2nR. Damit steuert also die hochpegelige Steuerleitung A1 oder die niederpegelige Steuerleitung A2, ob sich der Treiber auf einem hohen oder einem tiefen logischen Pegel befindet; Kombinationen der Steuerleitungen C1 bis C3 für den hohen Spannungspegel sowie C4 bis C6 für den tiefen Spannungspegel steuern die Ausgangsimpedanz des Treibers 10 in Abhängigkeit von einem digitalen Code, welcher selektiv verschiedene Gatter der Übertragungsgatter 12, 14, 16, 18, 20 und 22 freigibt.
Die in der vorstehenden Beschreibung verwendeten Ausdrücke und Begriffe sind lediglich beschreibend nicht aber beschränkend zu verstehen. Die Verwendung derartiger Ausdrücke und Begriffe schließt Äquivalente von dargestellten und beschriebenen Merkmalen oder Teilen davon nicht aus. Der Erfindungsgedanke ist lediglich durch die folgenden Ansprüche definiert und begrenzt.

Claims

1. Testgerät mit

einer Treiberschaltung (12 bis 22), die in Abhängigkeit von einem Betätigungssignal (A1, A2) ein Testsignal erzeugt, und mit einer mit der Treiberschaltung (12 bis 22) verbundenen Übertragungsleitung (44) zur Kopplung des Testsignals auf eine zu testende Anordnung, dadurch gekennzeichnet, daß

die Treiberschaltung (12 bis 22) ein Treibernetzwerk mit einstellbarer Impedanz und mit folgenden Komponenten ist:

eine Spannungsquelle,

eine Vielzahl von zwischen der Spannungsquelle und der Übertragungsleitung (44) parallelgeschalteten Übertragungsgattern (12 bis 22), die jeweils eine vorgegebene Nenn-Impedanz im eingeschalteten Zustand und eine im wesentlichen unendlich große Impedanz im ausgeschalteten Zustand besitzen, und

eine an jeweils eine Steuerelektrode (30, 34 bis 42) der Übertragungsgatter (12 bis 22) angekoppelte und sowohl vom Betätigungssignal (A1, A2) und einem vorgegebenen Digitalcode angesteuerte Logikschaltung zur gleichzeitigen Einschaltung mehrerer Übertragungsgatter, wobei der Digitalcode so festgelegt ist, daß er eine an die Impedanz der Übertragungsleitung (44) angepaßte Impedanz für die Spannungsquelle erzeugt.

2. Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung ein UND-Gatterfeld umfaßt, in dem die UND-Gatter jeweils einen an eine entsprechende Steuerelektrode (30, 32 bis 42) gekoppelten Ausgang und jeweils das Betätigungssignal (A1, A2) und ein Bit des digitalen Codes (C1 bis C6) aufnehmende Eingänge besitzen.

3. Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Nenn-Impedanzen der Übertragungsgatter (12 bis 22) gleich R, 2R, . . ., bzw. 2nR sind, worin n die Gesamtanzahl der Übertragungsgatter (12 bis 22) minus Eins ist.

4. Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsquelle eine Hochspannungsquelle und eine Niederspannungsquelle enthält und daß die erste Hälfte (12 bis 16) der Übertragungsgatter zwischen die Hochspannungsquelle und die Übertragungsleitung (44) und die zweite Hälfte (18 bis 22) der Übertragungsgatter zwischen die Niederspannungsquelle und die Übertragungsleitung (44) geschaltet ist.

5. Testgerät nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Übertragungsgatter jeweils durch ein Paar von parallelgeschalteten CMOS-Feldeffekttransistoren entgegengesetzten Leitungstyps gebildet sind, deren Source (24) mit der Spannungsquelle und deren Drain (26) mit der Übertragungsleitung (44) verbunden sind, und daß das Steuersignal (A1, A2) sowie ein invertiertes Steuersignal von der Logikschaltung auf die Steuergates (28) des jeweiligen Paars von CMOS-Feldeffekttransistoren gekoppelt sind.

6. Testgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Logikschaltung ein UND-Gatterfeld mit einem ersten und einem zweiten Teil umfaßt, daß die UND-Gatter des ersten Teils jeweils mit einem Ausgang an eine entsprechende Steuerelektrode (30, 34, 36) der ersten Hälfte (12 bis 16) der Übertragungsgatter gekoppelt sind, das Eingangssignals für die UND-Gatter des ersten Teils ein erstes Bit (A1) des Betätigungssignals zur Auswahl der Hochspannungsquelle und ein Bit des Digitalcodes (C1 bis C3) umfassen und daß die UND-Gatter des zweiten Teils mit ihrem Ausgang jeweils an eine entsprechende Steuerelektrode (38 bis 42) der zweiten Hälfte (18 bis 22) der Übertragungsgatter gekoppelt sind und Eingangssignale für die UND-Gatter des zweiten Teils ein zweites Bit (A2) des Betätigungssignals und ein Bit des Digitalcodes (C4 bis C6) umfassen.

7. Testgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Nenn-Impedanzen für jede Hälfte der Übertragungsgatter (12 bis 22) gleich R, 2R, . . ., bzw. 2nR sind, worin n die Gesamtzahl der Übertragungsgatter (12 bis 22) pro Hälfte minus Eins ist.