JPS6331311A - 可変インピ−ダンス駆動回路 - Google Patents
可変インピ−ダンス駆動回路Info
- Publication number
- JPS6331311A JPS6331311A JP62178149A JP17814987A JPS6331311A JP S6331311 A JPS6331311 A JP S6331311A JP 62178149 A JP62178149 A JP 62178149A JP 17814987 A JP17814987 A JP 17814987A JP S6331311 A JPS6331311 A JP S6331311A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- drive circuit
- gate
- transmission
- variable impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、被試験装置に自動試験装置からの試験信号を
供給する可変インピーダンス駆動回路に関するものであ
る。
供給する可変インピーダンス駆動回路に関するものであ
る。
自動試験装置に用いられる型式の駆動回路では、被試験
装置(DOT)を刺激する試験信号パルスを供給するた
めの駆動回路を作るのに、CMOS(Compleme
ntary Metal 0xide Sem1con
ductor )簗積回路(IC)チップ技術を使用す
ると有利であることが多い。それは、このCMOS I
Cが比較的安価かつ小形のためである。通常、DUTは
インピーダンスが一定の伝送線により上記駆動回路の出
力端に接続するので、試験パルスの所望形状を維持する
ためには、駆動回路の出力インピーダンスを伝送線のイ
ンピーダンスに整合させる必要がある。
装置(DOT)を刺激する試験信号パルスを供給するた
めの駆動回路を作るのに、CMOS(Compleme
ntary Metal 0xide Sem1con
ductor )簗積回路(IC)チップ技術を使用す
ると有利であることが多い。それは、このCMOS I
Cが比較的安価かつ小形のためである。通常、DUTは
インピーダンスが一定の伝送線により上記駆動回路の出
力端に接続するので、試験パルスの所望形状を維持する
ためには、駆動回路の出力インピーダンスを伝送線のイ
ンピーダンスに整合させる必要がある。
上述の駆動回路の問題点の1つは、CMOSチップの性
能の変動により、かかる駆動回路のインピーダンスが大
幅に変化することである。同じ製造工程で製造した1似
のCMOS素子のインピーダンスが、100%程度も異
なることは珍しくない。よって、CMOS伝送ゲートを
出力駆動回路として用いる試験装置においては、各駆動
回路のインピーダンスをDOTに接続する伝送線のイン
ピーダンスに整合させる方法が必要となる。
能の変動により、かかる駆動回路のインピーダンスが大
幅に変化することである。同じ製造工程で製造した1似
のCMOS素子のインピーダンスが、100%程度も異
なることは珍しくない。よって、CMOS伝送ゲートを
出力駆動回路として用いる試験装置においては、各駆動
回路のインピーダンスをDOTに接続する伝送線のイン
ピーダンスに整合させる方法が必要となる。
したがって、本発明の目的は、小形で安価な可変インピ
ーダンス駆動回路の提供にある。
ーダンス駆動回路の提供にある。
〔問題点を解決するための手段及び作用〕本発明の可変
インピーダンス駆動回路は、そのインピーダンスを試験
装置及びDUT間の伝送線又はその他の接続線のインピ
ーダンスに整合させることができる。この駆動回路は、
それぞれ所定の公称インピーダンスをもつ複数のゲート
手段を具えており、これらのゲート手段を並列接続し、
制御手段からの制御信号により選択的に動作させる。こ
の制御信号は、予め選択したゲート手段の1つをオフ(
非動作状態)又はオン(動作状態)として、駆動回路に
所望の総合的インピーダンスをもたせる。
インピーダンス駆動回路は、そのインピーダンスを試験
装置及びDUT間の伝送線又はその他の接続線のインピ
ーダンスに整合させることができる。この駆動回路は、
それぞれ所定の公称インピーダンスをもつ複数のゲート
手段を具えており、これらのゲート手段を並列接続し、
制御手段からの制御信号により選択的に動作させる。こ
の制御信号は、予め選択したゲート手段の1つをオフ(
非動作状態)又はオン(動作状態)として、駆動回路に
所望の総合的インピーダンスをもたせる。
このゲート手段は、並列接続されたNチャンネル素子及
びPチャンネル素子から成るCMO3FET対を用いた
伝送ゲートでもよい。各伝送ゲートは所定の公称インピ
ーダンスを有し、並列接続された任意所定数の伝送ゲー
トのインピーダンスには、例えば、それぞれR,2R,
・・・・、2°Rのような2進的関係をもたせる。制御
手段(論理回路)は、これに接続された制御線を介して
各伝送ゲートを制御し、1つ以上の伝送ゲートを選択的
に動作させる。伝送ゲートの成るものをオンさせると共
に他の伝送ゲートをオフさせることにより、電圧源を伝
送線に接続する駆動回路のインピーダンスを制御するこ
とができる。
びPチャンネル素子から成るCMO3FET対を用いた
伝送ゲートでもよい。各伝送ゲートは所定の公称インピ
ーダンスを有し、並列接続された任意所定数の伝送ゲー
トのインピーダンスには、例えば、それぞれR,2R,
・・・・、2°Rのような2進的関係をもたせる。制御
手段(論理回路)は、これに接続された制御線を介して
各伝送ゲートを制御し、1つ以上の伝送ゲートを選択的
に動作させる。伝送ゲートの成るものをオンさせると共
に他の伝送ゲートをオフさせることにより、電圧源を伝
送線に接続する駆動回路のインピーダンスを制御するこ
とができる。
本発明の上述及び他の目的、特徴、利点は、添付図を参
照した以下の説明より一層容易に理解できるであろう。
照した以下の説明より一層容易に理解できるであろう。
第1図は本発明の好適な実施例を示すブロック図、第2
図はその伝送ゲートの1つを示す略図である。
図はその伝送ゲートの1つを示す略図である。
駆動回路(10)は、複数のCMO5伝送ゲート(12
) 。
) 。
(14) 、 (16) 、 (18) 、 (
20)及び(22)を具えている。伝送ゲート(12)
を示す第2図より、ゲート(12)〜(22)の各々が
、Nチャンネル・トランジスタと並列接続されたPチヤ
ンネル・トランジスタより成ることが判るであろう。よ
って、両方のトランジスタは、共通のソース(24)及
び共通のドレイン(26)を有する。Pチャンネル・ト
ランジスタのゲート(28)は、反転増幅器(32)を
介して制御線(30)に接続する。各伝送ゲート(12
)〜(22)は、制御線(30) 、 (34) 、
(36)(38) 、 (40)及び(42)に
よりそれぞれ制御される。各制御線(30)〜(42)
の状態は、符号化入力線01〜C6の論理状態と共に制
御線A1及びA2の論理状態を図示の如くアンド・ゲー
トで組合せて制御する。これらの制御線A1及びA2ば
、駆動回路(10)の状態、すなわち、駆動回路(10
)が高電圧レベル論理状態となるべきか又は低電圧レベ
ル論理状態となるべきかを制御する。
20)及び(22)を具えている。伝送ゲート(12)
を示す第2図より、ゲート(12)〜(22)の各々が
、Nチャンネル・トランジスタと並列接続されたPチヤ
ンネル・トランジスタより成ることが判るであろう。よ
って、両方のトランジスタは、共通のソース(24)及
び共通のドレイン(26)を有する。Pチャンネル・ト
ランジスタのゲート(28)は、反転増幅器(32)を
介して制御線(30)に接続する。各伝送ゲート(12
)〜(22)は、制御線(30) 、 (34) 、
(36)(38) 、 (40)及び(42)に
よりそれぞれ制御される。各制御線(30)〜(42)
の状態は、符号化入力線01〜C6の論理状態と共に制
御線A1及びA2の論理状態を図示の如くアンド・ゲー
トで組合せて制御する。これらの制御線A1及びA2ば
、駆動回路(10)の状態、すなわち、駆動回路(10
)が高電圧レベル論理状態となるべきか又は低電圧レベ
ル論理状態となるべきかを制御する。
駆動回路(10)の出力端を伝送線(44)に接続し、
この伝送線(44)をDUT(46)に接続する。
この伝送線(44)をDUT(46)に接続する。
例えば高(電圧)レベル論理状態にある伝送ゲート(1
2) 、 (14)及び(16)のいくつかを制御す
ることにより、駆動回路(10)の出力インピーダンス
を選択できる。これは、各伝送ゲート(12)〜(16
)は、それぞれオンのときには所定の公称インピーダン
スとなり、オフのときはほぼ無限大のインピーダンスと
なるからである。よって、伝−送ゲートのいくつかを選
択的にオン・オフすることにより、オームの法則により
計算できる総合イ、ンピーダンスを調整できる。
2) 、 (14)及び(16)のいくつかを制御す
ることにより、駆動回路(10)の出力インピーダンス
を選択できる。これは、各伝送ゲート(12)〜(16
)は、それぞれオンのときには所定の公称インピーダン
スとなり、オフのときはほぼ無限大のインピーダンスと
なるからである。よって、伝−送ゲートのいくつかを選
択的にオン・オフすることにより、オームの法則により
計算できる総合イ、ンピーダンスを調整できる。
オン状態の伝送ゲートの個々のインピーダンス値が2進
的関係にあれば、微調整が可能である。
的関係にあれば、微調整が可能である。
すなわち、例えばゲート(12)の抵抗値がRならば、
ゲート(14)の抵抗値は2Rとし、ゲート(16)の
抵抗値は4Rとするのである。高及び低論理レベル用に
それぞれ3つより多くのゲートを設けてもよく、この場
合、抵抗値はそれぞれR12R,・・・・、2°Rとな
る。よって、高レベル制御線AI又は低レベル制御線A
2は、駆動回路が高又は低論理状態となるように制御す
る。また、高電圧(論理)レベル用制御線C1〜03及
び低電圧(論理)レベル用制御線C4〜C6は、伝送ケ
ート(12)〜(22)のいくつかを選択的に動作させ
る(イネーブルする)デジタル・コードに応じて駆動回
路(lO)の出力インピーダンスを制御する。
ゲート(14)の抵抗値は2Rとし、ゲート(16)の
抵抗値は4Rとするのである。高及び低論理レベル用に
それぞれ3つより多くのゲートを設けてもよく、この場
合、抵抗値はそれぞれR12R,・・・・、2°Rとな
る。よって、高レベル制御線AI又は低レベル制御線A
2は、駆動回路が高又は低論理状態となるように制御す
る。また、高電圧(論理)レベル用制御線C1〜03及
び低電圧(論理)レベル用制御線C4〜C6は、伝送ケ
ート(12)〜(22)のいくつかを選択的に動作させ
る(イネーブルする)デジタル・コードに応じて駆動回
路(lO)の出力インピーダンスを制御する。
(発明の効果〕
上述の如く本発明によれば、複数のゲート手段の内、所
望のものを選択的に動作させることにより出力インピー
ダンスを制御できる簡単かつ安価な可変インピーダンス
駆動回路が得られる。
望のものを選択的に動作させることにより出力インピー
ダンスを制御できる簡単かつ安価な可変インピーダンス
駆動回路が得られる。
第1図は本発明の好適な一実施例を示すブロック図、第
2図は第1図の伝送ゲートの1つを示す略図である。 図において、(12〜22)はゲート手段、(30〜4
2、AI、A2.C1〜C6)は制御手段を示す。
2図は第1図の伝送ゲートの1つを示す略図である。 図において、(12〜22)はゲート手段、(30〜4
2、AI、A2.C1〜C6)は制御手段を示す。
Claims (1)
- 【特許請求の範囲】 共通の電圧源及び出力端間に並列接続され、それぞれ動
作状態において所定の公称インピーダンスを有する複数
のゲート手段と、 該複数のゲート手段を選択的に動作させる制御手段とを
具え、 上記出力端における出力インピーダンスを可変としうる
ことを特徴とする可変インピーダンス駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/887,314 US4707620A (en) | 1986-07-22 | 1986-07-22 | Adjustable impedance driver network |
US887314 | 1992-05-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6331311A true JPS6331311A (ja) | 1988-02-10 |
JPH0573290B2 JPH0573290B2 (ja) | 1993-10-14 |
Family
ID=25390896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62178149A Granted JPS6331311A (ja) | 1986-07-22 | 1987-07-16 | 可変インピ−ダンス駆動回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4707620A (ja) |
EP (1) | EP0254011B1 (ja) |
JP (1) | JPS6331311A (ja) |
CA (1) | CA1273063A (ja) |
DE (1) | DE3783963T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008126603A1 (ja) * | 2007-03-13 | 2008-10-23 | Advantest Corporation | ドライバ回路および半導体試験装置 |
JP2013130427A (ja) * | 2011-12-20 | 2013-07-04 | Tokyo Electron Ltd | 半導体デバイスの検査装置 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200804A (ja) * | 1986-02-27 | 1987-09-04 | Ricoh Co Ltd | プログラム可能なアナログ量素子をもつ半導体集積回路装置 |
US4761565A (en) * | 1987-06-29 | 1988-08-02 | Eastman Kodak Company | CCD clock driver circuit |
JP2656537B2 (ja) * | 1988-04-13 | 1997-09-24 | 株式会社日立製作所 | 電力用半導体装置 |
US5182479A (en) * | 1988-06-24 | 1993-01-26 | U.S. Philips Corp. | Gate circuit having increased voltage handling capability |
EP0354253B1 (de) * | 1988-08-08 | 1993-12-01 | Siemens Aktiengesellschaft | Breitbandsignal-Koppeleinrichtung |
US4918333A (en) * | 1988-10-31 | 1990-04-17 | Anderson Floyd E | Microprocessor having high current drive |
GB8830282D0 (en) * | 1988-12-28 | 1989-02-22 | Astec Int Ltd | The setting of electronic circuits |
DE4007978A1 (de) * | 1989-03-17 | 1990-09-20 | Tektronix Inc | Ausgangstreiber-schaltungsanordnung zur minimierung von uebergangsimpedanzschwankungen und verfahren zur minimierung von impedanzfehlanpassungen |
US5165046A (en) * | 1989-11-06 | 1992-11-17 | Micron Technology, Inc. | High speed CMOS driver circuit |
US5086271A (en) * | 1990-01-12 | 1992-02-04 | Reliability Incorporated | Driver system and distributed transmission line network for driving devices under test |
US5276912A (en) * | 1990-02-06 | 1994-01-04 | Motorola, Inc. | Radio frequency power amplifier having variable output power |
WO1991012671A1 (en) * | 1990-02-06 | 1991-08-22 | Motorola, Inc. | Radio-frequency power amplifier with variable impedance and variable output power |
JP2647730B2 (ja) * | 1990-06-01 | 1997-08-27 | ソニー株式会社 | 移動電話装置 |
US5134311A (en) * | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
DE4034043A1 (de) * | 1990-10-26 | 1992-04-30 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur bereitstellung eines ausgangsstromes fuer einen datentreiber |
DE4034571A1 (de) * | 1990-10-31 | 1992-05-07 | Vdo Schindling | Als baustein ausgebildete schaltungsanordnung mit mindestens einem halbleiterschalter zum schalten einer last |
US5243229A (en) * | 1991-06-28 | 1993-09-07 | At&T Bell Laboratories | Digitally controlled element sizing |
US5585741B1 (en) * | 1994-04-22 | 2000-05-02 | Unitrode Corp | Impedance emulator |
US5448182A (en) * | 1994-05-02 | 1995-09-05 | Motorola Inc. | Driver circuit with self-adjusting impedance matching |
US5592394A (en) * | 1995-01-31 | 1997-01-07 | Dell U.S.A., L.P. | FET current sensor for active balancing or regulating circuits |
FR2730365A1 (fr) * | 1995-02-08 | 1996-08-09 | Bull Sa | Circuit integre avec conductance reglable a partir d'un signal numerique de consigne |
US5493240A (en) * | 1995-03-01 | 1996-02-20 | International Business Machines Corporation | Static combinatorial logic circuits for reversible computation |
US5955894A (en) * | 1997-06-25 | 1999-09-21 | Sun Microsystems, Inc. | Method for controlling the impedance of a driver circuit |
US5982191A (en) * | 1997-06-25 | 1999-11-09 | Sun Microsystems, Inc. | Broadly distributed termination for buses using switched terminator logic |
US6281714B1 (en) | 1997-06-25 | 2001-08-28 | Sun Microsystems, Inc. | Differential receiver |
US6411131B1 (en) | 1997-06-25 | 2002-06-25 | Sun Microsystems, Inc. | Method for differentiating a differential voltage signal using current based differentiation |
US5990701A (en) * | 1997-06-25 | 1999-11-23 | Sun Microsystems, Inc. | Method of broadly distributing termination for buses using switched terminators |
US6094075A (en) | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
US6870419B1 (en) * | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
US6425097B1 (en) * | 1999-05-27 | 2002-07-23 | Sun Microsystems, Inc. | Method and apparatus for testing an impedance-controlled input/output (I/O) buffer in a highly efficient manner |
US6278306B1 (en) | 1999-06-07 | 2001-08-21 | Sun Microsystems, Inc. | Method for an output driver with improved slew rate control |
US6339351B1 (en) | 1999-06-07 | 2002-01-15 | Sun Microsystems, Inc. | Output driver with improved impedance control |
US6281729B1 (en) | 1999-06-07 | 2001-08-28 | Sun Microsystems, Inc. | Output driver with improved slew rate control |
US6366139B1 (en) | 1999-06-07 | 2002-04-02 | Sun Microsystems, Inc. | Method for an output driver with improved impedance control |
US6420913B1 (en) | 1999-09-20 | 2002-07-16 | Sun Microsystems, Inc. | Dynamic termination logic driver with improved impedance control |
US6294924B1 (en) | 1999-09-20 | 2001-09-25 | Sun Microsystems, Inc. | Dynamic termination logic driver with improved slew rate control |
US6316957B1 (en) | 1999-09-20 | 2001-11-13 | Sun Microsystems, Inc. | Method for a dynamic termination logic driver with improved impedance control |
US6297677B1 (en) | 1999-09-20 | 2001-10-02 | Sun Microsystems, Inc. | Method for a dynamic termination logic driver with improved slew rate control |
US6321282B1 (en) | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
US6646953B1 (en) | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
US7051130B1 (en) | 1999-10-19 | 2006-05-23 | Rambus Inc. | Integrated circuit device that stores a value representative of a drive strength setting |
US6484293B1 (en) | 2000-07-14 | 2002-11-19 | Sun Microsystems, Inc. | Method for determining optimal configuration for multinode bus |
US7079775B2 (en) | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
DE10246741B4 (de) | 2002-10-07 | 2007-04-19 | Infineon Technologies Ag | Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen |
US7119549B2 (en) * | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
US6933746B1 (en) | 2003-05-21 | 2005-08-23 | Planet Ate, Inc. | Method and apparatus for coupling an input node to an output node |
US6924660B2 (en) | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
KR100542695B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 모드 회로 |
US6980020B2 (en) * | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
US7152012B2 (en) * | 2004-09-28 | 2006-12-19 | Lsi Logic Corporation | Four point measurement technique for programmable impedance drivers RapidChip and ASIC devices |
US7389194B2 (en) | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
US7307863B2 (en) * | 2005-08-02 | 2007-12-11 | Inphi Corporation | Programmable strength output buffer for RDIMM address register |
US7479799B2 (en) * | 2006-03-14 | 2009-01-20 | Inphi Corporation | Output buffer with switchable output impedance |
US7999530B2 (en) | 2008-03-21 | 2011-08-16 | Intersil Americas Inc. | Device under test power supply |
DE102009006332B4 (de) | 2009-01-27 | 2014-08-21 | Oliver Bartels | Leitungstreiber oder Verstärker mit frequenzabhängig variabler Schein-Impedanz |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5039976B1 (ja) * | 1968-11-20 | 1975-12-20 | ||
JPS51132940A (en) * | 1975-05-14 | 1976-11-18 | Sharp Corp | Electric source apparatus |
US4329600A (en) * | 1979-10-15 | 1982-05-11 | Rca Corporation | Overload protection circuit for output driver |
JPS59101931A (ja) * | 1982-12-01 | 1984-06-12 | Nec Ic Microcomput Syst Ltd | 電子回路 |
DE3244843C2 (de) * | 1982-12-03 | 1984-11-29 | Siemens AG, 1000 Berlin und 8000 München | Prüflingsbelastungsgerät |
-
1986
- 1986-07-22 US US06/887,314 patent/US4707620A/en not_active Expired - Lifetime
-
1987
- 1987-06-11 DE DE8787108416T patent/DE3783963T2/de not_active Expired - Fee Related
- 1987-06-11 EP EP87108416A patent/EP0254011B1/en not_active Expired - Lifetime
- 1987-06-25 CA CA000540566A patent/CA1273063A/en not_active Expired - Fee Related
- 1987-07-16 JP JP62178149A patent/JPS6331311A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008126603A1 (ja) * | 2007-03-13 | 2008-10-23 | Advantest Corporation | ドライバ回路および半導体試験装置 |
JP2013130427A (ja) * | 2011-12-20 | 2013-07-04 | Tokyo Electron Ltd | 半導体デバイスの検査装置 |
Also Published As
Publication number | Publication date |
---|---|
US4707620A (en) | 1987-11-17 |
EP0254011B1 (en) | 1993-02-03 |
DE3783963D1 (de) | 1993-03-18 |
JPH0573290B2 (ja) | 1993-10-14 |
EP0254011A3 (en) | 1989-07-19 |
EP0254011A2 (en) | 1988-01-27 |
DE3783963T2 (de) | 1993-05-27 |
CA1273063A (en) | 1990-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6331311A (ja) | 可変インピ−ダンス駆動回路 | |
US5029284A (en) | Precision switchable bus terminator circuit | |
US4697107A (en) | Four-state I/O control circuit | |
JPH06169252A (ja) | プログラム可能な論理回路装置 | |
US6911860B1 (en) | On/off reference voltage switch for multiple I/O standards | |
EP0717527A2 (en) | CMOS driver/receiver for simultaneous bidirectional transmission | |
CA1247201A (en) | Assist circuit for a data bus in a data processing system | |
JPS61107415A (ja) | インタ−フエ−ス装置 | |
US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
EP0459422A2 (en) | Data output circuit of semiconductor device | |
JPS5848534A (ja) | 組合せ回路網のテスト方法 | |
JPH11186896A (ja) | 半導体装置 | |
US4721867A (en) | High speed logic gate with simulated open collector output | |
JP2000307413A (ja) | 電圧変換回路及び通信回路網 | |
JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
EP0302764A2 (en) | Circuit for comparing magnitudes of binary signals | |
KR0135017B1 (ko) | 저전력 출력 버퍼회로 | |
JP3184101B2 (ja) | 半導体装置 | |
US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
JPS61274511A (ja) | Cmos型半導体集積回路装置 | |
KR950007514Y1 (ko) | 반도체 장치의 출력 포트회로 | |
EP0385018A2 (en) | MOS analog amplifier | |
JP2531643B2 (ja) | 半導体集積装置 | |
JPS61224616A (ja) | 遅延回路 | |
JPH0567954A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |