DE69025844T2 - Ausgangsschaltung mit bipolaren Transistoren im Ausgang, zur Verwendung in einem MOS-IC - Google Patents
Ausgangsschaltung mit bipolaren Transistoren im Ausgang, zur Verwendung in einem MOS-ICInfo
- Publication number
- DE69025844T2 DE69025844T2 DE69025844T DE69025844T DE69025844T2 DE 69025844 T2 DE69025844 T2 DE 69025844T2 DE 69025844 T DE69025844 T DE 69025844T DE 69025844 T DE69025844 T DE 69025844T DE 69025844 T2 DE69025844 T2 DE 69025844T2
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- circuit
- signal
- circuit node
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
- Die vorliegende Erfindung betrifft eine Signalausgabeschaltung, die in einer integrierten MOS- Halbleiterschlatung (JC) vorgesehen werden soll, die zum Treiben von Busleitungen ausgelegt ist. Insbesondere betrifft die Erfindung eine Signalausgabeschaltung, die als Bi-MOS-IC ausgelegt ist, welcher Bipolartransistoren und MOS- Transistoren enthält.
- Eine Bi-MOS-Signalausgabeschaltung, welche Signale auf dem TTL-Pegel (Transistor-Transistor-Logic) ausgibt, weist an ihrem Ausgang zwei Bipolartransistoren auf. Diese Bipolartransistoren werden durch das Signal gesteuert, welches von einer Steuerschaltung ausgegeben wird, welche MOS-Transistoren aufweist.
- Fig. 1 zeigt eine konventionelle Ausgabeschaltung dieser Art, welche einen N-Kanal-MOS-Transistor 11 aufweist, einen Schottky-Übergangs-NPN-Bipolartransistor 12, einen Widerstand 13, und einen NPN-Bipolartransistor 14. Während das Eingangssignal IN auf dem Pegel "H" liegt, bleibt der N- Kanal-MOS-Transistor 11 eingeschaltet. In diesem Zustand fließt ein Basisstrom von einem Stromversorgungsquellenpotential VCC durch den Widerstand 13 zu dem NPN-Bipolartransistor 12, und der Bipolartransistor 12 wird eingechaltet. Dies führt dazu, daß der Schaltungsknoten der Bipolartransistoren 12 und 14, also die Ausgangsklemme, auf das Massepotential GND entladen wird, wodurch das Ausgangssignal OUT auf den Pegel "L" eingestellt wird.
- Wenn andererseits das Eingangssignal IN auf dem Pegel "L" liegt, so bleibt der MOS-Transistor 11 ausgeschaltet. In diesem Zustand fließt am Basisstrom von dem Stromversorgungsquellenpotential VCC durch den Widerstand 13 zum NPN-Bipolartransistor 14, und daher wird der Transistor 14 eingeschaltet. Daher wird der Schaltungsknoten der Transistoren 12 und 14 mit dem Stromversorgungsquellenpotentail vcc aufgeladen, wodurch das Ausgangssignal OUT auf den Pegel "H" eingestellt wird.
- Wie in Fig. 1 gezeigt ist, weist die konventionelle Signalausgabeschaltung weiterhin eine Absenkschaltung 15 auf, welche zwischen das Massepotential GND und den Schaltungsknoten des MOS--Transistors 11 und des Bipolartransistors 12 geschaltet ist. Die Absenkschaltung 15 entlädt die Basis des Bipolartransistors 12 auf das Massepotential GND, wenn der MOS-Transistor 11 abgeschaltet wird, wodurch die Basis des Bipolartransistors 12 in einen Zustand mit unbestimmtem Potential versetzt wird. Aufgrund der schnellen Entladung seiner Basis wird der Bipolartransistor 12 schnell ausgeschaltet.
- Um den Ausgangsverbraucherstrom zu erhöhen, der dafür erforderlich ist, das Ausgangssignal OUT auf den Pegel "L" einzustellen, ist es ausreichend, den Basisstrom des Blpolartransistors 12 zu erhöhen. Um diesen Basisstrom zu erhöhen, ist es ausreichend, als Widerstand 13 einen Widerstand mit einem niedrigen Widerstandswert einzusetzen. Die von dieser Signalausgabeschaltung verbrauchte Leistung nimmt daher proportional zum Ausgangsstrom zu.
- Die Leitungselektroden und dergleichen eines IC-Gehäuses, in welcher die Signalausgabeschaltung (Fig. 1) vorgesehen ist, weisen induktive Komponenten auf. Wenn die Signalausgabeschaltung einen Verbrauchter treibt, der induktive und auch kapazitive Komponenten aufweist, so wird die Signalform des Ausgangssignals OUT der Signalausgabeschaltung wahrscheinlich eine Überschwingungs- Komponente aufweisen. Der Bipolartransistor 12 kann die Überschwingungskomponente allerdings ausreichend auffangen, da er eine nicht-lineare Charakteristik hat, und einen hohen Widerstand, wenn das Ausgangssignal OUT bei etwa 0 Volt liegt. Anders ausgedrückt gibt die Signalausgabeschaltung (Fig. 1) ein Signal aus, welches - falls überhaupt - eine extrem kleine Überschwingungs-Komponente enthält.
- Fig. 2 zeigt eine weitere konventionelle Signalausgabeschaltung, die in der EP-A-20239059 beschrieben ist, und welche einen NPN-Bipolartransistor 21 aufweist, einen N-Kanal-MOS-Transistor 22, einen NPN-Bipolartransistor 23, und einen N-Kanal-MOS-Transistor 24. Wenn das Eingangssignal bzw. IN auf dem Pegel "H" bzw. "L" liegt, dann bleibt der NPN-Bipolartransistor 21 eingeschaltet, wodurch der Schaltungsknoten der Bipolartransistoren 21 und 22 durch das Stromversorgungsquellenpotentia VCC aufgeladen wird. Dies führt dazu, daß das Ausgangssignal OUT auf den Pegel "H" eingestellt wird. Liegt im Gegensatz hierzu das Eingangssignal IN auf dem Pegel "H", so ist der N-Kanal-MOS- Transistor 22 eingeschaltet, wodurch ein Basisstrom von dem Schaltungsknoten der Transistoren 21 und 23 zum Bipolartransistor 23 fließt. Daher wird der Bipolartransistor 23 eingeschaltet, und wird der Schaltungsknoten der Transistoren 21 und 23 auf das Massepotential GND entladen. Beim Empfang des Eingangssignals IN auf dem Pegel "H" wird der MOS-Transistor 24 eingeschaltet, und der Schaltungsknoten wird auf Massepotential GND auch über diesen MOS-Transistor 24 entladen. Daher wird der Schaltungsknoten der Bipolartransistoren 21 und 23 auf den Pegel "L" durch zwei Transistoren entladen, nämlich den Bipolartransistor 23 und den MOS-Transistor 24.
- Die in Fig. 2 gezeigte Signalausgabeschaltung weist weiterhin eine Absenkschaltung 25 auf, welche dieselbe Funktion ausführt wie die Absenkschaltung 15, die bei der in Fig. 1 dargestellten Signalausgabeschaltung vorgesehen ist.
- Bei der in Fig. 2 gezeigten, konventionellen Schaltung wird zur Einstellung des Ausgangssignals OUT auf den Pegel "L" Strom in zwei Strompfaden angesammelt, die aus dem Bipolartransistor 23 bzw. dem MOS-Transistor 24 bestehen. Anders als bei der in Fig. 1 gezeigten Signalausgabeschaltung fließt nicht immer ein Strom zwischen dem Stromversorgungsquellenpotential VCC und dem Massepotential GND. Daher verbraucht die Schaltung gemäß Fig. 2 nur so wenig Leistung wie ein IC mit CMOS-Logik. Weiterhin kann der zum Einstellen des Ausgangssignals OUT auf den Pegel "L" erforderliche Verbraucherstrom einfach dadurch erhöht werden, daß ein großes Element als MOS-Transistor 24 verwendet wird, welcher daher einen niedrigen Einschaltwiderstand aufweist. Daher verbraucht die Schaltung nicht so viel Leistung wie die in Fig. 1 gezeigte Signalausgabeschaltung. Die Schaltung ist jedoch insoweit nachteilig, daß der Bipolartransistor 23 nicht die Überschwingungskomponente des Ausgangssignals auffangen kann, wenn die Schaltung einen Verbraucher treibt, der induktive und kapazitive Bauteile enthält. Dies liegt daran, daß der Einschaltwiderstand des MOS-Transistors 24 niedrig ist, wenn das Ausgangssignal OUT bei etwa 0 Volt liegt. Anders ausgedrückt ist es äußerst wahrscheinlich, daß das Ausgangssignal OUT eine Signalform hat, welche eine Überschwingungskomponente enthält.
- Wie voranstehend erläutert, kann jede der beiden konventionellen Signalausgabeschaltungen beide Zwecke erzielen, die von dieser Art von Schaltung gefordert werden, nämlich eine Verringerung des Stromverbrauchs und eine Verringerung der Überschwingungskomponente in dem Ausgangssignal.
- Ein Ziel der vorliegenden Erfindung besteht daher darin, eine Signalausgabeschaltung zur Verfügung zu stellen, die gute Fähigkeiten zum Treiben eines Verbrauchers aufweist, und dennoch die Überschwingungskomponente unterdrücken kann, die in einem Ausgangssignal enthalten ist.
- Ein weiteres Ziel der vorliegenden Erfindung besteht in der Bereitstellung einer Signalausgabeschaltung, welche so wenig Strom verbraucht wie eine integrierte Schaltung auf CMOS- Basis.
- Gemäß der vorliegenden Erfindung wird eine Signalausgabeschaltung zur Verwendung in einer integrierten MOS-Schaltung gemäß Patentanspruch 1 zur Verfügung gestellt.
- Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
- Die Erfindung läßt sich noch besser aus der nachstehenden, ins einzelne gehenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verstehen. Es zeigt: Fig. 1 ein Schaltbild einer konventionellen Signalausgabeschaltung;
- Fig. 2 ein Schaltbild einer weiteren konventionellen Signalausgabeschaltung;
- Fig. 3 ein Schaltbild einer Signalausgabeschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
- Fig. 4 ein Schaltbild, welches die Schaltung von Fig. 3 mit weiteren Einzelheiten erläutert;
- Fig. 5 ein Schaltbild einer Signalausgabeschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
- Fig. 6 ein Schaltbild einer Signalausgabeschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
- Die vorliegende Erfindung wird nachstehend im einzelnen beschrieben, unter Bezugnahme auf einige Ausführungsformen.
- Fig. 3 stellt eine Bi-MOS-Signalausgabeschaltung dar, gemäß einer ersten Ausführungsform der Erfindung, welche so ausgelegt ist, daß sie ein einer intergrierten MOS-Schaltung (IC) verwendet werden kann, die als Bustreiber eingesetzt wird.
- Wie in Fig. 3 gezeigt, wird eine Stromversorgungsquellenspannung VCC an einen Schaltungsknoten 31 angelegt. Der Schaltungsknoten 31 ist mit dem Kollektor eines NPN-Bipolartransistors 32 verbunden. Der Emitter des NPN-Bipolartransistors 32 ist mit einem Schaltungsknoten 33 verbunden, von welchem ein Signal QUT ausgegeben wird. Die Basis des Bipolartransistors 32 ist an einem Schaltungsknoten 34 angeschlossen, welchem ein Eingangssignal zugeliefert wird. Der Schaltungsknoten 33 ist mit dem Kollektor eines NPN-Bipolartransistors 35 verbunden. Der Emitter dieses Bipolartransistors 35 ist an einen Schaltungsknoten 36 angeschlossen, an welchen ein Massepotential GND angelegt wird.
- Der Schaltungsknoten 33 ist weiterhin mit dem Drain eines N- Kanal-MOS-Transistors 37 verbunden. Die Source des MOS- Transistors 37 ist an die Basis des Bipolartransistors 35 angeschlossen. Das Gate des MOS-Transistors 32 ist mit einem Schaltungsknoten 38 verbunden, an welchen ein Eingangssignal IN geliefert wird. Eine Absenkschaltung 39 liegt zwischen der Basis des Bipolartransistors 35 und dem Schaltungsknoten 36. Die Absenkschaltung 39 entlädt die Basis des Bipolartransistors 35 auf das Massepotential GND, nachdem der Transistor 35 ausgeschaltet wurde.
- Der Drain eines N-Kanal-MOS-Transistors 40 ist mit dem Schaltungsknoten 33 verbunden. Die Source dieses MOS- Transistors 40 ist an das Massepotential GND angeschlossen. Das Gate des Transistors 40 ist so angeschlossen, daß es das Signal empfängt, welches von einer Steuersignalerzeugungsvorrichtung oder einer Detektorschaltung 41 ausgegeben wird. Die Detektorschaltung 41 erzeugt ein Steuersignal aus dem Signal OUT von dem Schaltungsknoten 33 und aus dem Eingangssignal IN von dem Schaltungsknoten 34. Das Steuersignal weist einen Zustand mit hoher Impedanz auf, während das Signal OUT, welches von dem Schaltungsknoten 33 geliefert wird, von dem Pegel "H" auf den Pegel "L" absinkt, befindet sich auf dem Pegel "H", nachdem das Signal OUT sich auf dem Pegel "L" stabilisiert hat, und liegt auf dem Pegel "L", nachdem das Eingangssignal auf den Pegel "H" angestiegen ist.
- Nachstehend wird der Betrieb der in Fig. 3 gezeigten Schaltung erläutert. Es wird angenommen, daß das Eingangssignal IN bzw. den Pegel "L" bzw. "H" aufweist, und daß sich das Ausgangssignal OUT auf dem Pegel "H" stabilisiert hat. Andern sich die Eingangssignale IN und so, daß sie den Pegel "H" bzw. den Pegel "L" annehmen, so werden der MOS-Transistor 37 und der Bipolartransistor 32 eingeschaltet bzw. ausgeschaltet. Dann fließt ein Basisstrom von dem Schaltungsknoten 33, der auf dem Pegel "H" liegt, zum Bipolartransistor 35. Dies führt dazu, daß der Bipolartransistor 35 eingeschaltet wird, und den Schaltungsknoten 33 auf das Massepotential GND entlädt, wodurch das Ausgangssignal OUT vom Pegel "H" auf den Pegel "L" absinkt.
- Fällt das Ausgangssignal OUT von dem Pegel "H" auf den Pegel "L", so wird das von der Detektorschaltung 41 ausgegebene Steuersignal auf den Zustand mit hoher Impedanz eingestellt. Daher ist der MOS-Transistor 40 ausgeschaltet. Daher ist es nur der Bipolartransistor 35, der den Schaltungsknoten 33 entlädt, während das Ausgangssignal OUT vom Pegel "H" auf den Pegel "L" abfällt. Der Schaltungsknoten 33 wird schnell entladen, da der Bipolartransistor 35 ein hohes Stromleitungsvermögen aufweist. Darüber hinaus nimmt der Bipolartransistor 35 die Überschwingungskomponente auf, die in dem Ausgangssignal OUT enthalten ist, da der MOS- Transistor 40 ausgeschaltet ist.
- Wenn sich das Ausgangssignal OUT an einen Pegel nahe am Massepotential GND annähert, so steigt das von der Detektorschaltung 41 ausgegebene Steuersignal auf den Pegel "H" an. Daher bildet der MOS-Transistor 40 einen neuen Entladungspfad für den Schaltungsknoten 33, zusätzlich zu dem Entladungspfad, der durch den Bipolartransistor 35 gebildet wird. In diesem Fall wird der Schaltungsknoten 33 durch einen extrem hohen Verbraucherstrom entladen.
- Wenn sich die Eingangssignale IN und auf den Pegel "L" bzw. "H" ändern, so wird der Bipolartransistor 32 eingeschaltet. Der Schaltungsknoten 33 wird allmählich mit dem Stromversorgungsquellenpotential VCC aufgeladen. Dies führt dazu, daß das Ausgangssignal QUT auf den Pegel "H" anzusteigen beginnt. Zu diesem Zeitpunkt wird der MOS- Transistor 37 ausgeschaltet, und das Steuersignal, welches von der Detektorschaltung 41 ausgegeben wird, sinkt auf den Pegel "L" ab. Daher wird der Schaltungsknoten 33 nicht länger über den Entladungspfad entladen, der durch den Bipolartransistor 35 gebildet wird, und den Entladungspfad, der durch den MOS-Transistor 40 gebildet wird. Sobald der Bipolartransistor 35 ausgeschaltet ist, wird seine Basis schnell auf das Massepotential GND mit Hilfe der Absenkschaltung 39 entladen. Daher werden keine Gleichströme erzeugt, die durch den Bipolartransistor 32 oder den Bipolartransistor 35 fließen könnten.
- Bei der in Fig. 3 gezeigten Signalausgabeschaltung wird der Schaltungsknoten 33 auf dem Pegel "L" entladen, während der Bipolartransistor 35 eingeschaltet bleibt. Daher kann die Erzeugung einer Überschwingungskomponente in dem Ausgangssignal OUT gut unterdrückt werden. Darüber hinaus weist die Signalausgabeschaltung eine ausreichend große Treiberfähigkeit zum Treiben eines Verbrauchers auf, da nicht nur der Bipolartransistor 35, sondern auch der MOS-Transistor 40 eingeschaltet wird, wodurch der Schaltungsknoten 33 entladen wird, wenn sich der Pegel des Ausgangssignals OUT dem Pegel "L" nähert. Darüber hinaus verbraucht die Schaltung ebensowenig Strom wie eine übliche integrierte CMOS- Schaltung, da nicht immer ein Gleichstrom zwischen dem Stromversorgungsquellenpotential VCC und dem Massepotential GND fließt.
- Nunmehr werden unter Bezugnahme auf Fig. 4 die Absenkschaltung 39 und die Detektorschaltung 41, die beide in Fig.3 dargestellt sind, im einzelnen beschrieben.
- Wie in Fig. 4 gezeigt ist, weist die Absenkschaltung 39 einen N-Kanal-MOS-Transistor 43 auf. Bei dem MOS-Transistor 42 ist der Drain an die Basis des Bipolartransistors 35 angeschlossen, die Source mit dem Schaltungsknoten 36 verbunden, an welchen das Massepotential GND angelegt wird, und das Gate mit dem Schaltungsknoten 34 verbunden, welchem das Eingangssignal zugeführt wird. Die Detektorschaltung 41 weist zwei P-Kanal-MOS-Transistoren 43 und 44 auf, und einen N-Kanal-MOS-Transistor 45. Source und Gate des P-Kanal- MOS-Transistors 43 sind mit dem Schaltungsknoten 31 verbunden, an welchen das Stromversorgungsquellenpotential VCC angelegt wird, bzw. mit dem Schaltungsknoten 33 zur Ausgabe des Signals OUT. Die Source, der Drain und das Gate des P-Kanal-MOS-Transistors 44 sind an den Drain des MOS- Transistors 43 angeschlossen, bzw. an das Gate des MOS- Transitors 40, bzw. an den Schaltungsknoten 34 zum Empfang des Eingangssignals IN. Der Drain, die Source und das Gate des N-Kanal-MOS-Transistors 45 sind mit dem Drain des MOS- Transistors 44, bzw. dem Schaltungsknoten 36, bzw. dem Schaltungsknoten 34 verbunden. Die MOS-Transistoren 44 und 45 bilden einen CMOS-Inverter 46. Der P-Kanal-MOS-Transistor 43 arbeitet als Schalter, der von dem Ausgangssignal OUT gesteuert wird. Der Source-Drain-Pfad dieses MOS-Transistors 43 ist zwischen dem Inverter 46 und dem Schaltungsknoten 31 geschaltet, an welchen das Stromversorgungsquellenpotential VCC angelegt wird.
- Wenn im Betrieb das Eingangssignal IN auf den Pegel TV LYV absinkt, und der MOS-Transistor 37 ausgeschaltet wird, so wird der MOS-Transistor 42 eingeschaltet. Dies führt dazu, daß die Basis des Bipolartransistors 35 auf das Massepotential GND entladen wird. Daher arbeitet der MOS- Transistor 42 als Absenkschaltung.
- Der in der Detektorschaltung 41 vorgesehene P-Kanal-MOS- Transistor 43 ist ausgeschaltet, während das Ausgangssignal QUT an dem Schaltungsknoten 33 auf dem Pegel "H" bleibt. Selbst wenn das Eingangssignal auf den Pegel "L" absinkt, wodurch der P-Kanal-MOS-Transistor 44 eingeschaltet wird, bleibt daher der Ausgang der Detektorschaltung 41 auf einem Zustand hoher Impedanz. Wenn das Ausgangssignal OUT von dem Stromversorgungsquellenpotential VCC auf einen Pegel unterhalb des Absolutwertes der Schwellenspannung des Transistors 43 absinkt, so wird der Transistor 43 eingeschaltet, infolge der Entladung des Bipolartransistors 35, wodurch das von der Schaltung 41 ausgegebene Steuersignal auf den Pegel "H" ansteigt. Dies führt dazu, daß der MOS- Transistor 40 eingeschaltet wird, und mit dem Bipolartransistor 35 bei der Entladung des Schaltungsknotens 33 zusammenarbeitet. Wenn andererseits das Eingangssignal von dem Pegel "L" auf den Pegel "H" ansteigt, so wird der N- Kanal-MOS-Transistor 45 sofort eingeschaltet. In diesem Fall sinkt das Steuersignal auf den Pegel "L" ab. Daher wird der N-Kanal-MOS-Transistor 40 ausgeschaltet, und arbeitet nicht mehr als Entladungspfad für den Schaltungsknoten 33.
- Fig. 5 zeigt eine Signalausgabeschaltung, welche eine zweite Ausführungsform der Erfindung darstellt. Die Teile, welche den in den Fig. 3 und 4 gezeigten Teilen entsprechen, sind in Fig. 5 durch gleiche Bezugszeichen bezeichnet, und werden nicht beschrieben. Unter Bezugnahme auf Fig. 5 werden nur die kennzeichnenden Merkmale der zweiten Ausführungsform im einzelnen erläutert.
- Die Signalausgabeschaltung von Fig. 5 ist durch die Detektorschaltung 41 gekennzeichnet. Die Schaltung 41 weist einen Widerstand 47 auf, der zwischen den Drain des P-Kanal- MOS-Transistors 44 und den Schaltungsknoten des Drains des N- Kanal-MOS-Transistors 45 und das Gate des N-Kanal-MOS- Transistors 40 geschaltet ist. Der Widerstand 47 stellt den Zeitpunkt des Einschaltens des Transistors 40 ein, während der Schaltungsknoten 33 entladen wird. Je größer der Widerstandswert dieses Widerstands 47 ist, desto mehr Zeit wird zum Einschalten der Transistoren 43 und 44 benötigt, und desto langsamer wird das Gate des Transistors 40 mit dem Stromversorgungsquellenpotenteil VCC aufgeladen. Je höher der Widerstandswert des Widerstands 47 ist, desto stärker wird der Zeitpunkt des Einschaltens des Transistors 40 daher verzögert.
- Fig. 6 zeigt eine Signalausgabeschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die Teile, welche den in den Fig. 3 und 4 gezeigten Teilen entsprechen, sind in Fig. 6 durch gleiche Bezugszeichen bezeichnet, und werden nicht beschrieben. Die in Fig. 6 dargestellte Schaltung weist eine Detektorschaltung 41 auf, welche das Gate des N-Kanal- MOS-Transistors 40 wirksamer treiben kann als die Detektorschaltungen, die in den Fig. 4 und 5 gezeigt sind.
- Wie bereits erwähnt, ist es zur Erhöhung der Fähigkeit der Signalausgabeschaltung, den (nicht dargestellten) Verbraucher zu treiben, der an den Schaltungsknoten 33 angeschlossen ist, ausreichend, einen MOS-Transistor zu verwenden, als den Transistor 40, der eine größere Gate-Breite aufweist. Wenn der Transistor 40 zu diesem Zweck eine größere Gatebreite aufweist, so ist es erforderlich, daß die Verbrauchtertreiberfähigkeit der Detektorschaltung 41 entsprechend erhöht wird. Um die Verbrauchertreiberfähigkeit des CMOS-Inverters 46, der in der Detektorschaltung 41 vorgesehen ist, zu erhöhen, reicht es aus, größere Bauteile als Transistoren 44 und 45 zu verwenden. Die Verwendung größerer Bauteile führt allerdings zu einer Erhöhung der Chipfläche der Schaltung. Daher wird ein Bi-CMOS-Inverter, nicht ein CMOS-Inverter, bei der in Fig. 6 gezeigten Signalausgabeschaltung verwendet, so daß die Schaltung mit hoher Geschwindigkeit arbeiten kann, und dennoch eine ausreichend kleine Chipfläche aufweisen kann.
- Wie im einzelnen in Fig. 6 gezeigt ist, weist die Detektorschaltung 41 ein zusätzliches Bauteil auf, nämlich einen Bi-CMOS-Inverter, der aus einem CMOS-Inverter 50 und einem NPN-Bipolartransistor 51 besteht. Der CMOS-Inverter 50 wird durch einen P-Kanal-MOS-Transistor 48 und einen N-Kanal- MOS-Transistor 49 gebildet, und ist zwischen den Drain eines P-Kanal-MOS-Transistors 43 und einen Schaltungsknoen 36 geschaltet. Ein Eingangssignal IN wird an den Eingang des CMOS-Inverters 50 angelegt. Bei dem NPN-Bipolartransistor 51 ist dessen Kollektor-Emitterpfad zwischen das Gate eines N- Kanal-MOS-Transistors 40 und einen Schaltungsknoten 31 geschaltet, an welchen das Stromversorgungsquellenpotential VCC angelegt wird. Die Basis des Transistors 51 ist so angeschlossen, daß sie das Ausgangssignal des CMOS-Inverters 50 empfängt.
- Die Kombination aus dem CMOS-Inverter 50 und dem NPN- Bipolartransitor 51, welche eine hohe Stromaufnahmefähigkeit aufweist, dient zur Verhinderung einer Erhöhung der Chipabmessungen der Signalausgabeschaltung.
- Es wird darauf hingewiesen, daß auch bei der dritten Ausführungsform (Fig. 6) die Absenkschaltung 39 durch einen N-Kanal-MOS-Transistor 42 gebildet wird.
- Wie voranstehend beschrieben wurde, kann die vorliegende Erfindung eine Signalausgabeschaltung zur Verfügung stellen, welche eine hohe Verbrauchertreiberfähigkeit aufweist, und dennoch die Überschwingungskomponente unterdrücken kann, die in einem Ausgangssignal enthalten ist, und kann darüber hinaus eine Signalausgabeschaltung zur Verfügung stellen, welche so wenig Strom verbraucht wie eine integrierte CMOS- Schaltung.
- Bezugszeichen in den Patentansprüchen sollen das Verständnis erleichtern, jedoch nicht den Schutzumfang einschränken.
Claims (10)
1. Signalausgabeschaltung zur Verwendung in einer
integrierten MOS-Schaltung, wobei die
Signalausgabeschaltung aufweist:
einen ersten Schaltungsknoten (33) zur Ausgabe eines
Signals (OUT);
einen zweiten Schaltungsknoten (36), an welchen ein
erstes Stromversorgungsquellenpotential (GND) angelegt
wird;
einen ersten Bipolartransistor (35) einer ersten
Polarität, bei welchem ein Basispfad und ein Kollektor-
Emitterpfad zwischen den ersten und den zweiten
Schaltungsknoten (33, 36) geschaltet sind;
einen ersten MOS-Transistor (37) mit der ersten
Polarität, bei welchem ein Sourde-Drain-Pfad zwischen
den ersten Schaltungsknoten und die Basis des ersten
Bipolartransistors (35) geschaltet ist, und durch ein
erstes Eingangssignal (IN) gesteuert wird;
einen zweiten MOS-Transistor (40) der ersten Polarität,
bei welchem ein Gatepfad und ein Source-Drainpfad
zwischen den ersten und zweiten Schaltungsknoten (33,
36) geschaltet ist;
einen dritten Schaltungsknoten (31), an welchen ein
zweites Stromversorgungsquellenpotential (VCC) angelegt
wird;
einen zweiten Bipolartransistor (32) der ersten
Polarität, bei welchem ein Kollektor-Emitterpfad
zwischen den dritten Schaltungsknoten (31) und den
ersten Schaltungsknoten (33) geschaltet ist und von
einem zweiten Eingangssignal ( ) gesteuert wird; und
eine Steuersignalerzeugungsvorrichtung (41), welche auf
das Signal (OUT), welches von dem ersten
Schaltungsknoten (33) ausgegeben wird, und das zweite
Eingangssignal ( ) reagiert, um den zweiten MOS-
Transistor (40) in einen Zustand hoher Impedanz zu
versetzen, wenn ein Pegel des Signals (OUT), welches von
dem ersten Schaltungsknoten ausgegeben wird, von einem
hohen Pegel (H) auf einen niedrigen Pegel (L) absinkt,
und zum Liefern eines Steuersignals, welches einen Pegel
entsprechend dem Pegel des zweiten Eingangssignals (IN)
aufweist, an das Gate des zweiten MOS-Transistors (40),
wenn der Pegel des Signals (OUT), welches von dem ersten
Schaltungsknoten (33) ausgegeben wird, auf den niedrigen
Pegel (L) abgesunken ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Steuersignalerzeugungsvorrichtung (41) eine
Signalumkehrungsvorrichtung (46) aufweist, um das zweite
Eingangssignal ( ) zu empfangen und ein Ausgangssignal
an das Gate des zweiten MOS-Transistors (40) zu liefern,
sowie eine Schaltvorrichtung (43) aufweist, die zwischen
den dritten Schaltungsknoten (31) und die
Signalumkehrvorrichtung (46) geschaltet ist und durch
das Signal (OUT) an dem ersten Schaltungsknoten (33)
gesteuert wird.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß
die Schaltvorrichtung durch einen dritten MOS-Transisotr
(43) der zweiten Polarität gebildet wird, bei welchem
ein Source-Drain-Pfad zwischen den dritten
Schaltungsknoten (31) und die Signalumkehrvorrichtung
(46) geschaltet ist, und ein Gate so angeschlossen ist,
daß es das Signal (QUT) an dem ersten Schaltungsknoten
(33) empfängt.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Steuersignalerzeugungsvorrichtung (41) aufweist:
einen vierten MOS-Transistor (43) der zweiten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an den
dritten Schaltungsknoten (31) angeschlossen ist, und ein
Gate an den ersten Schaltungsknoten (33) angeschlossen
ist;
einen fünften MOS-Transistor (44) der zweiten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an das
andere Ende des Source-Drain-Pfades des vierten MOS-
Transistors (43) angeschlossen ist, und ein Gate so
angeschlossen ist, daß es das zweite Eingangssignal ( )
empfängt; und
einen sechsten MOS-Transistor (45) der ersten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an das
andere Ende des fünften MOS-Transistors (44)
angeschlossen ist, und an dem anderen Ende an dem
zweiten Schaltungsknoten (36), und ein Gate so
angeschlossen ist, daß es das zweite Eingangssignal ( )
empfängt.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß
zusätzlich ein Widerstand (47) vorgesehen ist, der
zwischen das andere Ende des Source-Drain-Pfades des
fünften MOS-Transistors (44) und ein Ende des Source-
Drain-Pfades des sechsten MOS-Transistors (45)
geschaltet ist.
6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
zusätzlich eine Entladungssteuervorrichtung (39)
vorgesehen ist, die zwischen die Bases des ersten
Bipolartransistors (35) und den zweiten Schaltungsknoten
(36) geschaltet ist, um das Basispotential des ersten
Bipolartransistors (35) zu entladen, wenn der erste
Bipolartransistor (35) ausgeschaltet wird.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß
die Entladungssteuervorrichtung (39) aus einem siebten
MOS-Transistor (42) der ersten Polarität besteht, bei
welchem ein Source-Drain-Pfad zwischen die Basis des
ersten Bipolartransistors (35) und den zweiten
Schaltungsknoten (36) geschaltet ist, und ein Gate so
angeschlossen ist, daß es das erste Eingangssignal (IN)
empfängt.
8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Steuersignalerzeugungsvorrichtung (41) aufweist:
eine erste Signalumkehrvorrichtung (46) zum Empfangen
des zweiten Signals ( ) und zum Liefern eines
Ausgangssignals an das Gate des zweiten MOS-Transistors
(40);
einen dritten Bipolartransistor (51) der ersten
Polarität, bei welchem ein Kollektor-Emitterpfad
zwischen den dritten Schaltungsknoten (31) und das Gate
des zweiten MOS-Transistors (40) geschaltet ist;
eine zweite Signalumkehrvorrichtung (50) zum Empfangen
des zweiten Eingangssignals ( ) und zum Liefern eines
Ausgangssignals an die Basis eines dritten MOS-
Transistors (43); und
eine Schaltvorrichtung (43), die einerseits an den
dritten Schaltungsknoten (31) und andererseits an die
erste und zweite Signalumkehrvorrichtung (46, 50)
angeschlossen ist und durch das Signal (OUT) an dem
ersten Schaltungsknoten (33) gesteuert wird.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß
die Schaltvorrichtung aus einem achten MOS-Transistor
(43) der zweiten Polarität besteht, bei welchem ein
Source-Drain-Pfad einerseits an den dritten
Schaltungsknoten (31) und andererseits an die erste und
zweite Signalumkehrvorrichtung (46, 50) angeschlossen
ist, und ein Gate so angeschlossen ist, daß es das
Signal (OUT) an dem ersten Schaltungsknoten (33)
empfängt.
10. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Steuersignalerzeugungsvorrichtung (41) aufweist:
einen neunten MOS-Transistor (43) der zweiten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an den
dritten Schaltungsknoten (31) angeschlossen ist, und ein
Gate mit dem ersten Schaltungsknoten (33) verbunden ist;
einen zehnten MOS-Transistor (44) der zweiten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an das
andere Ende des Source-Drain-Pfades des neunten MOS-
Transistors (43) angeschlossen ist, und ein Gate so
angeschlossen ist, daß es das zweite Eingangssignal ( )
empfängt;
einen elften MOS-Transistor (45) der zweiten Polarität,
bei welchem ein Source-Drain-Pfad an einem Ende an das
andere Ende des Source-Drain-Pfades des zehnten MOS-
Transistors (44) angeschlossen ist, und am anderen Ende
an den zweiten Schaltungsknoten (36), und ein Gate so
angeschlossen ist, daß es das zweite Eingangssignal ( )
empfängt;
einen zwölften MOS-Transistor (48) der zweiten
Polarität, bei welchem ein Source-Drain-Pfad an einem
Ende an das andere Ende des Source-Drain-Pfades des
neunten MOS-Transistors (43) angeschlossen ist, und ein
Gate so angeschlossen ist, daß es das zweite
Eingangssignal ( ) empfängt;
einen dreizehnen MOS-Transistor (49) der ersten
Polarität, bei welchem ein Source-Drain-Pfad an einem
Ende an das andere Ende des Source-Drain-Pfades des
zwölften MOS-Transistors (48) angeschlossen ist, und am
anderen Ende an den zweiten Schaltungsknoten (36), und
ein Gate so angeschlossen ist, daß es das zweite
Eingangssignal ( ) empfängt; und
einen vierten Bipolartransistor (51) der ersten
Polarität, der einen Kollektor-Emitter-Pfad aufweist,
der zwischen den dritten Schaltungsknoten (31) und das
Gate des zweiten MOS-Transistors (40) geschaltet ist,
sowie eine Basis, die an das andere Ende des Source-
Drain-Pfades des zwölften MOS-Transistors (48)
angeschlossen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1261577A JPH0683058B2 (ja) | 1989-10-06 | 1989-10-06 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69025844D1 DE69025844D1 (de) | 1996-04-18 |
DE69025844T2 true DE69025844T2 (de) | 1996-08-22 |
Family
ID=17363852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69025844T Expired - Fee Related DE69025844T2 (de) | 1989-10-06 | 1990-10-05 | Ausgangsschaltung mit bipolaren Transistoren im Ausgang, zur Verwendung in einem MOS-IC |
Country Status (5)
Country | Link |
---|---|
US (1) | US5066875A (de) |
EP (1) | EP0421448B1 (de) |
JP (1) | JPH0683058B2 (de) |
KR (1) | KR930007560B1 (de) |
DE (1) | DE69025844T2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2978302B2 (ja) * | 1991-01-28 | 1999-11-15 | 三菱電機株式会社 | 出力バッファ回路 |
US5331224A (en) * | 1992-08-19 | 1994-07-19 | National Semiconductor Corporation | Icct leakage current interrupter |
US5534811A (en) * | 1993-06-18 | 1996-07-09 | Digital Equipment Corporation | Integrated I/O bus circuit protection for multiple-driven system bus signals |
US5748022A (en) * | 1995-10-31 | 1998-05-05 | Texas Instruments Incorporated | Input circuit |
US6300815B1 (en) * | 2000-01-31 | 2001-10-09 | Texas Instruments Incorporated | Voltage reference overshoot protection circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0209805B1 (de) * | 1985-07-22 | 1993-04-07 | Hitachi, Ltd. | Halbleitereinrichtung mit bipolarem Transistor und Isolierschicht-Feldeffekttransistor |
JPS62221219A (ja) * | 1986-03-22 | 1987-09-29 | Toshiba Corp | 論理回路 |
JPS63202126A (ja) * | 1987-02-17 | 1988-08-22 | Toshiba Corp | 論理回路 |
US4933574A (en) * | 1989-01-30 | 1990-06-12 | Integrated Device Technology, Inc. | BiCMOS output driver |
EP0387461A1 (de) * | 1989-03-14 | 1990-09-19 | International Business Machines Corporation | BICMOS-Schaltung mit vollem Spannungshub für logische Signale |
-
1989
- 1989-10-06 JP JP1261577A patent/JPH0683058B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-03 US US07/592,236 patent/US5066875A/en not_active Expired - Lifetime
- 1990-10-05 DE DE69025844T patent/DE69025844T2/de not_active Expired - Fee Related
- 1990-10-05 EP EP90119103A patent/EP0421448B1/de not_active Expired - Lifetime
- 1990-10-06 KR KR1019900015892A patent/KR930007560B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0421448A2 (de) | 1991-04-10 |
EP0421448A3 (en) | 1991-08-14 |
DE69025844D1 (de) | 1996-04-18 |
KR930007560B1 (ko) | 1993-08-12 |
US5066875A (en) | 1991-11-19 |
JPH03123220A (ja) | 1991-05-27 |
KR910008959A (ko) | 1991-05-31 |
JPH0683058B2 (ja) | 1994-10-19 |
EP0421448B1 (de) | 1996-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE68914012T2 (de) | Ausgangspuffer. | |
DE3782367T2 (de) | Mos-halbleiterschaltung. | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE68912277T2 (de) | Ausgangspufferschaltung. | |
DE4122978C2 (de) | Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung | |
DE69927663T2 (de) | Über- oder unterspannungstolerantes Transfergatter | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE68903141T2 (de) | Ausgangspuffer mit stabiler ausgangsspannung. | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE68912617T2 (de) | Spannungsseitige MOS-Treiberschaltung. | |
DE19925374A1 (de) | Schaltungen und Verfahren zum Einstellen eines digitalen Potentials | |
DE69019665T2 (de) | CMOS-Treiberschaltung. | |
DE68918164T2 (de) | Integrierte Halbleiterschaltung mit einem CMOS-Inverter. | |
DE3784285T2 (de) | Integrierte komplementaere mos-schaltung. | |
DE68922240T2 (de) | Komplementärausgangsschaltung für eine logische Schaltung. | |
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE19818021A1 (de) | Eingangspuffer mit einer Hysteresecharakteristik | |
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE68907451T2 (de) | Ausgangstreiberschaltung für Halbleiter-IC. | |
DE68912739T2 (de) | Befehlschaltung. | |
DE69635767T2 (de) | Cmos treiberschaltung | |
DE69827350T2 (de) | Ausgangsstufe mit anstiegs-steuermitteln | |
DE68925856T2 (de) | Logische Bicmos-Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |