CN101834594B

CN101834594B - 信号发送器及其操作方法

Info

Publication number: CN101834594B
Application number: CN2009101269476A
Authority: CN
Inventors: 黄志豪; 黄国展
Original assignee: Himax Media Solutions Inc
Current assignee: Himax Media Solutions Inc
Priority date: 2009-03-10
Filing date: 2009-03-10
Publication date: 2012-02-01
Anticipated expiration: 2029-03-10
Also published as: CN101834594A

Abstract

一种信号发送器及其操作方法。此信号发送器包括第一开关、第二开关、第三开关、第四开关及控制单元。其中控制单元，用于依据第一数据信号与第二数据信号控制第一、第二、第三与第四开关的导通状态。其中于第一数据信号为致能的期间第一与第四开关为导通而其余开关为断开。于第二数据信号为致能的期间第二与第三开关为导通而其余开关为断开。于第一与第二数据信号皆为禁用的期间第一、第二、第三与第四开关皆为导通，以减低开关切换时，在信号发送器输出端发生的电压过冲与下冲。

Description

信号发送器及其操作方法

技术领域

本发明涉及一种信号发送器，且特别涉及一种降低电磁干扰的信号发送器。

背景技术

近年来，由于印刷电路板(Printed circuit board，PCB)不断进步，使得电子产品的应用日益广泛，需求日益增加，各种电子产品的电路设计越来越复杂。随着电子设备为了符合高性能及高反应度的要求，数字数据传输速度越来越快，而晶体管-晶体管逻辑(Transistor-Transistor Logic，TTL)信号传输的频率极限仅约为50MHz。在高速传输时，晶体管-晶体管逻辑信号要达到全摆幅(Full swing)的上升时间(Rising time)的时间太长，因此无法用晶体管-晶体管逻辑信号的方式去传送。若要以更高的频率来传送信号，可以将数据信号转换成差动小信号的方式去传送，差动小信号所需的上升时间较短，可以满足高速传输的需求。

虽然差动小信号可以减少转态的时间以达到更快的操作频率，但在传送的过程中往往都会遇到电磁干扰(Electromagnetic Interference，EMI)的问题。电磁干扰主要可分为辐射性(Radiated)与传导性(Conducted)电磁干扰。辐射性电磁干扰是直接经由开放空间传递，不须要经由任何传输介质，故一般仅能以屏蔽(Shielding)、接地(Grounding)等方式来解决。而传导性EMI是经由电源导线来传递噪声。因此，连接在同一个系统的电子装置所产生的电磁干扰会经由电源线而彼此相互干扰，造成在传输信号过程中信号判读错误，使得产品输出功能不正常，或是寿命因此减短。

发明内容

本发明提供一种信号发送器及其操作方法，可降低信号传输时发生的电磁干扰。

本发明提出一种信号发送器及其操作方法，其中信号发送器包括第一开关、第二开关、第三开关、第四开关及控制单元。控制单元依据第一数据信号与第二数据信号控制第一、第二、第三与第四开关的导通状态。于第一数据信号为致能的期间第二数据信号为禁用，以使第一与第四开关为导通而其余开关为断开。于第二数据信号为致能的期间第一数据信号为禁用，以使第二与第三开关为导通而其余开关为断开。于第一与第二数据信号皆为禁用的期间，第一、第二、该三与第四开关皆为导通，第一数据信号和第二数据信号不同时为致能。

在本发明的一实施例中，上述控制单元包括或非门、第一或门、第二或门。其中或非门的二输入端分别接收该第一与该第二数据信号。第一或门的第一输入端接收该第一数据信号，其第二输入端接收或非门的输出信号，而第一或门的输出端控制第一与第四开关。另外，第二或门的第一输入端接收第二数据信号，其第二输入端接收或非门的输出信号，而第二或门的输出端控制第二与该第三开关。

在本发明的一实施例中，上述的控制单元包括与非门、第一与门与第二与门。其中与非门的二输入端分别接收第一与第二数据信号。第一与门的第一输入端接收第一数据信号，其第二输入端接收与非门的输出信号，而第一与门的输出端控制第一与第四开关。另外，第二与门的第一输入端接收第二数据信号，其第二输入端接收与非门的输出信号，而第二与门的输出端控制第二与第三开关。

在本发明的一实施例中，信号发送器还包括第一缓冲单元及第二缓冲单元。其中，第一缓冲单元，耦接于控制单元与第一开关的间，以及耦接于控制单元与第四开关的间。第二缓冲单元耦接于控制单元与第二开关的间，以及耦接于控制单元与第三开关的间。

在本发明的一实施例中，信号发送器还包括第一电流源及第二电流源。其中，第一电流源耦接于第一电压与第一开关的第一端之间，以及耦接于第一电压与第三开关的第一端之间，用于提供第一电流。第二电流源耦接于第二电压与第二开关的第二端之间，以及耦接于第二电压与第四开关的第二端之间，用于吸汲第二电流。

基于上述，本发明可以在输出转态期间通过所有开关导通而分散各开关的电流量，以减缓在信号发送器的输出端因开关切换造成电压过冲(overshoot)及下冲(undershoot)所产生的电压突波，进而减低电磁干扰。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。

附图说明

图1是依照本发明一实施例说明信号发送器的电路图；

图2A为依照本发明一实施例的控制单元的逻辑电路示意图；

图2B是依照本发明一实施例的数据信号的示意图；

图3A为依照本发明另一实施例的控制单元的逻辑电路示意图；

图3B是依照本发明另一实施例的数据信号的示意图；

图4是依照本发明另一实施例说明信号发送器的电路图；

图5是依照本发明一实施例说明信号发送器的操作方法的步骤流程图。

具体实施方式

现有的信号发送器，虽可将摆幅(full swing)较大的数据信号转为差动小信号(differential signal)，以符合高速传送数字数据的需求。但当信号发送器操作的频率越快时，电磁干扰也越严重，如此将使得产品输出功能不正常，或是寿命因此减短。

有鉴于此，本发明的实施例提供一种信号发送器，可以减低信号发送器在高速操作时所产生的电磁干扰，以避免在传输信号过程中信号判读错误，使得产品输出功能不正常。下面将参照附图详细阐述本发明的实施例，附图举例说明了本发明的示范实施例，其中相同标号指示同样或相似的组件或步骤。

图1是依照本发明一实施例说明信号发送器的电路图。参照图1，本实施例所提供的信号发送器100主要包括第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4及控制单元102。第一开关SW1的第一端耦接第一电压VS1，其第二端耦接至信号发送器100的第一输出端OUT1。第二开关SW2的第一端耦接至第一开关SW1的第二端，其第二端耦接至第二电压VS2。上述第一电压VS1与第二电压VS2可以表示任意的不同电压电位。在本实施例中，第一电压VS1可为系统电源的电位，第二电压VS2的电位可为接地电位。第三开关SW3的第一端耦接第一电压VS1，其第二端耦接至信号发送器100的第二输出端OUT2。第四开关SW4的第一端耦接至第三开关SW3的第二端，其第二端耦接至第二电压VS2。

其中，第一开关SW1～第四开关SW4可以用任何方式实现，例如用N沟道金属氧化物半导体(N-channel metal oxide semiconductor，NMOS)晶体管来实现第一开关SW1～第四开关SW4。信号发送器100的输出端OUT1及输出端OUT2耦接至负载104。负载104的等效电路实质上包括电阻R、电容C1及电容C2。

另外，控制单元102依据第一数据信号D1与第二数据信号D2控制第一开关SW1～第四开关SW4的导通状态。其中，当第一数据信号D1为致能的期间，第一开关SW1及第四开关SW4为导通，而第二开关SW2及第三开关SW3为断开。相对地，当第二数据信号D2为致能的期间，第二开关SW2及第三开关SW3为导通，而第一开关SW1及第四开关SW4为断开。当第一数据信号D1与第二数据信号D2皆为禁用的期间，第一开关SW1～第四开关SW4皆为导通。其中，当第一数据信号D1为致能的期间第二数据信号D2为禁用，当第二数据信号D2为致能的期间第一数据信号D1为禁用，且两数据信号不同时为致能。

详细来说，控制单元102可以利用任何方式实现，例如用或非门(NORgate)与或门(OR gate)来实现控制单元102。图2A为依照本发明一实施例的控制单元的逻辑电路示意图。参照图2A，控制单元102包括或非门NOR、第一或门OR1及第二或门OR2。或非门NOR的两个输入端分别接收第一数据信号D1与第二数据信号D2。第一或门OR1的第一输入端接收第一数据信号D1，而第二输入端耦接至或非门NOR的输出端。第一或门OR1的输出端则控制第一开关SW1与第四开关SW4的导通状态。第二或门OR2的第一输入端接收第二数据信号D2，而第二输入端耦接至或非门NOR的输出端。第二或门OR2的输出端则控制第二开关SW2与第三开关SW3的导通状态。

在另外的实施例中，控制单元102也可以利用与非门与与门来实现。图3A为依照本发明另一实施例的控制单元的逻辑电路示意图。参照图3A，控制单元102包括与非门NAND、第一与门AND1与第二与门AND2。与非门NAND的两个输入端分别接收第一数据信号D1与第二数据信号D2。第一与门AND1的第一输入端接收第一数据信号D1，而第二输入端耦接至与非门NAND的输出端。第一与门AND1的输出端则控制第一开关SW1与第四开关SW4的导通状态。第二与门AND2的第一输入端接收第二数据信号D2，而第二输入端耦接至与非门NAND的输出端。第二与门AND2的输出端则控制第二开关SW2与第三开关SW3的导通状态。

在本发明的另一实施例中，信号发送器可以还包括缓冲单元与电流源等组件。图4是依照本发明另一实施例说明信号发送器400的电路图。参照图4，本实施例的信号发送器400除了具有图1的信号发送器100的组件外，还包括第一缓冲单元402、第二缓冲单元404、第一电流源A1及第二电流源A2。其中第一缓冲单元402耦接于控制单元102与第一开关SW1之间，以及耦接于控制单元102与第四开关SW4之间。第二缓冲单元404则耦接于控制单元102与第二开关SW2之间，以及耦接于控制单元102与第三开关SW3之间。电流源A1耦接于第一电压VS1与第一开关SW1的第一端之间，以及耦接于第一电压VS1与第三开关SW3的第一端之间。电流源A2耦接于第二电压VS2与第二开关SW2的第二端之间，以及耦接于第二电压VS2与第四开关SW4的第二端之间。其中，电流源A1用于提供电流I1，电流源A2则用于吸汲电流I2。本领域技术人员可以视其设计需求而任意决定前述电流I1与I2的值，例如可以将电流源A1与A2的电流量均设定为I(I为实数)。另外，第一缓冲单元402及第二缓冲单元404可以相互串接的多个反相器或缓冲器来实现，以加强控制单元102驱动第一开关SW1～第四开关SW4的能力。

图5是依照本发明一实施例说明信号发送器的操作方法的步骤流程图。图2B是依照本发明一实施例的数据信号的示意图。以下将结合图2A、2B及图4的信号发送器400来对信号发送器的操作方法的流程作说明。在此将假设第一数据信号D1与第二数据信号D2于高电位的期间为「致能(enable)的期间」，而于低电位的期间为「禁用(disable)的期间」。

同时参照图2A、2B、4及5。首先，判断第一数据信号D1是否为致能的期间(步骤S502)。若是，则导通第一开关SW1与第四开关SW4，断开第二开关SW2与第三开关SW3(步骤S504)，并回到步骤S502；若否，则判断第二数据信号D2是否为致能的期间(步骤S506)。若步骤S506的判断结果为是，则导通第二开关SW2与第三开关SW3，断开第一开关SW1与第四开关SW4(步骤S508)，并回到步骤S502；若否，则导通第一开关SW1与第四开关SW4(步骤S510)，断开第二开关SW2与第三开关SW3，并回到步骤S502。

详细来说，控制单元102中的或非门NOR的二输入端分别接收第一数据信号D1与第二数据信号D2。当第一数据信号D1为高电位(即致能)而第二数据信号D2为低电位(即禁用)时，或非门NOR将两数据信号D1与D2进行运算(例如进行或非运算)而得到低电位的数据信号D3。接着，第一或门OR1的二输入端分别接收高电位的第一数据信号D1与低电位的数据信号D3，并进行运算(例如进行或运算)而得到高电位的数据信号D1’，以通过第一缓冲单元402导通第一开关SW1及第四开关SW4。在此同时，第二或门OR2的二输入端分别接收低电位的第二数据信号D2与低电位的数据信号D3，并进行运算(例如进行或运算)而得到低电位的数据信号D2’，以使第二开关SW2及第三开关SW3成为断开状态。

同理类推，当第一数据信号D1为低电位而第二数据信号D2为高电位时，可得到低电位的数据信号D1’及高电位的数据信号D2’，以使第二开关SW2及第三开关SW3导通而第一开关SW1及第四开关SW4为断开。

当第一数据信号D1与第二数据信号D2皆为低电位时，或非门NOR将两数据信号D1及D2进行运算(例如进行或非运算)而得到高电位的数据信号D3。接着，第一或门OR1的二输入端分别接收低电位的第一数据信号D1与高电位的数据信号D3，而第二或门OR2的二输入端分别接收低电位的第二数据信号D2与高电位的数据信号D3，并进行运算(例如进行或运算)而分别得到高电位的数据信号D1’及高电位的数据信号D2’，以通过第一缓冲单元402及第二缓冲单元404导通第一开关SW1～第四开关SW4。在此其间，电流源A1与A2所供的电流量I会被分流，使得由第一开关SW1与第二开关SW2所构成的电流路径，以及由第三开关SW3与第四开关SW4所构成的电流路径，流经二者的电流量约略为I/2。因此，当第一开关SW1与第二开关SW2二者之一断开时(第三开关SW3与第四开关SW4亦同)，因较少的电流变化量而可以在输出转态期间减缓因开关切换造成电压过冲及下冲的问题，进而减低电磁干扰。

另外，控制单元102也可以由与非门与与门实现。图3B是依照本发明另一实施例的数据信号的示意图。在此将假设是用P沟道金属氧化物半导体(P-channel metal oxide semiconductor，PMOS)晶体管来实现第一开关SW1～第四开关SW4，并定义第一数据信号D1与第二数据信号D2于高电位的期间为「禁用的期间」，而于低电位的期间为「致能的期间」。同时参照图3A、3B及图4，当第一数据信号D1为低电位(即致能)而第二数据信号D2为高电位(即禁用)时，与非门NAND将两数据信号D1及D2进行运算(例如进行与非运算)而得到高电位的数据信号D3。接着，第一与门AND1的二输入端分别接收低电位的第一数据信号D1与高电位的数据信号D3，并进行与运算而得到低电位的数据信号D1’，以通过第一缓冲单元402导通第一开关SW1及第四开关SW4。在此同时，第二与门AND2的二输入端分别接收高电位的第二数据信号D2与高电位的数据信号D3，并进行与运算而得到高电位的数据信号D2’，以使第二开关SW2及第三开关SW3成为断开状态。

同理类推，当第一数据信号D1为高电位而第二数据信号D2为低电位时，可得到高电位的数据信号D1’及低电位的数据信号D2’，以使第一开关SW1及第四开关SW4为断开而第二开关SW2及第三开关SW3导通。

当第一数据信号D1与第二数据信号D2皆为高电位时，与非门NAND将两数据信号D1与D2进行运算(例如进行与非运算)而得到低电位的数据信号D3。接着，第一与门AND1的二输入端分别接收高电位的第一数据信号D1与低电位的数据信号D3，而第二与门AND2的二输入端分别接收高电位的第二数据信号D2与低电位的数据信号D3，并进行运算(例如进行与运算)而分别得到低电位的数据信号D1’及低电位的数据信号D2’，以通过第一缓冲单元402及第二缓冲单元404导通第一开关SW1～第四开关SW4。

切换第一开关SW1～第四开关SW4可以使信号发送器400的输出端OUT1及输出端OUT2上的电压不断随着第一开关SW1～第四开关SW4的交替导通而变化。通过取样输出端OUT1及输出端OUT2上的电压可以得到差动信号。

举例来说，差动信号可通过将输出端OUT1上的电压减去输出端OUT2上的电压而得到，而差动信号的振幅即为流经电阻R的电流值乘以电阻R的电阻值。当欲传送的信号为高电位时，可以导通第一开关SW1及第四开关SW4，此时电流源A1所提供的电流I1经由第一开关SW1流经负载104的电阻R，再流经第四开关SW4而被电流源A2所吸汲。接着，当欲传送的信号由高电位转为为低电位时，先将第二开关SW2与第三开关SW3也导通。此时电流源A1所提供的电流I1可分流至两电流路径，一条为第一开关SW1及第二开关SW2所形成的电流路径，另一条为第三开关SW3及第四开关SW4所形成的电流路径，流经两路径的电流汇流成电流I2而被电流源A2所吸汲。然后，再将第一开关SW1及第四开关SW4断开，此时电流源A1所提供的电流I1经由第三开关SW3流经负载104的电阻R，再流经第二开关SW2而被电流源A2所吸汲。

如此，通过先将所有开关导通再切换第一开关SW1及第四开关SW4为断开状态，可以避免在输出端OUT1及OUT2上的电流值瞬间降到零，而造成输出端OUT1及OUT2上电压过冲(overshoot)及下冲(undershoot)的情形。同理类推，当欲传送的信号由高电位转为为低电位时，先将第一开关SW1与第四开关SW4也导通，再将第二开关SW2及第三开关SW3断开，以减低电压过冲及下冲所造成的电磁干扰。

综上所述，上述诸实施例可利用将所有开关导通以减低在信号发送器的输出端电压过冲及下冲所造成的电磁干扰，避免在传输信号过程中信号判读错误，使得产品输出功能不正常，或是寿命因此减短。

虽然本发明已以实施例揭露如上，然其并非用于限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求范围所界定者为准。

Claims

1.一种信号发送器，包括：

第一开关，其第一端耦接至第一电压，其第二端耦接至所述信号发送器的第一输出端；

第二开关，其第一端耦接至所述第一开关的第二端，所述第二开关的第二端耦接至第二电压；

第三开关，其第一端耦接至所述第一电压，其第二端耦接至所述信号发送器的第二输出端；

第四开关，其第一端耦接至所述第三开关的第二端，所述第四开关的第二端耦接至所述第二电压；以及

控制单元，用于依据第一数据信号与第二数据信号来控制所述第一、所述第二、所述第三与所述第四开关的导通状态，其中于所述第一数据信号为致能的期间第二数据信号为禁用，以使所述第一与所述第四开关为导通而其余开关为断开，于所述第二数据信号为致能的期间第一数据信号为禁用，以使所述第二与所述第三开关为导通而其余开关为断开，于所述第一与所述第二数据信号皆为禁用的期间所述第一、所述第二、所述第三与所述第四开关皆为导通，第一数据信号和第二数据信号不同时为致能。

2.如权利要求1所述的信号发送器，其中所述控制单元包括：

或非门，其二输入端分别接收所述第一与所述第二数据信号；

第一或门，其第一输入端接收所述第一数据信号，其第二输入端耦接至所述或非门的输出端，而所述第一或门的输出端控制所述第一与所述第四开关；以及

第二或门，其第一输入端接收所述第二数据信号，其第二输入端耦接至所述或非门的输出端，而所述第二或门的输出端控制所述第二与所述第三开关。

3.如权利要求1所述的信号发送器，其中所述控制单元包括：

与非门，其二输入端分别接收所述第一与所述第二数据信号；

第一与门，其第一输入端接收所述第一数据信号，其第二输入端耦接至所述与非门的输出端，而所述第一与门的输出端控制所述第一与所述第四开关；以及

第二与门，其第一输入端接收所述第二数据信号，其第二输入端耦接至所述与非门的输出端，而所述第二与门的输出端控制所述第二与所述第三开关。

4.如权利要求1所述的信号发送器，还包括：

第一缓冲单元，耦接于所述控制单元与所述第一开关之间，以及耦接于所述控制单元与所述第四开关之间；以及

第二缓冲单元，耦接于所述控制单元与所述第二开关之间，以及耦接于所述控制单元与所述第三开关之间。

5.如权利要求1所述的信号发送器，还包括：

第一电流源，耦接于所述第一电压与所述第一开关的第一端之间，以及耦接于所述第一电压与所述第三开关的第一端之间，用于提供第一电流；以及

第二电流源，耦接于所述第二电压与所述第二开关的第二端之间，以及耦接于所述第二电压与所述第四开关的第二端之间，用于吸汲第二电流。

6.一种如权利要求1所述的信号发送器的操作方法，包括：

于所述第一数据信号为致能的期间，导通所述第一与所述第四开关而断开其余开关；

于所述第二数据信号为致能的期间，导通所述第二与所述第三开关而断开其余开关；以及

于所述第一与所述第二数据信号皆为禁用的期间，导通所述第一、所述第二、所述第三与所述第四开关。

7.如权利要求6所述的信号发送器的操作方法，还包括：

使用所述第一与所述第二数据信号进行或非运算，以获得第一运算结果；

使用所述第一数据信号与所述第一运算结果进行第一或运算，以获得第二运算结果，其中所述第一与所述第四开关受控于所述第二运算结果；以及

使用所述第二数据信号与所述第一运算结果进行第二或运算，以获得第三运算结果，其中所述第二与所述第三开关受控于所述第三运算结果。

8.如权利要求6所述的信号发送器的操作方法，还包括：

使用所述第一与所述第二数据信号进行与非运算，以获得第一运算结果；

使用所述第一数据信号与所述第一运算结果进行第一与运算，以获得第二运算结果，其中所述第一与所述第四开关受控于所述第二运算结果；以及

使用所述第二数据信号与所述第一运算结果进行第二与运算，以获得第三运算结果，其中所述第二与所述第三开关受控于所述第三运算结果。

9.如权利要求6所述的信号发送器的操作方法，还包括：

提供第一电流，其中所述第一电流分流至所述第一开关的第一端与所述第三开关的第一端；以及

对所述第二开关的第二端与所述第四开关的第二端吸汲第二电流。