CN1162973C - 电平偏移通过门电路 - Google Patents

Abstract

一种电平偏移通过门电路，包括场效应晶体管(M1)，其源极接至信号输入端(IN)，漏极接至信号输出端(OUT)。负载(R)接在场效应晶体管(M1)的漏极与电源线(vdd)之间，控制装置(1)的使能输入端(EN)接收信号使通过门电路使能或禁止。当门电路使能时，控制装置控制场效应晶体管(M1)与负载(R)，使输入逻辑低电平基本上不变地通过，而相对低的输入高电平被偏移至接近电源电压的较高输出逻辑高电平。通过门电路被禁止时，场效应晶体管(M1)截止，使输入(IN)与输出(OUT)端隔离，呈现高阻抗态。反之，在禁止时，输出(OUT)默认某一预定态(如逻辑低、逻辑高或高阻抗)。

Description

电平偏移通过门电路

技术领域

本发明涉及电平偏移通过门电路。

背景技术

这类门电路可以金属氧化物半导体(MOS)电路的形式实施，用于对幅值大大低于电路供电电压的输入信号作出响应。这类电路可应用于大面积的硅/绝缘体(SIO)电路，以便与通常在1.0～5.0伏范围的较小电压电平的系统信号连接。这类电路一般工作于相当高的供电电压，如10～20伏。一例此类电路是单片驱动器，用于由晶硅薄膜晶体管(TFT)制造的平面矩阵显示器。

例如，图1是US5,729,154中揭示的一种已知类型的电平偏移器。该电路的输入级由N型MOS场效应管M1与M3和P型场效应管M2与M4形成，该输入级的输出端接至包含N型晶体管M5和P型晶体管M6的普通CMOS倒相器。

晶体管M2与M4的栅极接至电源线V_SS，故这些晶体管基本上作为电阻器而工作。晶体管M1的栅极接至晶体管M3的栅极与漏极1，故其作用像二极管。晶体管M3的源极被接成接收电压V_bias，而V_bias介于电源线V_SS和V_ad之间的电压。M3的作用是对M1的栅极提供一阈压补偿的偏压。M1的源极接至电平偏移器的输入端IN。

使用中，输入端IN接收逻辑信号，该信号在低电平或零电平V_SS与高电平V_HH之间切换，其中V_HH小于电源线V_dd上的供电电压V_DD。当对输入端IN提供低逻辑电平V_SS时，M1的栅一源电压大得足以保证使M1接通，并将漏极电压接低到接近电源线V_SS的电压V_SS。由晶体管M5和M6形成的倒相器将此电压倒相，使倒相输出OOTB升高到基本上为电源线V_dd的电源线电位V_DD。

当对输入端IN施加较高的逻辑电平V_HH时，M1的栅-源电压降低，使M1只是略微导通或截止。这样M2将倒相器的输入拉向电源线V_dd的电压V_DD，使之高于倒相器M5、M6的切换点，因而倒相器输出OOTB基本上降至电源线V_SS的电压V_SS。

这种结构虽然可对输入的高电平逻辑信号作电平偏移，但是图1的电平偏移器在输入信号处于逻辑低电平时，对接至输入端IN的任何一种信号线都呈现出一种低阻抗输入负载。这样，当不要求电平偏移器的输出信号时，接至输入端IN的任何信号线都会被电平偏移器的低输入阻抗不能接受地加载成低电平逻辑信号。

附图2示出另一类已知的如EP0,600,734A揭示的电平偏移器。它与图1的不同之处在于将M1的源极接至补输入端INB，而将M3的源极接至直接输入端IN。而且，M2与M4的栅极分别接至输入端IN与INB。

当输入端IN接以高逻辑电平V_HH而使补输入端INB处于低输入逻辑电平V_SS时，M1的栅极电压升高了，而M2提供的驱动作用减小了，因而倒相器M5、M6的输入就低于在图1所示的电平偏移器的情况。反之，当输入端IN接收低逻辑电平V_SS，互补输入端INB接收高逻辑电平V_HH时，M1更难以截止，因而允许倒相器M5？M6的输入高于图1所示电平偏移器的情况。这样可获得更大的电平偏移，且使倒相器M5、M6的切换点不那么严格，然而，输入端IN与INB此时都接至M1与M2的源极，对接至这些输入端的任何信号线都呈现低阻抗负载。

附图3示出一种例如US5,748,026揭示类型的电平偏移器。互补输入端IN与INB分别接至二极管的的N型晶体管M3与M3′的源极，这些晶体管都设置了以导通P型晶体管M4与M4′形式的负载电阻。M3与M3′的基极与漏极分别接至N型晶体管M1与M1′的极，它们都配有包含P型晶体管M2与M2′的电流镜负载。接二极管的晶体管M3与M3′通过加一偏压使互补输入信号作电平偏移。然而，输入端IN与INB对它们连接的信号线仍然呈现出低阻抗负载。

附图4示出的简化型电平偏移器，可用于ST-LCD销售的LPS显示器。该结构与图3的不同之处在于，M3与M3′均为P型，且与M4与M4′一起接成源跟随器，而M1与M1′的源极接至输入端INB与IN。M3与M3′再次对输入信号作电平偏移，不过输入端IN与INB还是接至晶体管源极，因而对接至输入端的信号线呈现出较低的阻抗负载。

发明内容

根据本发明的第一方面，提供一种电平偏移通过门电路，它包括：第一电路，包含通过晶体管其主导电通路接在信号输入端与信号输出端之间，以及一接至信号输出端的负载；和第二电路，它有一使能输入端，并配置成控制第一电路，从而当加给该使能输入端的使能信号为有效且对信号输入端施加第一逻辑电平时，通过晶体管在信号输出端提供一电平偏移的逻辑电平，当使能信号无效时，将信号输入端置高阻诚，并将信号输出端置成某预定态。

通过晶体管可以配置成使能信号有效且对信号输入端提供第二逻辑电平时，在信号输出端提供基本上不偏移的逻辑电平。第一逻辑电平的幅值可以大于第二逻辑电平，第二逻辑电平的幅值可以基本上等于零。

第二电路可以配置成在使能信号无效时，断开第一晶体管。

第二电路可以配置成使能信号有效时，对通过晶体管的控制电极提供一大于该通过晶体管阈压的偏压。偏压与第一逻辑电平之差可以小于通过晶体管的阈压。

第二电路可以包括一偏压源，它包含的电阻接至第一晶体管的输出电极与控制电极。第一晶体管的公共电极接地。另一种结构是，可将第一晶体管的公共电极接成这样，即在使能信号有效的接收高压电平，而在使能信号无效时接收低压电平。还有一种结构是，可将第一晶体管的公共电极接至互补信号输入端。

可以通过第二晶体管的主导电通路连接第一晶体管的公共电极，第二晶体管的控制电极配置成接收另一个偏压。

电阻可以包括第三晶体管的主导电通路。第二晶体管可以配置成在使能信号无效时切断，在使能信号有效时导通。

第一晶体管的控制与输出电极可以接至通过晶体管的控制电极。

门电路可以包括第四晶体管，该晶体管配置成使能信号无信时将通过晶体管的控制电极接地。

门电路可以包括至少另一个通过晶体管，该管或每一个通过晶体管的主导电通路接至各另外的信号输入端与信号输出端之间。

负载可以包括一基本上固定的电阻，预定态可以包括高电平态。

负载可以包括与通过晶体管相对的导电型负载晶体管。通过晶体管具有负载晶体管更大的驱动能力。

负载晶体管可以配置成在使能信号无效时断开。预定态可以是高阻态。另一种结构是，其主导电通路接在信号输出端与地之间的下拉晶体管，可以配置成在使能信号无效时接通，而且预定态可以是低电平态。

负载晶体管可以配置成接收固定偏压，而预定态可以是高电平态。负载晶体管的控制电极可以接成接收地电位。

信号输出端可以接至第一倒相器的输入端。门电路可以包含第二可控倒相器，其输入与输出端分别接至第一倒相器的输出与输入端，并被配置成在使能信号无效时使能，在使能信号有效时被禁止。

该管或每个晶体管都可以包括一场效应管。该门电路可以CMOS集成电路实施。

根据本发明的第二方面，提供一种用于矩阵显示器的驱动电路，其中包括根据本发明第一方面的门电路。

这样就能提供一种极其灵敏、能以极低电压输入工作的电平偏移通过门电路。这类门电路具有高工作速度，例如，能实现高速偏移或采样。能容易地对任何数量的低压输入实现逻辑“与”功能。由于改进了逻辑电平摆动，故可降低功耗。该门电路适应过程变化，能以较少的晶体管实施。

该通过门电路结合有一种使能或选通结构，允许门电路切换成禁止态，其中输出取某一预定态而输入无关，而输出端对与之连接的信号线呈现高阻抗。预定态可以按后续电路的要求选择，且可采取例如逻辑低电平、逻辑高电平或高阻态的形式。在门电路被禁止时通过将输入切换成高阻态，可以基本上避免不必要地装载接至输入端的信号线。

附图说明

下面参照附图举例进一步描述本发明，其中：

图1～4是示出已知类型电平偏移器的电路图。

图5是波形图，表示准备由本发明诸实施例执行的电平偏移功能；

图6是一示意电路图，表示构成本发明第一实施例的电平偏移通过门电路；

图7是一示意电路图，表示图6所示类型的通过门电路，其中包括“与”功能；

图8～11的示意图表示可以用于图6中通过门电路的不同类型的负载；

图12～19的电路图表示图6中通过门电路的通过晶体管的不同控制结构；

图20与21的示意电路图表示输出倒相器与图6的通过门电路的联用；

图22与23的示意电路图表示可同图6的通过门电路联用的馈存结构；

图24的电路图表示构成本发明另一实施例的通过门电路；

图25与26的波形图表示模拟图24的通过门电路的出现的波形；

图27是构成本发明再一个实施例的通过门电路的电路图；及

图28是的波形图表示模拟图27的通过门电路时出现的波形。

附图中用同样的标号表示同样的部件。

具体实施方式

图5示出的电平偏移功能要求由构成本发明诸实施例的电平偏移通过门电路来执行，下面作一描述。图5上面的波形图以具有两种逻辑电平的逻辑电平信号的形式表示一典型的输入信号。低逻辑电平V_SS等于或基本上等于零伏，而且如图5下面的波形图所示，该电平不要求变化。然而，上输入电平V_HH是一个例如为2伏级别的较低的“逻辑”高电平，要求将该电平增加到高电平V_DD，例如它可以是15伏，且对应于通过门电路的电源电压。因此，要求该电平偏移通过门电路执行某一通过门电路的功能，同时在供给通过门电路输入端的较低电平逻辑信号与接至通过门电路输出端的后续电路之间实现连接。

图6所示的电平偏移通过门电路包括一通过晶体管M1(图示为N型MOS场效应管，但是P型管同样可用)，其源极接至信号输入端IN，漏极接至信号输出端OUT。M1的漏极还通过负载R接至电源线V_dd。M1的栅极接至控制电路或装置1，其使能输入端EN用于接收使能信号(在实施例中示为“有效高”型，但同样可用有效低型)。在控制装置1与负载R之间还示出了一根控制接线，但有些实施例不设这种接线。

使能输入端EN接收在V_DD(电源线上的电源电压V_dd)与V_SS之间切换的逻辑信号，V_SS为地电位或较低电源线(图6中未示出)的电压。如前所述，信号输入端IN接收在V_SS与远远小于V_DD的上逻辑电平V_HH之间切换的低压逻辑信号。

当供给输入端EN的使能信号处于低逻辑电平时，控制装置1控制电晶体管M1与负载R形成的电路，使M1截止，输出端OUT与输入端IN隔离。此时，输入端IN吴高阻态，而输出端OUT呈预定态，例如可以是逻辑高电平(V_DD)、逻辑低电平(V_SS)或高阻(Z)态。于是可用下面的真值表来概括通过门电路的电路行为：

EN	IN	OUT
			0  (VSS)0  (VSS)1  (VDD)1  (VDD)	0  (VSS)1  (VHH)0  (VSS)1  (VHH)	XY0  (≈VSS)1  (≈VDD)

X＝0(V_SS)，1(V_DD)或Z(高阻态)

当输入端EN的使能信号为高时，控制装置1确保对M1的栅极加一合适的偏压V_bias，这样通过晶体管M1与负载R就工作成一种共栅放大器，用加给输入端IN的信号控制M1的栅-源电压。当对输入端IN加一低逻辑电平V_SS时，栅-源电压V_GS等于偏压V_bias，使M1导通，其漏极将输出端OUT拉低。相反地，当对输入端IN加上较高电平信号V_HH时，栅-源电压V_GS等于V_bias-V_HH，使M1不是微弱地导通就是完全截止，负载R将输出端OUT拉高。

晶体管M1的驱动强度或能力、栅偏压值V_bias和负载R的阻抗，要选成在输出端OUT有很大的电压摆幅。对于不同的输入条件，为使输出端OUT在接近于电源电压V_SS与V_DD的值之间切换，要考虑以下判据：

1.V_bias应大于M1的阈压；

2.V_bias-V_HH应小于M1的阈压；及

3.负载R的阻抗应当很高。

第三判据说明在工作速度与电平偏移度之间存在折衷。对于低电平输入信号，高阻抗负载R确保晶体管M1能将输出端OUT拉到几乎等于输入端V_SS。然而，对于高电平输入V_HH，M1截止，负载R的高阻抗只能较慢地将输出端OUT拉到V_DD。

因此，对许多应用而言，负载R并不具有这样高的阻抗，可接受较小的电平偏移度。对于较低的负载阻抗，由于负载R即便在晶体管M1部分导通时也能将输出端OUT拉到可接受的高压电平，所以无须考虑第二设计判据。

图7的通过门电路与图6的通过门电路为同一类型，但是包括一种在其输入端执行的逻辑“与”功能。图7的门电路与图6的不同之处在于，用另一只N型场效应管Mn形成一附加的通过门电路，其漏与栅极分别接至输出端OUT与晶体管M1的栅极。该门电路的两个输入端IN1与IN2接至M1与Mn的源极。

当通过门电路被使能时，输出端OUT只有在两个输入端IN1与IN2均处于输入逻辑高电平V_HH时才处于高逻辑电平V_DD。若任一个或两个输入端处于逻辑低电平V_SS，则任一个或两个晶体管M1与Mn导通，将输出端OUT拉低。下面真值表说明该电路对不同输入与使能条件的工作状况：

EN

IN1

IN2

OUT

0  (VSS)0  (VSS)0  (VSS)0  (VSS)1  (VDD)1  (VDD)1  (VDD)1  (VDD)

0  (VSS)0  (VSS)1  (VHH)1  (VHH)0  (VSS)0  (VSS)1  (VHH)1  (VHH)

0  (VSS)1  (VHH)0  (VSS)1  (VHH)0  (VSS)1  (VHH)0  (VSS)1  (VHH)

XXXY0  (≈VSS)0  (≈VSS)0  (≈VSS)1  (≈VDD)

X＝0(V_SS)，1(V_DD)或Z(高阻态)

虽然图7仅示出两个输入端IN1与IN2以及两只通过晶体管M1与Mn，但是可以设置任意数量的输入端与晶体管，以便执行具有任意所需输入端数量的“与”功能。

图8的通过门电路表示负载R的一种形式，此时的R由控制装置1控制。该负载包括一P型场效应管M2，其源极接至电源线V_dd，漏极接至输出端OUT。晶体管M2的栅极接至倒相器I1(形成控制装置1的一部分)的输输出端，其输入端接至使能输入端EN。

当供给使能输入端EN的使能信号有效时(V_DD)，倒相器I1的输出将晶体管M2的栅极基本上拉到地电位或较低的电源线电位V_SS，使M2导通并起到电阻性负载的作用。M1的驱动能力必须大于M2的驱动能力，从而在输入信号IN处于低电平时，M1能将输出端OUT拉到低电平。当输入信号处于较高输入逻辑电平V_HH时，M1截止，M2将输出端基本上接到电源线V_dd的电压V_DD。

当使能信号无效时(即处于低逻辑电平V_SS)，倒相器I1的输出将晶体管M2的栅极基本上接到电源线电压V_DD，使M2截止。控制装置也使M1截止，使输出端OUT处于高阻态。

图9示出的通过门电路类型，负载不受控制装置1的控制，此时负载作为接在输出端OUT与电源线V_dd之间的电阻器R1。

当使能信号有效时，晶体管M1在输入端IN的输入信号处于低逻辑电平时将输出端OUT拉到低逻辑电平。当输入信号处于输入高逻辑电平时，晶体管M1截止，负载R1将输出端OUT拉到高逻辑电平V_DD。

当使能信号无效时，晶体管M1截止，且与供给输入端IN的输入信号无关。此时，电阻器R将输出端OUT拉到高逻辑电平，与输入信号无关。

图10表示一例图9的通过门电路，其中将负载电阻R1实施为P型场效应管M2。M2的源与漏极分别接至电源线V_dd与输出端OUT，将其栅极接成接收固定的偏压，在图10的实施例中，该偏压是较低的电源线V_SS或地电位。因此，M2处于其导通态并起到电阻的作用，当通过门电路被禁止时，将输出端OUT拉到逻辑高电平V_DD。

图11与图8所示通过门电路的差别在于设置了一只N型下拉场效应管M8，其漏极接至输出端OUT，源极接至电源线V_SS，栅极接至控制装置1中倒相器I1的输出端。当使能信号有效时，倒相器I1的输出将M8的栅极基本上拉到电源V_SS的电位V_SS，使M8截止不起作用。这样，在此条件下，图11的通过门电路的作用与图8中通过门电路的作用完全相同。

当使能信号无效时，像在图8的通过门电路中一样，晶体管M1与M2均截止。然而，此时倒相器I1的输出将M8的栅极拉到上电源线电位V_DD，使M8导通。这样，当门电路被禁止时，就将输出端OUT拉到地电位V_SS或逻辑低电平。

图12更详细地示出了控制装置1部分，它用于控制通过晶体管M1。控制装置1包括一产生偏压V_bias的偏压发生器。使能输入端EN接成控制开关S2，还被接至倒相器I1′的输入端，而倒相器I1′的输出控制另一开关S1。开关S1与S2接在偏压源V_bias与电源线V_SS之间，而开关S1与S2之间的接线接到通过晶体管M1的栅极。

当使能信号有效时，开关S2闭合，S1断开，将偏压V_bias供给晶体管M1的栅极，如前所述，M1起到其栅放大器的作用。当使能信号无效时，开关S2断开，S1闭合，将M1的栅极接至电源线V_SS。这样，M1的截止与输入端IN的输入信号无关，并使输出端OUT与输入端IN隔离。

图13示出图12通过门电路的一实施例，其中将开关S1与S2构成N型场效应管M7与M13。图13所示通过门电路的工作原理与图12中的一样。

图14示出图13中类型的通过门电路里的一种偏压发生结构。偏压发生器包括一只N型场效应管M3，其源极接至电源线V_SS，栅、漏极经电阻器R2接至电源线V_dd，并形成接至M13漏极的偏压发生器的输出。晶体管M3工作在其饱和导电区，通过M3的漏-源通路的电流I_DS由下式给出：

$I_{\mathrm{DS}}=\frac{{\mathrm{\β}}_n}{2}{(V_{\mathrm{GS}}-V_{\mathrm{Tn}})}^2$

其中βn是晶体管M3的跨导参数(与几何尺寸有关)，V_GS是M3的栅-源电压，

V_Tn是M3的阈压。M3漏极产生的偏压V_bias为：

$V_{\mathrm{bias}}=V_{\mathrm{Tn}}+\frac{\sqrt{1+{2\mathrm{\β}}_n{R}_2(V_{\mathrm{DD}}-V_{\mathrm{Tn}})}-1}{{\mathrm{\β}}_n{R}_2}$

合理的选择晶体管M3的驱动强度和电阻器R2的值，能在阈压Vin(对于R2逼近无限大的值)与电源线电压V_DD(对应于具有零电阻的电阻器R2)之间将偏压V_bias置成任何值。如果M3具有与M1同样的阈压，而且如果电阻器R2的值做得足够大，就能把M1偏置成刚刚高于其阈值，从而满足前述的判据1和2。

图15和图14所示的通过门电路的差别在于，晶体管M3的源极接至倒相器I1′的输出端而不接至电源线V_SS。当使能信号无效时，该结构能保证将M3的源极拉到电源线电压V_DD，从而切换流入偏压发生器的电流，减小通过门电路的功耗。然而，当将倒相器I1′实施成普通的双晶体管CMOS倒相器时，在使能信号有效时将M3的源极经N型晶体管接地。根据倒相器I1′N型晶体管相对于M3的驱动能力和电阻器R2的值，这样就能在使能信号有效时把M3的源极升高到小的正偏值。在优化某些结构的通过门电路时，这种补偿是有益的。

图16的通过门电路通过将N型晶体管M14的源-漏通路接在晶体管M3的源极与电源线V_SS之间，可获得同样的效果。M14的栅极接收偏压，为此接至电源线V_dd。或者，可将M14的栅极接至输入端EN。M14提供一小的偏压，该偏压被加到M3和电阻器R2提供的偏压里，从而提供更高的偏压V_bias，这可以简化电路电路设计和优化。

若将电阻器R2的值做成等于负载R的值，而且晶体管M1与M3具有同样的驱动能力，则M1无法将输出端OUT下拉到小于偏压V_bias的电压。这意味着对于良好的电平偏移而言，偏压V_bias必须很小，但是为了用有源负载装置产生偏压，M1与M3可能不得不比有源负载装置大得多。通过对M3可能不得不比有源负载装置大得多。通过对M3的源极施加由M14产生的小偏压，M1能将输出端OUT下接到低于该偏压V_bias的电压。因此，该结构对通过门电路中的各种器件放宽了要求。

图17的通过门电路是图14所示的那种类型，电阻器R₂实施为P型场效应管M4。M4的栅极接收一偏压，而且为在图17中便于显示，呆将其接至电源线V_SS。此时，M4工作在其线性导通区里，漏-源电流为：

$I_{\mathrm{DS}}={\mathrm{\β}}_p[(V_{\mathrm{GS}}-V_T)V_{\mathrm{DS}}-\frac{V_{\mathrm{DS}}^2}{2}]$

其中β_P是跨导参数(与几何尺寸有关)，V_GS是源-栅电压，V_T是阈压，D_GT是阈压，V_DS是漏-源电压。若M3与M4具有基本上相同的阈压V_T，则在M3的漏极产生的偏压V_bias为：

$V_{\mathrm{bias}}=V_T+\sqrt{V_T^2+\frac{{\mathrm{\β}}_p(V_{\mathrm{DD}}^2-2V_T{V}_{\mathrm{DD}})-{\mathrm{\β}}_n{V}_T^2}{{\mathrm{\β}}_n+{\mathrm{\β}}_p}}$

对于比电源电压V_DD小得多的阈压，上式可简化为：

$V_{\mathrm{bias}}\≈\frac{{\mathrm{\β}}_p}{{\mathrm{\β}}_p+{\mathrm{\β}}_n}{V}_{\mathrm{DD}}$

这样，偏压V_bias的值取决于晶体管M3与M4的驱动能力之比。若这些晶体管具有基本上相同的β值，于是对典型的V_DD与V_T值而言，该偏压趋于大于V_DD/2。另外，M3相对于M4的驱动能力越高，偏压V_bias的值就变得越低，这有利于满足前述规定的判据。

图18与图17的通过门电路的差虽在于省去了晶体管M13，晶体管M4的栅极接至倒相器I1′的输出端，晶体管M7的漏极接至偏压发生器的输出端，即接在M4与M3的漏极之间。当供给使能输入端EN的使能信号有效时，倒相器I1′的输出将M4与M7的栅极拉到较低的电源电位V_SS。M7截止，M4导通，提供偏压发生器负载。这样，可将要求的偏压供给通过晶体管M1的栅极，而对高和低的输入逻辑电平而言，通过门电路起到前述的作用。

当使能信号无效时，倒相器I1′的输出将晶体管M4与M7的栅极拉到上电源线电压V_DD，M4截止，M1与M3的栅极接至下电源线V_SS。这样，偏压发生器被禁止，通过晶体管M1截止。

图19与图18的通过门电路差别在于，晶体管M3的源极接至互补信号输入端INB。当使能信号无效时，晶体管M7将M1的栅极接至下电源线V_SS，于是M1与M3截止，输入端IN与INB隔离而呈现高阻态。

当使能信号有效时，在输入端IN的输入信号处于上输入逻辑电平时，图19的通过门电路与前述一样工作，使输入端INB的互补输入信号处于较低输入逻辑电平(即V_SS)。然而，当输入端IN处于较低输入逻辑电平而输入端INB处于较高输入逻辑电平V_HH时，供给晶体管M1栅极的偏压值均增大V_HH。结果，供给晶体管M1栅极的偏压值的增大V_HH。结果，M1栅一源电压的增大进一步降低一通过门电路输出端OUT的电压。因此，应用互补输入信号和图19所示结构，输出端OUT可提供更大的电压摆动。

如图20所示，通过门电路的输出可用倒相器I2来补充或缓冲，从而在输出端OUTB提供倒相器的输出信号。倒相器I2的输入信号在高于和低于倒相器I2的切换点之间切换。然而，如前所述，考虑到速度，这些逻辑电平可以小于电源电压V_SS与V_DD限定的电压极限。利用直接作为“强制限幅器”的倒相器I2，提供的输出电压电平几乎等于电源电压。倒相器I2可以是普通的双管CMOS倒相器结构。

图21与图20的通过门电路的差别在于，倒相器I2的晶体管M5的源极接至互补输入端INB。实施成普通CMOS倒相器的I2包含N型晶体管M5和P型晶体管M6。

当通过门电路被使能且输入端IN的信号处于输入逻辑高电平时，互补输入端INB基本上处于下电源线电位，包含M5和M6的倒相器按常规方式工作。然而，当供给输入端IN的信号处于较低输入逻辑电平时，互补输入端INB的信号就处于较高输入逻辑电平V_HH，因而减小了M5的栅-源电压，在倒相器输出端OUTB提供更大的电压摆动。

图22与图20的通过门电路的差别在于，另一只倒相器I3的输入与输出端分别接至倒相器I2的输出与输入端。而且，倒相器I3是可控的，由控制装置1控制。因此，倒相器I3起到反馈倒相器的作用，可以被控制装置1的控制装置禁止。

当使能信号有效时，控制装置禁止倒相器I3，使通过门电路起到与图20的通过门电路同样的作用。然而，当使能信号无效时，通过晶体管M1截止，并且把负载R选成使接至倒相器I2输入端的通过门电路的输出端不进入高阻态，如图8的负载结构所示。反馈倒相器I3由控制装置激励，它与倒相器I2共同形成一种锁存机构。因此，这种结构工作时像一个简单的低压采保电路，在使能信号有效时对输入信号采样，在使能信号变成无效时保护该信号。

图23是倒相器I3的一特例，它包括N型晶体管M9与M10及P型晶体管M11与M12，其源-漏通路串接在电源线V_SS与V_dd之间。M10与M11是常规“倒相器晶体管”，M9与M12是控制晶体管，其栅极分别接至控制装置1中倒相器I1′的输出与输入端。当使能信号有效时，M9与M12截止，使M10与M11同电源隔离，倒相器I3被禁止。当使能信号无效时，M9与M12导通，倒相器I3正常工作。

晶体管M9与M10的顺序和M11与M12的顺序可以更改而不影响可控倒相器的工作。而且，成对的晶体管M9、M10和M11、M12可以构成双栅MOSFET。还有，只要包含晶体管M1与负载R的第一电平偏移级比晶体管M10与M11的驱动能力更大，可以省去晶体管M9与M12。

图24的通过门电路包括图11的负载结构、图19的偏压发生器和图21的输出倒相器结构。倒相器I1与I1′均由包含N型晶体管M14与P型晶体管M15的常规CMOS倒相器结构形成的单个倒相器构成。这样，当使能输入端EN的使能信号处于无效或低逻辑电平态V_SS时，电平偏移通过门电路的输出端OUTB就不接至上逻辑电V_DD。

图25和26示出的波形在模拟图24的通过门电路时出现，其中V_HH为2伏，V_DD为15伏，晶体管具有低温多晶硅薄膜晶体管典型的性能，对于方形器件而言，阈压为2伏，βo 1.25μA/V²。晶体管M1与M3比图24中的其余晶体管(均系方形器件)宽3倍。图26的下图示出供给输入端IN与INB的输入信号和供给使能输入端EN的使能信号。输入信号是幅值为2伏的3MHz信号。对晶体管M1～M5得到的瞬态电流I示于图26的上图。

如图25所示，输出端OUT的信号巧妙地切换到倒相器I2输入切换电压IS的任一侧。输入信号被电平偏移到电源线电压V_DD与V_SS的10毫伏内。

图27示出一种有一单端式输入端IN的通过门电路，用于低压数据采样。该通过门电路包括图8的负载结构、图18的偏压发生器(具有图16的偏压发生晶体管结构和组合成双栅晶体管的晶体管M3与M14)，以及图23的输出倒相器结构(成对的晶体管M9、M10和M11、M12实施成双栅晶体管)。图28示出在用与前述同样的参数模拟图37的通过门电路时出现的波形，同时表明，运用性能相对差的多晶硅薄膜晶体管，例如可在扁平矩阵显示器的单片驱动电路中发现，也可获得良好的电平偏移性能。

因此，可以用相对简单的电路提供一种具有高度电平偏移能力和良好性能的电平偏移通过门电路。该通过门电路可被使能或禁止，而且在禁止态中，各信号输入端对连接的任何信号都呈现高阻抗。还有，在被禁止态中，输出端被配置成默认任何期望的条件。

Claims (32)

1.一种电平偏移通过门电路，其特征在于包括：第一电路，包含通过晶体管其和接至信号输入端与信号输出端的负载，通过晶体管的主导电通路接在信号输入端与信号输出端之间；第二电路，它具有一使能输入端并配置成控制第一电路，从而：当供给使能输入端的使能信号有效且对信号输入端提供第一逻辑电平时，通过晶体管在信号输出端提供一电平偏移的逻辑电平；当使能信号有效且对停车输入端提供第二逻辑电平时，通过晶体管在信号输出端提供不偏移的第二逻辑电平；而且，当使能信号无效时，信号输入端置成高阻态，信号输出端置成预定态。

2.如权利要求1所述的门电路，其特征在于，第一逻辑电平的幅值高地第二逻辑电平。

3.如权利要求1所述的门电路，其特征在于，第二逻辑电平的幅值等于零。

4.如权利要求1所述的门电路，其特征在于，第二电路配置成在使能信号无效时切断通过晶体管。

5.如权利要求1所述的门电路，其特征在于，第二电路配置成在使能信号有效时间通过晶体管的控制电极提供一偏压，所述偏压大于通过晶体管的阈压。

6.如权利要求5所述的门电路，其特征在于，偏压与第一逻辑电平之差小于通过晶体管的阈压。

7.如权利要求1所述的门电路，其特征在于，第二电路包括一偏压源，所述偏压源含有接至输出电极的电阻和第一晶体管的控制电极。

8.如权利要求7所述的门电路，其特征在于，第一晶体管有一接地的公共电极。

9.如权利要求7所述的门电路，其特征在于，第一晶体管的公共电极接成在使能信号无效时接收高压电平，以使能信号有效时接收低压电平。

10.如权利要求7所述的门电路，其特征在于，第一晶体管的公共电极接至互补信号输入端。

11.如权利要求8所述的门电，其特征在于，第一晶体管的公共电极通过第二晶体管的主导电通路而连接，而第二晶体管的控制电极配置成接收另一偏

12.如权利要求9所述的门电，其特征在于，第一晶体管的公共电极通过第二晶体管的主导电通路而连接，而第二晶体管的控制电极配置成接收另一偏压。

13.如权利要求10所述的门电，其特征在于，第一晶体管的公共电极通过第二晶体管的主导电通路而连接，而第二晶体管的控制电极配置成接收另一偏压。

14.如权利要求7所述的门电路，其特征在于，电阻包括第三晶体管的主导电通路。

15.如权利要求14所述的门电路，其特征在于，第三晶体管配置成在使能信号无效时截止，而在使能信号有效时导通。

16.如权利要求7所述的门电路，其特征在于，第一晶体管的控制与输出电极均接至通过晶体管的控制电极。

17.如权利要求1所述的门电路，其特征在于，包括第四晶体管，它被配置成在使能信号无效时将通过晶体管的控制电极接地。

18.如权利要求1所述的门电路，其特征在于，包括至少另一个通过晶体管，该通过晶体管中的每一个的主导电通路接在各另一个信号输入端与信号输出端之间。

19.如权利要求1所述的门电路，其特征在于，负载包括一固定的电阻，预定态包括高电平态。

20.如权利要求1所述的门电路，其特征在于，负载包括一个与通过晶体管类型相反的导电型负载晶体管。

21.如权利要求20所述的门电路，其特征在于，通过晶体管具有比负载晶体管更高的驱动能力。

22.如权利要求20所述的门电路，其特征在于，负载晶体管配置成在使能信号无效时截止。

23.如权利要求22所述的门电路，其特征在于，预定态是高阻态。

24.如权利要求22所述的门电路，其特征在于，主导电通路接在信号输出端与地之间的下接晶体管，被配置成在使能信号无效时导通，预定态是低电平态。

25.如权利要求22所述的门电路，其特征在于，负载晶体管配置成接收固定偏压，预定态是高电平态。

26.如权利要求25所述的门电路，其特征在于，负载晶体管的控制电极配置成接收地电位。

27.如权利要求1所述的门电路，其特征在于，信号输出端接至第一倒相器的输入端。

28.如权利要求27所述的门电路，其特征在于，包括第二可控的倒相器，其输入与输出端分别接至第一倒相器的输出与输入端，并被配置成在使能信号无效时使能，在使能信号有效时禁止。

29.一种电平偏移通过门电路，其特征在于包括：第一电路，包含通过晶体管其和接至信号输入端与信号输出端的负载，通过晶体管的主导电通路接在信号输入端与信号输出端之间；第二电路，它具有一使能输入端并配置成控制第一电路，从而：当供给使能输入端的使能信号有效且对信号输入端提供第一逻辑电平时，通过晶体管在信号输出端提供一电平偏移的逻辑电平，当使能信号无效时，信号输入端置成高阻态，信号输出端置成预定态；其中通过晶体管包括一场效应管。

30.如权利要求29所述的门电路，其特征在于该门电路以互补金属氧化物半导体集成电路来实现。

31.一种矩阵显示器的驱动电路，其特征在于，包括一种如权利要求1的门电路。

32.一种矩阵显示器的驱动电路，其特征在于，包括一种如权利要求29的门电路。

Images