CN101151654B - 负载驱动电路 - Google Patents

负载驱动电路 Download PDF

Info

Publication number
CN101151654B
CN101151654B CN2006800106508A CN200680010650A CN101151654B CN 101151654 B CN101151654 B CN 101151654B CN 2006800106508 A CN2006800106508 A CN 2006800106508A CN 200680010650 A CN200680010650 A CN 200680010650A CN 101151654 B CN101151654 B CN 101151654B
Authority
CN
China
Prior art keywords
output
transistor
input end
driving circuits
load driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800106508A
Other languages
English (en)
Other versions
CN101151654A (zh
Inventor
武田浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiji High Tech Co Ltd
Original Assignee
Hiji High Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiji High Tech Co Ltd filed Critical Hiji High Tech Co Ltd
Publication of CN101151654A publication Critical patent/CN101151654A/zh
Application granted granted Critical
Publication of CN101151654B publication Critical patent/CN101151654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Abstract

可以以低成本LSI芯片实现一种呈现令人满意的相位特性的负载驱动电路。包括非线性电阻元件(P2，N3)和开关元件(N2，P3)的串联电路被插入在负载驱动电路的输出端(OUT)与末级放大器(AMP0)的输出元件(P1，N1)的控制输入端(GP1，GN1)之间。非线性电阻元件具有非线性特性，即电阻值随施加的电压增加而减小，随施加的电压减小而增加。开关元件被切换控制为：根据输出元件被设在末级放大器的高电位端还是低电位端，仅仅在输入信号的高电位期间或低电位期间选择性地进入导通状态。

Description

负载驱动电路
技术领域
本发明涉及例如在液晶显示板的源驱动器中构建的、例如当液晶显示板的信号线响应于n比特D/A转换器的多值输出被驱动时被使用的负载驱动电路。
背景技术
在构建于液晶显示板的源驱动器中的、例如当液晶显示板的信号线被驱动时所使用的负载驱动电路中，内置相位补偿器，旨在改进相位特性，防止电路振荡等等(例如，见专利文件1、2和3)。
内置有相位补偿器的这样的负载驱动电路的例子被显示于图12。如图所示，该负载驱动电路包括应当连接负载(未示出)的输出端OUT；应被送给输入信号的输入端IN；末级放大器AMP0，包括用于驱动负载的输出元件(P1和N1)；预放大器(AMP1和AMP2)，用于根据输入信号驱动被包括在末级放大器中的输出元件(P1，N1)；和相位补偿器(上升沿相位补偿器13和下降沿相位补偿器14)，用于改进输入和输出信号波形之间的相位特性，并被构建为使得非倒相形式的输出信号根据加到输入端IN的输入信号出现在输出端。
在本例中，末级放大器AMP0由互补连接的一对输出元件(p沟道型MOS场效应晶体管P1(此后简称为“晶体管P1”)和n沟道型MOS场效应晶体管N1(此后简称为“晶体管N1”))组成。输出元件(晶体管P1和N1)被偏置，使得末级放大器AMP0例如执行甲乙类运行。
预放大器由第一倒相放大器AMP1和第二倒相放大器AMP2组成，其中第一倒相放大器AMP1用来放大在输入端IN与输出端OUT之间的电位差并把该电位差加到末级放大器AMP0的高电位端输出元件(晶体管P1)的控制输入端(栅极端GP1)，第二倒相放大器AMP2用来放大在输入端IN与输出端OUT之间的电位差并把该电位差加到末级放大器AMP0的低电位端输出元件(晶体管N1)的控制输入端(栅极端GN1)。
上升沿相位补偿器13包括被插入在高电位端输出元件(晶体管P1)的控制输入端(栅极端GP1)与输出端OUT之间的由电阻元件R1和电容器C1组成的串联电路。下降沿相位补偿器14包括被插入在低电位端输出元件(晶体管N1)的控制输入端(栅极端GN1)与输出端OUT之间的由电阻元件R2和电容器C2组成的串联电路。
显示负载驱动电路的各个部分的信号波形的波形图被显示于图13。如图所示，当输入端IN的电位从低电位改变到高电位时，第一倒相放大器AMP1降低晶体管P1的栅极端GP1的电位，同时，第二倒相放大器AMP2降低晶体管N1的栅极端GN1的电位，以使输出端OUT的电位和输入端IN的电位变为相同的电位。
于是，因为在栅极与源极之间的电位差增加，所以晶体管P1的驱动能力增强。另一方面，因为在栅极与源极之间的电位差减小，所以晶体管N1的驱动能力下降。
这时，被包括在相位补偿器13中的电容器C1通过因连接到输出端OUT的负载电容器造成的电容分割被瞬时放电。因此，晶体管P1的栅极端GP1的电位只在紧邻输入端IN的上升沿后的一段时间内下降，晶体管P1的初始驱动能力被进一步增强。结果，输出端OUT的电位可以跟随输入端IN的电位瞬时上升，相位特性得到改进。
另一方面，当输入端IN的电位从高电位改变到低电位时，第一倒相放大器AMP1增加晶体管P1的栅极端GP1的电位，同时，第二倒相放大器AMP2增加晶体管N1的栅极端GN1的电位，以使得输出端OUT的电位和输入端IN的电位变为相同的电位。
于是，因为在栅极与源极之间的电位差减小，所以晶体管P1的驱动能力下降。另一方面，因为在栅极与源极之间的电位差增加，所以晶体管N1的驱动能力增强。
这时，被包括在相位补偿器14中的电容器C2通过因连接到输出端OUT的负载电容器造成的电容分割被瞬时充电。因此，晶体管N1的栅极端GN1的电位只在紧邻输入端IN的下降沿的一段时间内增加，晶体管N1的初始驱动能力进一步加强。因此，输出端OUT的电位可以跟随输入端IN的电位瞬时下降，相位特性得到改进。
专利文件1：日本专利待审公开No.6-216662
专利文件2：日本专利待审公开No.7-106871
专利文件3：日本专利待审公开No.11-249625
发明内容
本发明所要解决的技术问题
然而，在传统的负载驱动电路中，由于电容器C1和C2被包括在相位补偿器(13和14)中，有一个问题：当试图以半导体集成电路实现负载驱动电路时，集成度不能有效地提高，因为在芯片上由电容器C1和C2占用的面积是大的，结果，很难降低LSI芯片的价格。
虽然有可能通过采用特殊的工艺减小由电容器C1和C2占用的面积，但不可能降低LSI芯片的价格，因为由于工艺本身的花费而增加成本。
鉴于这些问题，设计了本发明，所以，本发明的目的是提供具有满意的相位特性并且可以以低价格LSI芯片实现的负载驱动电路。
通过参考以下说明书，本领域技术人员将容易理解本发明的其它目的和技术效果。
解决问题的技术手段
为了解决问题，根据本发明的负载驱动电路采用下面描述的结构。
根据本发明的负载驱动电路具有一种基本结构，该基本结构包括：应与负载连接的输出端；应送入输入信号的输入端；末级放大器，包括用于驱动负载的输出元件；预放大器，用于根据输入信号驱动被包括在末级放大器中的输出元件；和相位补偿器，用于改进在输入和输出信号波形之间的相位特性。非倒相形式的输出信号根据加到输入端IN的输入信号出现在输出端。
在上述的基本结构中，相位补偿器是通过把非线性电阻元件与开关元件的串联电路插入在末级放大器的输出元件的控制输入端与负载驱动电路的输出端之间而构成的。非线性电阻元件具有非线性特性，其中当所施加的电压值增加时电阻值减小以及当所施加的电压值减小时电阻值增加。开关元件被切换控制为：根据输出元件是被设在末级放大器的高电位端还是低电位端，仅仅在输入信号的高电位期间或低电位期间选择性地进入导通状态。
根据上述的结构，被设在开关元件的高电位端的开关元件仅仅在输入信号的高电位期间才进入导通状态。另一方面，被设在开关元件的低电位端的开关元件仅仅在输入信号的低电位期间才进入导通状态。
紧接在输入端的电位从低电位改变到高电位后，由于在输入端与输出端之间的电位差是大的，所以非线性电阻元件的电阻值是小的。所以，高电位端输出元件的控制输入端的电位基本上随输出端的电位下降。因此，高电位端输出元件的驱动能力被增强，并且输出端的电位随输入端的电位急剧上升。
当输出端的电位上升时，由于在输入端和输出端之间的电位差减小，非线性电阻元件的电阻值增加。此后，高电位端输出元件的控制输入端的电位取由预放大器的输出控制的数值。
紧接在输入端的电位从高电位改变到低电位后，由于在输入端与输出端之间的电位差是大的，所以非线性电阻元件的电阻值是小的。所以，高电位端输出元件的控制输入端的电位基本上随输出端的电位上升。因此，低电位端输出元件的驱动能力被增强，并且输出端的电位随输入端的电位急剧下降。
当输出端的电位下降时，由于在输入端和输出端之间的电位差减小，非线性电阻元件的电阻值增加。此后，高电位端输出元件的控制输入端的电位取由预放大器的输出控制的数值。
如上所述，根据本发明，输出端的电位很好地随输入端的电位急剧上升或下降。有可能得到在输入与输出波形之间的满意的相位特性。由于电容器没有被包括在相位补偿器中，即使在用半导体集成电路实现相位补偿器时，高密度集成也是可能的，并且有可能以低成本制造LSI芯片。
在实施根据本发明的负载驱动电路时，有可能根据所需的要求采用各种实施方式。
在本发明的一个实施例中，非线性电阻元件可以是具有控制输入端和一对主端的晶体管元件，被电路连接成使得该控制输入端的电位跟随负载驱动电路的输出端的电位。根据这样的结构，有可能结合用于晶体管元件的制造工艺制造非线性电阻元件，并且有可能根据在晶体管的控制输入端与输出端之间的电位差与晶体管的正向阈值电压的比较结果，使得晶体管不单用作电阻元件，而且也用作开关元件。
在本发明的一个实施例中，末级放大器可以由互补连接的一对输出元件组成。串联电路可被分别插入在高电位端输出元件的控制输入端与输出端之间以及在低电位端输出元件的控制输入端与输出端之间。
在本发明的一个实施例中，末级放大器可被构建为将高电位端输出元件和负载元件或者将低电位端输出元件和负载元件串联连接在一对电源端之间，并从它的连接点提取输出信号。串联电路可被插入在高电位端输出元件的控制输入端与输出端之间，或被插入在低电位端输出元件的控制输入端与输出端之间。在这种情形下，负载元件可以是由一个或两个或更多个晶体管元件组成的恒流源。
在本发明的一个实施例中，预放大器可以是倒相放大器，它放大在输入端与输出端之间的电位差并把该电位差加到末级放大器的输出元件。在这种情形下，倒相放大器可以是电流镜型差分放大器，其中一个恒流源被插入到公共电流路径中。
在本发明的一个实施例中，预放大器可以是非倒相缓冲放大器，它放大输入信号，以及上拉电阻元件可被插入在输出元件的控制输入端与电源端之间。在这种情形下，非倒相缓冲器电路可以是三态型的缓冲器电路。上拉电阻元件可以是多晶硅电阻，一个具有控制输入端和一对主端并通过使控制输入端导电连接到该对主端之一而用作电阻元件的晶体管元件，或者可以是由一个或两个或更多个晶体管元件组成的恒流源。
本发明在所有的实施例中还可包括控制输入端和用于根据加到该控制输入端的控制输入信号使能/禁用预放大器和/或相位补偿器的运行的电路。
本发明的有利技术效果
根据本发明的负载驱动电路，输出端的电位随输入端急剧上升或下降，有可能得到在输入与输出波形之间的满意的相位特性。由于在相位补偿器中不包括电容器，即使在用半导体集成电路实现相位补偿器时，高密度集成度也是可能的，并且有可能以低成本制造LSI芯片。
附图说明
图1是具有相位补偿功能的负载驱动电路(第一实施例)的图；
图2是显示负载驱动电路(第一实施例)的各个部分的信号波形的波形图；
图3是在轻负载(15pF)下相位补偿功能的比较性仿真波形图；
图4是在重负载(150pF)下相位补偿功能的比较性仿真波形图；
图5是具有相位补偿功能的负载驱动电路(第二实施例)的图；
图6是具有相位补偿功能的负载驱动电路(第三实施例)的图；
图7是具有相位补偿功能的负载驱动电路(第四实施例)的图；
图8是具有相位补偿功能的负载驱动电路(第五实施例)的图；
图9是具有相位补偿功能的负载驱动电路(第六实施例)的图；
图10是具有相位补偿功能的负载驱动电路(第七实施例)的图；
图11是具有相位补偿功能的负载驱动电路(第八实施例)的图；
图12是具有相位补偿功能的负载驱动电路(传统的例子)的图；
图13是显示负载驱动电路(传统的例子)的各个部分的信号波形的波形图。
符号说明
AMP0末级放大器
P1P沟道型MOS场效应晶体管(输出元件)
N1N沟道型MOS场效应晶体管(输出元件)
1，3，5，7，9，11，13上升沿相位补偿器
2，4，6.8，10，12，14下降沿相位补偿器
OUT输出端
IN输入端
GP1栅极端(输出元件的控制输入端)
GN1栅极端(输出元件的控制输入端)
AMP1第一倒相放大器
AMP2第二倒相放大器
AMP3电流镜型倒相差分放大器
AMP4电流镜型倒相差分放大器
CNT控制输入端
BFR1非倒相缓冲放大器
BFR2非倒相缓冲放大器(具有使能端)
具体实施方式
此后参照附图详细地说明根据本发明的负载驱动电路的优选实施例。
根据本发明的负载驱动电路(第一实施例)的图显示于图1。如图所示，这个负载驱动电路包括：应连接负载(未示出)的输出端OUT；应送入例如多值形式的输入信号的输入端IN；末级放大器AMP0，包括用于驱动负载的输出元件(p沟道型MOS场效应晶体管P1(此后简称为“晶体管P1”)和n沟道型MOS场效应晶体管N1(此后简称为“晶体管N1”))；预放大器(AMP1和AMP2)，用于根据输入信号驱动被包括在末级放大器AMP0中的输出元件(晶体管P1和晶体管N1)；和相位补偿器(上升沿相位补偿器1和下降沿相位补偿器2)，用于改进输入和输出信号波形之间的相位特性，所述负载驱动电路被构建为使得非倒相形式的输出信号根据加到输入端IN的输入信号而出现。
在本例中，末级放大器AMP0由互补连接的一对输出元件(晶体管P1和晶体管N1)组成。输出元件(晶体管P1和N1)被偏置成使得末级放大器AMP0执行甲乙类运行。
预放大器由第一倒相放大器AMP1和第二倒相放大器AMP2组成，第一倒相放大器AMP1用来放大在输入端IN与输出端OUT之间的电位差并把该电位差加到末级放大器AMP0的高电位端输出元件(晶体管P1)的控制输入端(栅极端GP1)，第二倒相放大器AMP2用来放大在输入端IN与输出端OUT之间的电位差并把该电位差加到末级放大器AMP0的低电位端输出元件(晶体管N1)的控制输入端(栅极端GN1)。
上升沿相位补偿器1包括被插入在高电位端输出元件(晶体管P1)的控制输入端(栅极端GP1)与输出端OUT之间的、由用作非线性电阻元件的p沟道型MOS场效应晶体管P2(此后简称为“晶体管P2”)和用作开关元件的n沟道型MOS场效应晶体管N2(此后简称为“晶体管N2”)组成的串联电路。
更具体地，晶体管P2的源极端被连接到晶体管P1的栅极端GP1，晶体管P2的栅极端通过晶体管P1的漏极端DP1被连接到输出端OUT，以及晶体管P2的漏极端经由具有开关功能的晶体管N2被连接到输出端OUT。
所以，晶体管P2的导通电阻在开关元件(N2)导通状态下根据在晶体管P1的栅极端GP1与输出端OUT之间的电位差，即晶体管P2的源漏极电压(施加的电压)改变，由此实现非线性电阻元件的功能。
另一方面，用作开关元件的晶体管N2的栅极端被连接到输入端IN，它的源极端被连接到输出端OUT。所以，晶体管N2仅仅在输入端IN的电位比输出端OUT的电位高出等于或大于晶体管N2的输入阈值电压Vth的电位的期间才选择性地导通，由此实现用于整流的开关功能。
下降沿相位补偿器2包括被插入在低电位端输出元件(晶体管N1)的控制输入端(GN1)与输出端OUT之间的、由用作非线性电阻元件的n沟道型MOS场效应晶体管N3(此后简称为“晶体管N3”)和用作开关元件的p沟道型MOS场效应晶体管P3(此后简称为“晶体管P3”)组成的串联电路。
更具体地，晶体管N3的源极端被连接到晶体管N1的栅极端GN1，晶体管N3的栅极端通过晶体管N1的漏极端DN1被连接到输出端OUT，晶体管N3的漏极端经由具有开关功能的晶体管P3被连接到输出端OUT。
所以，晶体管P3的导通电阻值在开关元件(P3)导通状态下根据在晶体管N1的栅极端GN1与输出端OUT之间的电位差，即晶体管N3的源漏极电压(施加的电压)改变，由此实现非线性电阻元件的功能。
另一方面，用作开关元件的晶体管P3的栅极端被连接到输入端IN。所以，晶体管P3仅仅在输入端IN的电位比输出端OUT的电位低到等于或大于晶体管N2的输入阈值电压Vth的电位的期间才选择性地导通，由此实现用于整流的开关功能。
显示负载驱动电路的各个部分的信号波形的波形图(第一实施例)显示于图2。如图所示，当输入端IN的电位从低电位改变到高电位时，第一倒相放大器AMP1试图降低设在高电位端的晶体管P1的栅极端GP1的电位，并提高晶体管P1的驱动能力，第二倒相放大器AMP2试图降低晶体管N1的栅极端GN1的电位并使晶体管N1的驱动能力下降，以使输出端OUT的电位变为与输入端IN的电位相同。
这时，因为输入端IN的电位是高电位，所以被包括在上升沿相位补偿器1中的、具有开关功能的晶体管N2是导通的。具有可变电阻功能的晶体管P2显示为导通状态和低电阻值(低导通电阻状态)，因为输出端OUT的电位仍旧是低电位。所以，相位补偿器1变为工作状态，动态地降低晶体管P1的栅极端GP1的电位，从而显著增强晶体管P1的驱动能力。结果，输出端OUT的电位可以随输入端IN的电位急剧上升。
当输出端OUT的电位从低电位改变到高电位时，晶体管P2的导通电阻值逐渐增加，以控制晶体管P1的栅极端GP1的电位和调节驱动能力。
当输出端OUT的电位高于被晶体管N2的导通阈值电压Vth降低的输入端IN的电位时，晶体管N2从导通状态切换到截止状态。
此后，晶体管P1的栅极端GP1的电位控制被切换到由第一倒相放大器AMP1控制，输出端OUT的电位被控制为与输入端IN的电位相同。
在上述的输入信号的上升操作期间，输出端OUT的电位没有变为比输入端IN的电位高出晶体管P3的输入阈值电压Vth。因此，晶体管P3保持为截止状态，下降沿相位补偿器2保持为禁用状态。
另一方面，如图2所示，当输入端IN的电位从高电位改变到低电位时，第一倒相放大器AMP1试图提升晶体管P1的栅极端GP1的电位和降低晶体管P1的驱动能力，第二倒相放大器AMP2试图提升晶体管N1的栅极端GN1的电位和提高晶体管N1的驱动能力，以使输出端OUT的电位变为与输入端IN的电位相同。
这时，因为输入端IN的电位是低电位，所以被包括在下降沿相位补偿器2中的、具有开关功能的晶体管P3是导通的。因为输出端OUT的电位仍旧是低电位，所以具有可变电阻功能的晶体管N3显示为导通状态和低电阻值(低导通电阻状态)。因此，下降沿相位补偿器2变为工作状态，动态地提升晶体管N1的栅极端GN1的电位，由此显著增强晶体管N1的驱动能力。结果，输出端OUT的电位可以很好地随输入端IN的电位急剧上升。
当输出端OUT的电位从低电位改变到高电位时，晶体管N3的导通电阻值逐渐增加，以控制晶体管N1的栅极端GN1的电位和调节驱动能力。
当输出端OUT的电位低于被晶体管P3的导通阈值电压Vth提升的输入端IN的电位时，晶体管P3从导通状态切换到截止状态。
此后，晶体管N1的栅极端GN1的电位控制被切换到由第二倒相放大器AMP2控制，输出端OUT的电位被控制为与输入端IN的电位相同。
在上述的输入信号的上升运行期间，输出端OUT的电位没有变为比输入端IN的电位低晶体管N2的输入阈值电压Vth。因此，晶体管N2保持为截止状态，上升沿相位补偿器1保持为禁用状态。
下面比较和说明本发明的负载驱动电路中的相位补偿器的性能与传统的负载驱动电路中的相位补偿器的性能。在图3中示出了显示在负载电容量是轻负载(15pF)时传统的相位补偿器与本发明相位补偿器的比较仿真结果的图。在负载电容量是重负载(150pF)时传统的相位补偿器与本发明相位补偿器的比较仿真结果显示于图4。
正如从图上看到的，可以看到，在轻负载(15pF)和重负载(150pF)时的仿真结果中，与传统的相位补偿器相比较，在本发明的相位补偿器中，输出端变化相对于输入端变化的延时较短，相位余量较大。
关于这两个电路的芯片的占用面积，虽然在本仿真中所使用的传统的相位补偿器的电容器C1和C2的电容值是2pF并且这个电容值在布局面积上表示为约4000μm2，但本发明的相位补偿器的布局面积是约为50μm2。已经确认，本发明的相位补偿器的芯片的占用面积可以减小到等于或小于传统的相位补偿器的芯片的占用面积的1/80。
这样，在根据第一实施例的负载驱动电路中，除了与传统的负载驱动电路相比具有高相位余量以外，不使用具有大的片上占用面积的电容器作为相位补偿器。因此，与在负载补偿器中包括电容的传统负载驱动电路相比较，有可能实现高的集成度，并且有可能以低成本制造这种类型的LSI芯片。
通过在保持相位补偿器的基本结构的同时改变相位补偿器的外围电路的结构，可以通过各种实施方式实现本发明的负载驱动电路。
具有相位补偿功能的负载驱动电路的另一个实施例(第二实施例)显示于图5。在这个实施例中，末级放大器和预放大器被改变。
在这个实施例中，末级放大器AMP0通过把在高电位端的晶体管P1和在低电位端的恒流源I0串联连接在一对电源端VDD与GND之间并把它们的连接点引出到输出端OUT而构成。恒流源I0由一个或两个或更多个晶体管元件组成。预放大器AMP3由电流镜型差分放大器组成，其中一个恒流源被插入在低电位端的公共电流路径中。相位补偿器1通过把用作非线性电阻元件的晶体管P2和用作开关元件的晶体管N2的串联电路插入在末级放大器AMP0的高电位端的晶体管P1的栅极端GP1与末级放大器AMP0的输出端之间而构成。
具有相位补偿功能的负载驱动电路的再一个实施例(第三实施例)显示于图6。在这个实施例中，象上述实施例一样，末级放大器和预放大器被改变。
在这个实施例中，末级放大器AMP0通过把在高电位端的恒流源I0和在低电位端的晶体管N1串联连接在一对电源端VDD与GND之间并把它们的连接点引出到输出端OUT而构成。恒流源I0由一个或两个或更多个晶体管元件组成。
预放大器AMP4由电流镜型差分放大器组成，其中一个恒流源被插入在高电位端的公共电流路径中。
相位补偿器2通过把用作非线性电阻元件的晶体管P3和用作开关元件的晶体管N3的串联电路插入在末级放大器AMP0的低电位端的晶体管N1的栅极端GN1与末级放大器AMP0的输出端OUT之间而构成。
具有相位补偿功能的负载驱动电路的又一个实施例(第四实施例)显示于图7。在这个实施例中，相位补偿器和预放大器被改变。
关于上升沿相位补偿器3，用作开关元件的p沟道型MOS场效应晶体管P4(此后简称为“晶体管P4”)被连接在用作非线性电阻元件的晶体管P2与电源端VDD之间。
用作开关元件的n沟道型MOS场效应晶体管N5(此后简称为“晶体管N5”)被连接在用作非线性电阻元件的晶体管P2与用作开关元件的晶体管N2之间。
作为第一倒相放大器AMP1，采用具有使能端的放大器。
晶体管P4的栅极端、晶体管N5的栅极端和第一倒相放大器AMP1的使能端中的每一个都经由倒相器NOT被连接到控制输入端CNT。
另一方面，关于下降沿相位补偿器4，用作开关元件的n沟道型MOS场效应晶体管N4(此后简称为“晶体管N4”)被连接在用作非线性电阻元件的晶体管N3与接地端GND之间。
用作开关元件的p沟道型MOS场效应晶体管P5(此后简称为“晶体管P5”)被连接在用作非线性电阻元件的晶体管N3与用作开关元件的晶体管P3之间。
作为第二倒相放大器AMP2，采用具有使能端的放大器。
晶体管N4的栅极端、晶体管P5的栅极端和第二倒相放大器AMP2的使能端中的每一个都经由倒相器NOT被连接到控制输入端CNT。
因此，当高电位(“H”)被输送到控制输入端CNT时，晶体管P4和N4变为导通状态，晶体管N5和P5变为截止状态，组成末级放大器AMP0的晶体管P1和N1截止，由此，电路的输出端OUT的电位变为高阻态。另一方面，当低电位(“L”)被输送到控制输入端CNT时，晶体管P4和N4变为截止状态，晶体管N5和P5变为导通状态，电路的输出端的电位根据输入端IN的电位而定。结果，这个负载驱动电路被形成为三态输出型的负载驱动电路。
具有相位补偿功能的负载驱动电路的另外一个实施例(第五实施例)显示于图8。在这个实施例中，相位补偿器和预放大器被改变。
关于在高电位端的相位补偿器5，用作上拉电阻的p沟道型MOS场效应晶体管P6(此后简称为“晶体管P6”)被连接在晶体管P1的栅极端GP1与电源端VDD之间。关于在低电位端的相位补偿器6，用作下拉电阻的n沟道型MOS场效应晶体管N6(此后简称为“晶体管N6”)被连接在晶体管N1的栅极端GN1与接地端GND之间。另一方面，作为预放大器，采用非倒相缓冲放大器BFR1。
因此，当输入端IN的电位从低电位改变到高电位时，晶体管N2导通，由此，晶体管P1的栅极端GP1的电位从电源电位VDD突然下降，增强了晶体管P1的驱动能力。另一方面，当输入端IN的电位从高电位改变到低电位时，晶体管P3导通，由此，晶体管N1的栅极端GN1的电位从地电位GDD突然上升，增强了晶体管N1的驱动能力。
具有相位补偿功能的负载驱动电路的再一个实施例(第六实施例)显示于图9。这个第六实施例与第五实施例的结构相同，除了上拉电阻由多晶硅电阻元件R3实现并且下拉电阻由多晶硅电阻元件R4实现以外。
具有相位补偿功能的负载驱动电路的再一个实施例(第七实施例)显示于图10。这个第七实施例与第五实施例的结构相同，除了关于上升沿相位补偿器9，上拉电阻由恒流源I1实现，以及关于下降沿相位补偿器10，下拉电阻由恒流源I2实现以外。
具有相位补偿功能的负载驱动电路的再一个实施例(第八实施例)显示于图11。在这个实施例中，相位补偿器和预放大器被改变。
关于上升沿相位补偿器11，用作开关元件的n沟道型MOS场效应晶体管N7(此后简称为“晶体管N7”)被连接在具有开关功能的晶体管N2与输出端OUT之间。关于下降沿相位补偿器12，用作开关元件的p沟道型MOS场效应晶体管P7(此后简称为“晶体管P7”)被连接在具有开关功能的晶体管P3与输出端OUT之间。作为预放大器，采用具有使能端的非倒相缓冲放大器BFR2。
晶体管N7的栅极端和缓冲放大器BFR2的使能端被连接到控制输入端CNT，而晶体管P7的栅极端经由倒相器NOT被连接到控制输入端CNT。
因此，在控制输入端CNT的电位是低(“L”)的状态下，晶体管N7和P7都变为截止状态。因此，被包括在末级放大器AMP0中的这对晶体管P1和N1变为截止状态，缓冲放大器BFR2被禁用，以及输出端OUT变为高阻态。
另一方面，在控制输入端CNT的电位是高(“H”)的状态下，缓冲放大器BFR2被使能，这对晶体管N2和P3之一导通。因此，由于输出端OUT的电位依赖于输入端IN的电位，所以该负载驱动电路被形成为三态输出型的负载驱动电路。
根据上述的实施例，提供了具有可变电阻功能的元件(P2和P3)和能够执行电压控制的整流元件(N2和P3)来取代电阻(R1和R2)和电容器(C1和C2)。整流元件(N2和P3)执行用于控制相位补偿器的导通和截止的动作，具有可变电阻功能的元件(P2和P3)动态地控制输出MOS晶体管(P1和N1)的栅极电压并控制输出MOS晶体管的驱动能力。因此，有可能大大减小由相位补偿器占用的面积并以低成本实现相对于很大范围的负载具有较小相移的高性能输出特性的电路。
换句话说，根据本发明，有可能使用低廉的处理工艺，用简单的结构并且不需要具有高电容的特殊工艺，减小集成电路的芯片面积，并且有可能以低成本提供相对于很大范围的负载具有较小相移的高性能电路。具体地，在本发明中，有可能大大减小集成电路的芯片面积，而不用使用电容器，并且有可能提供低成本的集成电路。由于使用了可以动态地控制输出MOS晶体管的栅极电压的元件，而不用电容器，输出晶体管具有能够对付很大范围的负载的能力，并且有可能执行相位补偿而不引起振荡。而且，当试图得到相同的性能时，有可能不单大大减少相位补偿器，而且也大大减少输出晶体管，并且有可能减小芯片面积。
工业可应用性
根据本发明的负载驱动电路，输出端的电位很好地随输入端的电位急剧上升或下降，并且有可能得到在输入和输出波形之间的满意的相位特性。而且，由于在相位补偿器中没有包括电容器，即使相位补偿器以半导体集成电路实现时，高密度集成是可能的，并且有可能以低成本制造LSI芯片。

Claims (13)

1.一种负载驱动电路，包括：
应与负载连接的输出端；
应送入输入信号的输入端；
末级放大器，包括用于驱动所述负载的输出元件；
预放大器，用于根据所述输入信号驱动被包括在所述末级放大器中的输出元件；以及
相位补偿器，用于改进在输入和输出信号波形之间的相位特性，
非倒相形式的输出信号根据送入所述输入端的输入信号出现在所述输出端，
其特征在于：
所述相位补偿器是通过将由非线性电阻元件和开关元件组成的串联电路插入在所述末级放大器的输出元件的控制输入端与所述负载驱动电路的输出端之间而构成的，
所述非线性电阻元件具有非线性特性，即电阻值随所施加的电压值的增加而减小，并且电阻值随所施加的电压值减小而增加，以及
所述开关元件根据所述输出元件被设置在所述末级放大器的高电位端还是低电位端，被切换控制成仅仅在所述输入信号的高电位期间或低电位期间选择性地进入导通状态。
2.根据权利要求1的负载驱动电路，其特征在于：非线性电阻元件是具有控制输入端和一对主端的晶体管元件，它被电路连接成使得该控制输入端的电位跟随所述负载驱动电路的输出端的电位。
3.根据权利要求1或2的负载驱动电路，其特征在于：所述末级放大器由互补连接的一对输出元件组成，所述串联电路被分别插入在高电位端输出元件的控制输入端与所述输出端之间以及低电位端输出元件的控制输入端与所述输出端之间。
4.根据权利要求1或2的负载驱动电路，其特征在于：所述末级放大器被构建成使高电位端输出元件和负载元件或者使低电位端输出元件和负载元件串联连接在一对电源端之间，并从高电位端输出元件和负载元件的连接点或者低电位端输出元件和负载元件的连接点提取输出信号，以及所述串联电路被插入在所述高电位端输出元件的控制输入端与所述输出端之间，或者被插入在所述低电位端输出元件的控制输入端与所述输出端之间。
5.根据权利要求4的负载驱动电路，其特征在于：所述负载元件是由一个或两个或更多个晶体管元件组成的恒流源。
6.根据权利要求1、2或5的任一项的负载驱动电路，其特征在于：所述预放大器是倒相放大器，它放大在输入端与输出端之间的电位差并把该预放大器的输出加到末级放大器的输出元件。
7.根据权利要求6的负载驱动电路，其特征在于：所述倒相放大器是电流镜型的差分放大器，其中恒流源被插入到公共电流路径中。
8.根据权利要求1的负载驱动电路，其特征在于：所述预放大器是放大输入信号的非倒相缓冲电路，以及上拉电阻元件被插入在输出元件的控制输入端与电源端之间。
9.根据权利要求8的负载驱动电路，其特征在于：所述非倒相缓冲电路是三态型缓冲电路，它可以取高电位输出态、低电位输出态和高阻态。
10.根据权利要求8的负载驱动电路，其特征在于：所述上拉电阻元件是多晶硅电阻。
11.根据权利要求8的负载驱动电路，其特征在于：所述上拉电阻元件是具有控制输入端和一对主端的晶体管元件，所述上拉电阻元件通过使控制输入端导电连接到一对主端之一而用作电阻元件。
12.根据权利要求8的负载驱动电路，其特征在于：所述上拉电阻元件是由一个或两个或更多个晶体管元件组成的恒流源。
13.根据权利要求1-2，5，7，9，10-12的任一项的负载驱动电路，其特征在于：还包括一个控制输入端和用于根据加到该控制输入端的控制输入信号使能/禁用所述预放大器和/或所述相位补偿器的运行的电路。
CN2006800106508A 2005-03-29 2006-03-07 负载驱动电路 Active CN101151654B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP095362/2005 2005-03-29
JP2005095362A JP4579027B2 (ja) 2005-03-29 2005-03-29 負荷駆動回路
PCT/JP2006/304393 WO2006103889A1 (ja) 2005-03-29 2006-03-07 負荷駆動回路

Publications (2)

Publication Number Publication Date
CN101151654A CN101151654A (zh) 2008-03-26
CN101151654B true CN101151654B (zh) 2010-04-07

Family

ID=37053155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800106508A Active CN101151654B (zh) 2005-03-29 2006-03-07 负载驱动电路

Country Status (4)

Country Link
US (1) US7746126B2 (zh)
JP (1) JP4579027B2 (zh)
CN (1) CN101151654B (zh)
WO (1) WO2006103889A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397401B2 (ja) * 2007-03-28 2010-01-13 Ｏｋｉセミコンダクタ株式会社 オペアンプ及びそれが用いられる液晶表示装置の駆動回路
RU2454791C1 (ru) 2008-08-11 2012-06-27 Шарп Кабусики Кайся Схема возбуждения емкостной нагрузки и устройство отображения, включающее в себя ее
US7924066B2 (en) * 2009-03-25 2011-04-12 Fairchild Semiconductor Corporation Low speed, load independent, slew rate controlled output buffer with no DC power consumption
JP5457220B2 (ja) 2010-02-18 2014-04-02 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
TWI477078B (zh) * 2012-10-17 2015-03-11 Ind Tech Res Inst 電容性負載驅動電路以及脈衝激發裝置
DE102014119479B4 (de) * 2014-12-23 2023-11-16 Intel Corporation Ein Push-Pull-Treiber, ein Sender, ein Empfänger, ein Sendeempfänger, eine integrierte Schaltung, ein Verfahren zum Erzeugen eines Signals an einem Ausgang
JP6719233B2 (ja) * 2016-03-07 2020-07-08 エイブリック株式会社 出力回路
JP6195393B1 (ja) 2016-03-23 2017-09-13 ウィンボンド エレクトロニクス コーポレーション 出力回路
CN110212880B (zh) * 2019-07-04 2024-03-22 深圳贝特莱电子科技股份有限公司 一种电荷放大器电路及其时序控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200510C (zh) * 2000-12-28 2005-05-04 日本电气株式会社 反馈型放大电路及驱动电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5628041B2 (zh) * 1972-10-07 1981-06-29
JPS6035290Y2 (ja) * 1979-07-24 1985-10-21 ヤマハ株式会社 フイードフオワード同相アンプ
JPS6038203B2 (ja) 1979-07-25 1985-08-30 三菱重工業株式会社 トツプキヤツプのクランプ装置
JPH0652864B2 (ja) * 1987-11-17 1994-07-06 日本電気株式会社 出力回路
JP2912512B2 (ja) * 1992-12-07 1999-06-28 旭化成マイクロシステム株式会社 増幅器の位相補償回路
JPH07106871A (ja) * 1993-10-07 1995-04-21 Kanebo Ltd 演算増幅回路
JPH08288825A (ja) * 1995-04-17 1996-11-01 Oki Electric Ind Co Ltd 出力回路
JP2990082B2 (ja) * 1996-12-26 1999-12-13 日本電気アイシーマイコンシステム株式会社 液晶駆動回路及びその制御方法
JPH11249625A (ja) * 1998-03-04 1999-09-17 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP3228411B2 (ja) * 1998-03-16 2001-11-12 日本電気株式会社 液晶表示装置の駆動回路
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
JP2001285050A (ja) * 2000-03-30 2001-10-12 Mitsubishi Electric Corp 出力バッファ回路
JP4331550B2 (ja) * 2003-08-27 2009-09-16 パナソニック株式会社 位相補償回路
TWI241064B (en) * 2005-01-13 2005-10-01 Denmos Technology Inc Push-pull buffer amplifier and source driver
US7495483B2 (en) * 2005-06-30 2009-02-24 Stmicroelectronics Pvt. Ltd. Input buffer for CMOS integrated circuits
TWI291806B (en) * 2005-12-19 2007-12-21 Denmos Technology Inc Buffer for source driver
JP4921106B2 (ja) * 2006-10-20 2012-04-25 キヤノン株式会社 バッファ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200510C (zh) * 2000-12-28 2005-05-04 日本电气株式会社 反馈型放大电路及驱动电路

Also Published As

Publication number Publication date
US7746126B2 (en) 2010-06-29
JP2006279512A (ja) 2006-10-12
US20090212828A1 (en) 2009-08-27
WO2006103889A1 (ja) 2006-10-05
JP4579027B2 (ja) 2010-11-10
CN101151654A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
CN101151654B (zh) 负载驱动电路
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
US8098090B2 (en) Open-drain output buffer for single-voltage-supply CMOS
US9030248B2 (en) Level shifter with output spike reduction
US6404230B1 (en) Level-shifting pass gate
EP0562776B1 (en) Driver circuit for sinking current to two supply voltages
JP3953492B2 (ja) 出力バッファ回路
US7705638B2 (en) Switching control circuit with reduced dead time
JP2006311201A (ja) バッファ回路
US6225838B1 (en) Integrated circuit buffers having reduced power consumption requirements
CN107346969B (zh) 总线驱动器/线路驱动器
JP3636848B2 (ja) Ｃｍｏｓヒステリシス回路
CN101552598B (zh) 切换式功率晶体管的栅极驱动电路
JP4085512B2 (ja) ハイサイドスイッチ回路
US20100045358A1 (en) Level shift circuit
JP4945215B2 (ja) 半導体スイッチ集積回路
CN110266188B (zh) 输入输出前级驱动电路
JP4868380B2 (ja) 可変容量回路及びこれを備える集積回路
JP4899449B2 (ja) デジタル可変容量回路
US6798267B1 (en) Buffer circuit with programmable switching thresholds
JP2008219664A (ja) スイッチング回路
CN101727955A (zh) 电路、控制方法及对于休眠模式和运行模式的电路应用
JP2004350058A (ja) 電源スイッチ回路
JP4780302B2 (ja) 高周波スイッチ回路
JP4141262B2 (ja) 差動増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant