JP4899449B2 - デジタル可変容量回路 - Google Patents
デジタル可変容量回路 Download PDFInfo
- Publication number
- JP4899449B2 JP4899449B2 JP2005341676A JP2005341676A JP4899449B2 JP 4899449 B2 JP4899449 B2 JP 4899449B2 JP 2005341676 A JP2005341676 A JP 2005341676A JP 2005341676 A JP2005341676 A JP 2005341676A JP 4899449 B2 JP4899449 B2 JP 4899449B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- gate terminal
- potential
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
S1,S2,...Sn スイッチ用MOSトランジスタ
V1,V2,...Vn 制御端子
P1,P2,P3 PチャネルMOSトランジスタ
N1,N2,N3 NチャネルMOSトランジスタ
Claims (6)
- 少なくとも一つの容量セルと、前記容量セルのそれぞれに接地側に直列接続されたスイッチ用MOSトランジスタとを含み、前記スイッチ用MOSトランジスタのゲート端子には、ハイレベルの電位を与える第1のPチャネルMOSトランジスタとローレベルの電位を与える第1のNチャネルMOSトランジスタが接続されたデジタル可変容量回路において、前記第1のNチャネルMOSトランジスタと直列に第1の可変抵抗素子が接続されており、前記ゲート端子がローレベルの電位となったときに、前記第1の可変抵抗素子の抵抗値が増大することを特徴とするデジタル可変容量回路。
- 前記第1の可変抵抗素子として、第2のNチャネルMOSトランジスタを設け、前記スイッチ用MOSトランジスタのゲート端子がローレベルの電位となったときに、前記第2のNチャネルMOSトランジスタのゲート−ソース端子間には、該MOSトランジスタの閾値電圧に概略等しい電圧が与えられることを特徴とする請求項1記載のデジタル可変容量回路。
- 前記第1の可変抵抗素子として、第2のNチャネルMOSトランジスタを設け、前記第2のNチャネルMOSトランジスタのゲート端子と電源電位との間には第3のNチャネルMOSトランジスタが接続され、前記第2のNチャネルMOSトランジスタのゲート端子と接地電位との間には第3のPチャネルMOSトランジスタが接続され、前記第3のNチャネルMOSトランジスタのゲート端子と、前記第3のPチャネルMOSトランジスタのゲート端子は、前記スイッチ用MOSトランジスタのゲート端子と接続されていることを特徴とする請求項1記載のデジタル可変容量回路。
- 少なくとも一つの容量セルと、前記容量セルのそれぞれに前記容量に対し接地側と反対の電極側に直列接続されたスイッチ用MOSトランジスタとを含み、前記スイッチ用MOSトランジスタのゲート端子には、ハイレベルの電位を与える第1のPチャネルMOSトランジスタとローレベルの電位を与える第1のNチャネルMOSトランジスタが接続されたデジタル可変容量回路において、前記第1のPチャネルMOSトランジスタと直列に第2の可変抵抗素子が接続されており、前記ゲート端子がハイレベルの電位となったときに、前記第2の可変抵抗素子の抵抗値が増大することを特徴とするデジタル可変容量回路。
- 前記第2の可変抵抗素子として、第2のPチャネルMOSトランジスタを設け、前記スイッチ用MOSトランジスタのゲート端子がハイレベルの電位となったときに、前記第2のPチャネルMOSトランジスタのゲート−ソース端子間には、該MOSトランジスタの閾値電圧に概略等しい電圧が与えられることを特徴とする請求項4記載のデジタル可変容量回路。
- 前記第2の可変抵抗素子として、第2のPチャネルMOSトランジスタを設け、前記第
2のPチャネルMOSトランジスタのゲート端子と電源電位との間には第3のNチャネル
MOSトランジスタが接続され、前記第2のNチャネルMOSトランジスタのゲート端子
と接地電位との間には第3のPチャネルMOSトランジスタが接続され、前記第3のNチ
ャネルMOSトランジスタのゲート端子と、前記第3のPチャネルMOSトランジスタの
ゲート端子は、前記スイッチ用MOSトランジスタのゲート端子と接続されていることを
特徴とする請求項4記載のデジタル可変容量回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341676A JP4899449B2 (ja) | 2005-11-28 | 2005-11-28 | デジタル可変容量回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341676A JP4899449B2 (ja) | 2005-11-28 | 2005-11-28 | デジタル可変容量回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149925A JP2007149925A (ja) | 2007-06-14 |
JP4899449B2 true JP4899449B2 (ja) | 2012-03-21 |
Family
ID=38210972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005341676A Active JP4899449B2 (ja) | 2005-11-28 | 2005-11-28 | デジタル可変容量回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899449B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004785A (ja) * | 2010-06-16 | 2012-01-05 | Toshiba Corp | 発振回路及び電子機器 |
JP6595844B2 (ja) | 2015-08-26 | 2019-10-23 | ルネサスエレクトロニクス株式会社 | デジタル可変容量回路、共振回路、増幅回路、及び送信機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61111003A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 電圧制御発振器 |
JPS62200804A (ja) * | 1986-02-27 | 1987-09-04 | Ricoh Co Ltd | プログラム可能なアナログ量素子をもつ半導体集積回路装置 |
JPH06112780A (ja) * | 1992-09-29 | 1994-04-22 | Fujitsu Ltd | 信号出力回路 |
JP3222366B2 (ja) * | 1995-10-05 | 2001-10-29 | 旭化成マイクロシステム株式会社 | 電圧制御発振器 |
JP3813307B2 (ja) * | 1997-06-26 | 2006-08-23 | 株式会社東芝 | パストランジスタ論理回路 |
-
2005
- 2005-11-28 JP JP2005341676A patent/JP4899449B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007149925A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8288895B2 (en) | High-power tunable capacitor | |
US7605636B2 (en) | Power gating structure, semiconductor including the same and method of controlling a power gating | |
US7986162B2 (en) | Interface circuit | |
US5886556A (en) | Low power schmitt trigger | |
US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
US7656201B2 (en) | Output buffer circuit | |
US6696858B2 (en) | Level-shifting circuit | |
US7746126B2 (en) | Load driving circuit | |
US6066971A (en) | Integrated circuit having buffering circuitry with slew rate control | |
US20130076400A1 (en) | Comparator circuit | |
JP2006311201A (ja) | バッファ回路 | |
US7659748B2 (en) | Electronic device and integrated circuit | |
JP4899449B2 (ja) | デジタル可変容量回路 | |
TWI584590B (zh) | 半導體裝置 | |
US7330067B2 (en) | Semiconductor apparatus | |
US20070236253A1 (en) | Semiconductor integrated circuit | |
CN110266188B (zh) | 输入输出前级驱动电路 | |
JP4711894B2 (ja) | 半導体装置 | |
US8125274B2 (en) | Differential amplifier | |
JP4538016B2 (ja) | 高周波スイッチ装置および半導体装置 | |
JP2007299948A (ja) | 高周波半導体スイッチ | |
JP3923397B2 (ja) | レベルトランスレータ回路 | |
US7902895B2 (en) | Semiconductor device equipped with a pull-down circuit | |
JP4780302B2 (ja) | 高周波スイッチ回路 | |
JP3617889B2 (ja) | パワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |