CN1822085A - 源极驱动器及其驱动方法 - Google Patents

Abstract

一种液晶显示装置的源极驱动器，用以驱动至少一数据线，其包含一输入端，用以接收一预定电压准位；一输出端，电性连接至该数据线且具有一输出电压准位；一电压筘制电路，用以将该输出电压准位筘制于一预定电压范围内；一第一差动放大器，用以将该被箝制的输出电压准位往该预定电压准位提高；及一第二差动放大器，用以将该被箝制的输出电压准位往该预定电压准位降低。本发明另提供一种液晶显示装置的源极驱动方法。

Description

源极驱动器及其驱动方法

技术领域

本发明涉及一种源极驱动器及其驱动方法，更特别是关于一种液晶显示器的源极驱动器及其驱动方法。

背景技术

图1为一已知的主动矩阵型的液晶显示器装置100的驱动电路示意图。液晶显示器装置100包含了一液晶面板110，其上设有一薄膜晶体管阵列112、一栅极驱动电路120及一源极驱动电路130。薄膜晶体管阵列112由复数个薄膜晶体管113所组成。每一薄膜晶体管113的栅极113a连接至一对应的扫描线114，其源极113b连接至一对应的数据线116，以及其漏极113c连接至一对应的显示电容118的一端。每一显示电容118的另一端连接至一共同电压VCOM。栅极驱动电路120用以提供切换控制信号(扫描信号)至扫描线114，源极驱动电路130用以提供层次电压至数据线116。

图2为一典型的液晶显示器的源极驱动电路130的部分示意图。源极驱动电路130包含一分压器200、复数个译码器202及复数个驱动器204。分压器200由电阻(器)R1～Rn所形成，用以产生多层次电压。分压器200所产生的多层次电压经由译码器202内的开关202a的切换而被选择输出至驱动器204的输入端204a。每一驱动器204个别对应于液晶面板的每一条数据线(如图1的数据线116)，并经由其输出端204b而个别连接及驱动每一条数据线。

图3为美国专利第6,567,327B2号所揭示的驱动器204的电路图。该驱动器204包含了一上拉(pull high)差动放大器210、一下拉(pulllow)差动放大器212。驱动器204具有一输入端204a，用以接收一层次电压Vin，以及具有一输出端204b。驱动器204的输出电压Vout负反馈至差动放大器210、212的电压输入端Vin-，而层次电压Vin输入至电压输入端Vin+。

上拉差动放大器210当输出电压Vout与电压输入端Vin+电压间存在一往上压差时，上拉差动放大器210才会动作，藉以将输出电压Vout往上提高至电压输入端Vin+的电压准位。另外，下拉差动放大器212当输出电压Vout与电压输入端Vin+电压间存在一往下压差时，下拉差动放大器212才会动作，藉以将输出电压Vout往下降低至电压输入端Vin+的电压准位。

驱动器204的动作方式如下概述。输出电压Vout会在电压输入端Vin+电压等于Vin-电压时为稳定状态。当电压改变为Vin+大于Vin-时，即输入层次电压Vin大于输出电压Vout时，仅开关S1至S3导通(ON)，使晶体管220受输出电压V01控制而导通，然后输出电压Vout开始提高至Vin+电压的电压准位；最后，仅开关S0导通，使输入端204a与输出端204b短路，让输出电压Vout能够更准确的拉至输入层次电压Vin的电压准位。而当电压改变为Vin+小于Vin-时，即输入层次电压电压Vin小于输出电压Vout时，仅开关S4至S6导通，使晶体管222受输出电压V02的控制而导通，然后输出电压Vout开始降低至Vin+电压的电压准位；最后，仅开关S0导通，使输入端204a与输出端204b短路，让输出电压Vout能够更准确的拉至输入层次电压Vin的电压准位。

然而，对于上拉差动放大器210而言，当输出电压Vout趋近于VDD，且输入层次电压Vin大于Vout时，上拉差动放大器210便难以将Vout继续上拉；而对于下拉差动放大器212而言，当输出电压Vout趋近于VSS，且输入层次电压Vin小于Vout时，下拉差动放大器212便难以将Vout继续下拉。因此，驱动器204的输出电压Vout范围便受限制，而无法达到VSS～VDD全部范围。

有鉴于此，便有需要提供一种电压驱动范围大的液晶显示器的源极驱动器，以解决上述已知技术所存在的问题。

发明内容

本发明之一目的在于提供一种液晶显示器的源极驱动器，其可增加电压驱动范围，并可降低电量的损耗。

本发明另一目的在于提供一种液晶显示器的源极驱动器，其可缩小源极驱动电路的尺寸，并可降低电路制造成本。

为达上述目的，本发明提供一种液晶显示装置的源极驱动器，用以驱动至少一数据线，其包含一输入端，用以接收一预定电压准位；一输出端，电性连接至该数据线且具有一输出电压准位；一电压箝制电路，用以将该输出电压准位箝制于一预定电压范围内；一第一差动放大器，用以将该被箝制的输出电压准位往该预定电压准位提高；及一第二差动放大器，用以将该被箝制的输出电压准位往该预定电压准位降低。

根据本发明的源极驱动器，其另包含了一第一开关电路以及一第二开关电路，用以在一扫描线时间内，将复数个预定电压准位及复数条数据线上的输出电压准位轮流切换至该第一差动放大器及该第二差动放大器，以藉由该第一差动放大器及该第二差动放大器将该复数条数据线上的输出电压准位个别拉至该复数个预定电压准位。据此，由于复数条数据线可共享该第一及第二差动放大器，因此源极驱动电路的尺寸可被缩小，且电路制造成本因而被降低。

本发明另提供一种源极驱动方法，该方法应用于一源极驱动器中，用以驱动复数条数据线，每一数据线具有一输出电压准位，其中该源极驱动器包含一第一差动放大器，用以提高该输出电压准位，以及一第二差动放大器，用以降低该输出电压准位，该方法包含下列步骤：将每一数据线的输出电压准位箝制于一第一电压准位与一第二电压准位间，使得该输出电压准位大于该第一电压准位，而小于该第二电压准位；以及于一预定时间内，藉由该第一差动放大器及该第二差动放大器轮流接收每一数据线的输出电压准位与一相对应的预定电压准位，并将每一数据线的输出电压准位个别拉向该对应的预定电压准位。根据本发明的源极驱动方法另包含下列一步骤：经由每一数据线个别接收该对应的预定电压准位，使得每一数据线的输出电压准位相等于该对应的预定电压准位。

根据本发明的源极驱动方法，其可经由两个差动放大器驱动多条数据线，藉以减少差动放大器的使用数目，使得源极驱动电路的尺寸可被缩小，且电路制造成本可被降低。

为了让本发明的上述和其它目的、特征、和优点能更明显，下文特举本发明实施例，并配合所附图标，作详细说明如下。

附图说明

图1为一已知主动矩阵型的液晶显示器装置的驱动电路示意图。

图2为一典型的液晶显示器的源极驱动电路的部分示意图。

图3为一已知驱动器的电路图。

图4为根据本发明一实施例的液晶显示器的源极驱动器的电路方块图。

图5为根据本发明图4实施例的液晶显示器的源极驱动器的细部电路图。

图6A、图6B与图6C用以说明图5的源极驱动器于一扫描线时间内将输出电压准位驱动至层次电压准位的两特定实施例。

图7为图5的源极驱动器的另一替代实施例。

图8为图7的源极驱动器的另一替代实施例。

图中符号说明：

VCOM  共同电压

R1、R2、R3、Rn  电阻

Vin  层次电压           Vout  输出电压

V01、V02、V03、V04  输出电压

VDD、VSS  电压源

Vin+  非反相输入端      Vin-  反相输入端

S1、S2、S3、S4、S5、S6  开关

S7、S8、S9、S10、S11、S12  开关

CR1、CR2  定电流源

Vin1、Vin2  层次电压准位

Vout1、Vout2  输出电压准位VA、VB  电压准位

NH1、NH2、NH3、NH4、NH5、NH6、NH7NMOS  晶体管

PH1、PH2、PH3、PH4、PH5PMOS  晶体管

PL1、PL2、PL3、PL4、PL5、PL6、PL7PMOS  晶体管

NL1、NL2、NL3、NL4、NL5NMOS  晶体管

PC1、PC2、PC3PMOS  晶体管

NC1、NC2、NC3NMOS  晶体管

VENA0、VENA1、VENB0、VENB1  控制电压

VPRE、VPREB、VTL、VTH  控制电压

100  液晶显示器装置      110  液晶面板

112  薄膜晶体管阵列      113  薄膜晶体管

113a 栅极                113b 源极

113c 漏极                114  扫描线

116  数据线              118  显示电容

120  栅极驱动电路        130  源极驱动电路

200  分压器              202  分压器

202a 开关                204  驱动器

204a 输入端              204b 输出端

210  上拉差动放大器      212  下拉差动放大器

220、228、230PMOS  晶体管

222、224、226NMOS  晶体管

300  源极驱动器        300a、300b  输入端

300c、300d  输出端     302  上拉差动放大器

302a 非反相输入端      302b 反相输入端

302c 输出端            304  下拉差动放大器

304a 非反相输入端      304b 反相输入端

304c 输出端            306  电压箝制电路

308  第一开关电路      310  第二开关电路

312  第三开关电路

具体实施方式

现请参考图4，其显示根据本发明一实施例的液晶显示器的源极驱动器300的电路方块图。源极驱动器300具有两输入端300a、300b，用以由一分压器(如图2所示的分压器200)个别接收层次电压准位Vin1、Vin2，以及两输出端300c、300d，用以个别电性连接至一液晶面板的两数据线(如图1所示的数据线116)，其中两输出端300c、300d上个别具有输出电压准位Vout1、Vout2。源极驱动器300包含一上拉(pull high)差动放大器302、一下拉(pull low)差动放大器304、一电压箝制(clamp)电路306、一第一开关电路308、一第二开关电路310及一第三开关电路312。第一开关电路308具有开关S1、S2、S3及S4；第二开关电路310具有开关S5、S6、S7及S8；以及第三开关电路312具有开关S9及S10。

源极驱动器300用以在一扫描线时间内驱动两条数据线，亦即在一扫描线时间内将两输出端300c、300d上的输出电压准位Vout1、Vout2个别改变为两输入端300a、300b所接收的层次电压准位Vin1、Vin2。

于源极驱动器300中，上拉差动放大器302具有一非反相输入端302a、一反相输入端302b及一输出端302c。输出端302c接回反相输入端302b。下拉差动放大器304具有一非反相输入端304a、一反相输入端304b及一输出端304c。输出端304c接回反相输入端304b。

电压箝制电路306用以将两输出端300c、300d上的输出电压准位Vout1、Vout2箝制于一第一电压准位VA与一第二电压准位VB之间。

第一开关电路308的开关S1、S2、S3及S4用以将输入端300a、300b的层次电压准位Vin1、Vin2轮流导通至上拉差动放大器302及下拉差动放大器304的非反相输入端302a及304a。第二开关电路310的开关S5、S6、S7及S8用以将上拉差动放大器302与下拉差动放大器304的输出端302c与304c轮流导通至输出端300c、300d。第三开关电路312的开关S9及S10用以将输入端300a、300b个别电性连接至输出端300c、300d，使得输出电压准位Vout1、Vout2个别相等于层次电压准位Vin1、Vin2。

图5为根据本发明图4实施例的液晶显示器的源极驱动器300的细部电路图。

于图5中，源极驱动器300包含了一上拉差动放大器302、一下拉差动放大器304、一电压箝制电路306及复数用以作为开关S1至S10的晶体管。

上拉差动放大器302具有一组由N通道金属氧化物半导体晶体管(NMOS)NH3、NH4所组成的差动对、一组由P通道金属氧化物半导体晶体管(PMOS)PH1、PH2所组成的电流镜电路及一定电流源CR1。上拉差动放大器302的输出端连接至一作为输出级的P通道金属氧化物半导体晶体管PH3。晶体管NH3、NH4所组成的差动对个别电性连接至晶体管PH1、PH2所组成的电流镜电路。更具体而言，晶体管PH1的漏极电性连接至晶体管NH3的漏极，其源极电性连接至一高电位电压源VDD，以及其栅极电性连接至晶体管PH2的栅极；晶体管PH2的漏极电性连接至晶体管NH4的漏极，其源极电性连接至高电位电压源VDD，以及其栅极电性连接至其漏极。

晶体管NH3的栅极经开关S1与输入端300a连接，并经开关S4与输入端300b连接。晶体管NH4的栅极连接至晶体管PH3的漏极。晶体管NH3、NH4的源极共同连接至一定电流源CR1的一端，定电流源CR1的另一端连接至低电位电压源VSS。

晶体管PH3作为一充电元件，其源极电性连接至高电位电压源VDD；其栅极连接至晶体管PH1的漏极；以及其漏极连接至两P通道金属氧化物半导体晶体管PH4、PH5的源极。晶体管PH4、PH5的漏极分别连接至输出端300c与300d，且其栅极分别连接至控制电压VENA0与VENB0。晶体管PH4、PH5可藉由控制电压VENA0与VENB0的控制而分别作为图4所示的开关S5、S6，以选择性地将上拉差动放大器302的输出端V03经由晶体管PH3而电性连接至输出端300c与输出端300d。

下拉差动放大器304具有一组由P通道金属氧化物半导体晶体管PL3、PL4所组成的差动对、一组由N通道金属氧化物半导体晶体管NL1、NL2所组成的电流镜电路及一定电流源CR2。下拉差动放大器304的输出端连接至一作为输出级的N通道金属氧化物半导体晶体管NL3。晶体管晶体管PL3、PL4所组成的差动对个别电性连接至晶体管NL1、NL2所组成的电流镜电路。更具体而言，晶体管NL1的漏极电性连接至晶体管PL3的漏极，其源极电性连接至一低电位电压源VSS，以及其栅极电性连接至晶体管NL2的栅极；晶体管NL2的漏极电性连接至晶体管PL4的漏极，其源极电性连接至低电位电压源VSS，以及其栅极电性连接至其漏极。

晶体管PL3的栅极经由开关S2与输入端300a连接，并经开关S3与输入端300b连接。晶体管PL4的栅极连接至晶体管NL3的漏极。晶体管PL3、PL4的源极共同连接至一定电流源CR2之一端，定电流源CR2的另一端连接至高电位电压源VDD。

晶体管NL3作为一放电元件，其源极电性连接至低电位电压源VSS；其栅极连接至晶体管NL1的漏极；以及其漏极连接至两N通道金属氧化物半导体晶体管NL4、NL5的源极。晶体管NL4、NL5的漏极分别连接至输出端300c与300d，且其栅极分别连接至控制电压VENB1与VENA1。晶体管NL4、NL5可藉由控制电压VENB1与VENA1的控制而分别作为图4所示的开关S8、S7，以选择性地将下拉差动放大器304的输出端V04经由晶体管NL3而电性连接至输出端300c与输出端300d。

电压箝制电路306具有一第一子箝制电路，其由一N通道金属氧化物半导体晶体管NC1及一P通道金属氧化物半导体晶体管PC1所组成；以及一第二子箝制电路，其由一N通道金属氧化物半导体晶体管NC2及一P通道金属氧化物半导体晶体管PC2所组成。晶体管NC1与PC1用以作为源极随耦器，其源极共同连接至输出端300c；其栅极分别连接至控制电压VTL与VTH，用以箝制输出端300c上的输出电压准位Vout1于第一电压准位VA与第二电压准位VB之间，亦即VA≤Vout1≤VB，其中第一电压准位VA与第二电压准位VB均大于低电位电压源VSS，且小于高电位电压源VDD；以及其漏极分别连接至一P通道金属氧化物半导体晶体管PC3(亦称开关S11)与N通道金属氧化物半导体晶体管NC3(亦称开关S12)的漏极。晶体管NC2与PC2用以作为源极随耦器，其源极共同连接至输出端300d；其栅极分别连接至控制电压VTL与VTH，用以箝制输出端300d上的输出电压准位Vout2于第一电压准位VA与第二电压准位VB之间，亦即VA≤Vout2≤VB；以及其漏极分别连接至一P通道金属氧化物半导体晶体管PC3与N通道金属氧化物半导体晶体管NC3的漏极。较佳地，晶体管NC1与NC2具有相同的临界电压，以及晶体管PC1与PC2具有相同的临界电压。

为了箝制输出端300c、300d上的输出电压准位Vout1、Vout2于第一电压准位VA与第二电压准位VB之间，控制电压VTL、VTH的电压准位必须符合下列式子：

VB＞VTL-Vthn2＞＝VA    (1)

VA＜VTH+Vthp2＜＝VB    (2)

其中Vthn2为晶体管NC1与NC2的临界电压，以及Vthp2为晶体管PC1与PC2的临界电压。

于此实施例中，晶体管NC1与NC2的临界电压Vthn2等于晶体管NH3及NH4的临界电压Vthn1，晶体管PC1与PC2的临界电压Vthp2等于晶体管PL3及PL4的临界电压Vthp1；控制电压VTL等于VA加Vthn2(VTL＝VA+Vthn2)，控制电压VTH等于VB减Vthp2(VTH＝VB-Vthp2)。据此，当输出端300c、300d上的输出电压准位Vout1、Vout2介于VDD与VB间的电压准位范围时，晶体管PC1、PC2导通(源栅极电压Vsg大于临界电压Vthp2)，使得输出电压准位Vout1与Vout2分别经由晶体管PC1、晶体管PC2，然后再经晶体管NC3(若导通)与低电位电压源VSS的路径而放电至电压准位VB＝VTH+Vthp2。另外，当输出端300c、300d上的输出电压准位Vout1、Vout2介于VSS与VA间的电压准位范围时，晶体管NC1、NC2导通(闸源极电压Vgs大于临界电压Vthn2)，使得输出电压准位Vout1与Vout2分别经由晶体管NC1、NC2，然后再经晶体管PC3(若导通)与高电位电压源VDD的路径而充电至电压准位VA＝VTL-Vthn2。再者，当输出端300c、300d上的输出电压准位Vout1、Vout2介于VA与VB间的电压准位范围时，由于晶体管PC1、PC2、NC1、NC2皆不会导通，因此输出电压准位Vout1、Vout2会维持不变。

晶体管PC3与NC3的源极分别连接至高电位电压源VDD与低电位电压源VSS，其栅极分别连接至互为反相的控制电压VPREB与VPRE。

源极驱动器300另包含开关S9、S10，用以将输入端300a、300b上的层次电压准位Vin1、Vin2直接电性连接(短路)至输出端300c、300d，以直接驱动输出端300c、300d上的输出电压准位Vout1、Vout2至层次电压准位Vin1、Vin2。

应了解到，上拉差动放大器302用以在电压准位VA与高电位电压源VDD的电压准位间提高输出端300c、300d上的输出电压准位Vout1、Vout2；以及下拉差动放大器304用以在电压准位VB与低电位电压源VSS的电压准位间降低输出端300c、300d上的输出电压准位Vout1、Vout2。

图6A及图6B用以说明图5(配合参考图4)的源极驱动器300于一扫描线时间内将输出电压准位Vout1、Vout2个别驱动至层次电压准位Vin1、Vin2的一特定实施例。图6A用以说明一扫描线时间(t0至t4)内开关S1至S12的导通(ON)状态与断开(OFF)状态。图6B用以说明输出电压准位Vout1、Vout2于该扫描线时间(t0至t4)内电压准位值的变化。于此特定实施例中，假设两输入端300a、300b所接收的层次电压准位Vin1、Vin2的值分别为V1及VDD，而两输出端300c、300d上的输出电压准位Vout1、Vout2的值分别为VSS及V2。下文中将说明源极驱动器300于该扫描线时间内将输出电压准位Vout1、Vout2的值由VSS及V2个别驱动至V1及VDD的操作步骤。

首先，在时间t0至t1时，控制电压VPRE呈一高电位状态，控制电压VPREB呈一低电位状态，使晶体管PC3与NC3(开关S11、S12)分别导通，并令其余开关S1至S10断开，如此使得电压箝制电路306可被致能(enable)，并将输出电压准位Vout1、Vout2的值箝制至电压准位VA与电压准位VB间。于此期间内，电压箝制电路306将输出端300c上的输出电压准位Vout1的值VSS拉至VA；另外，由于输出电压准位Vout2的值V2位于(箝制于)电压准位VA与电压准位VB间，因此维持不变。

接着，在时间t1至t2时，开关S1、S3导通，控制电压VENA1、VENB0呈一高电位状态，控制电压VENA0、VENB1呈一低电位状态，使晶体管PH4(开关S5)与晶体管NL5(开关S7)导通，并令其余开关断开。于此期间内，电压箝制电路306被不致能(disable)，以解除箝制输出电压准位Vout1、Vout2；上拉差动放大器302的晶体管NH3的栅极(非反相输入端)接收输入端300a的层次电压准位Vin1(其值为V1)，而晶体管NH4的栅极(反相输入端)接收输出端300c的输出电压准位Vout1(其值为VA)；对于上拉差动放大器302而言，由于非反相输入端上的电压准位值V1大于反相输入端上的电压准位值VA，因此上拉差动放大器302会经由晶体管PH3、PH4而将输出端300c的输出电压准位Vout1的值由VA往V1提高。同时，下拉差动放大器304的晶体管PL3的栅极(非反相输入端)接收输入端300b的层次电压准位Vin2(其值为VDD)，而晶体管PL4的栅极(反相输入端)会接收输出端300d的输出电压准位Vout2(其值为V2)；对于下拉差动放大器304而言，由于非反相输入端上的电压准位值VDD大于反相输入端上的电压准位值V2，因此下拉差动放大器304不会动作，即输出端300d的输出电压准位Vout2的值V2保持不变。

接着，在时间t2至t3时，开关S2、S4导通；控制电压VENA1、VENB0呈一低电位状态，控制电压VENA0、VENB1呈一高电位状态，使晶体管PH5(开关S6)与晶体管NL4(开关S8)导通，并令其余开关断开。于此期间内，上拉差动放大器302的晶体管NH3的栅极(非反相输入端)接收输入端300b的层次电压准位Vin2(其值为VDD)，而晶体管NH4的栅极(反相输入端)接收输出端300d的输出电压准位Vout2(其值为V2)；对于上拉差动放大器302而言，由于非反相输入端上的电压准位值VDD大于反相输入端上的电压准位值V2，因此上拉差动放大器302会经由晶体管PH3、PH5而将输出端300d的输出电压准位Vout2的值由V2往VDD提高。同时，下拉差动放大器304的晶体管PL3的栅极(非反相输入端)接收输入端300a的层次电压准位Vin1(其值为V1)，而晶体管PL4的栅极(反相输入端)会接收输出端300c的输出电压准位Vout1(其值亦为V1)；对于下拉差动放大器304而言，由于非反相输入端上的电压准位等于反相输入端上的电压准位，因此下拉差动放大器304不会动作，即输出端300c的输出电压准位Vout1的值V1保持不变。

最后，在时间t3至t4时，仅开关S9和S10导通，并令其余开关断开，使得输入端300a与300b分别电性连接至输出端300c与300d。于此期间内，输入端300a与300b上的层次电压准位Vin1与Vin2直接传送至输出端300c与300d，使得输出电压准位Vout1与Vout2的值能够更精确的改变为V1与VDD，此动作称为珈玛短路(gammashort)。

图6A及图6C用以说明图5(配合参考图4)的源极驱动器300于一扫描线时间内将输出电压准位Vout1、Vout2个别驱动至层次电压准位Vin1、Vin2的另一特定实施例。于此一特定实施例中，假设两输入端300a、300b所接收的层次电压准位Vin1、Vin2的值分别为VA及V3，而两输出端300c、300d上的输出电压准位Vout1、Vout2的值分别为V1及VDD。图6C用以说明此特定实施例的输出电压准位Vout1、Vout2于该扫描线时间(t0至t4)内电压准位值的变化。

首先，在时间t0至t1时，仅开关S11、S12导通。于此期间内，电压箝制电路306会将输出端300d上的输出电压准位Vout2的值VDD拉至VB；另外，由于输出电压准位Vout1的值V1已位于电压准位VA与电压准位VB间，因此维持不变。

接着，在时间t1至t2时，仅开关S1、S3、S5、S7导通。于此期间内，电压箝制电路306被不致能(disable)，以解除箝制输出电压准位Vout1、Vout2；上拉差动放大器302的晶体管NH3的栅极(非反相输入端)接收输入端300a的层次电压准位Vin1(其值为VA)，而晶体管NH4的栅极(反相输入端)接收输出端300c的输出电压准位Vout1(其值为V1)；对于上拉差动放大器302而言，由于非反相输入端上的电压准位值VA小于反相输入端上的电压准位值V1，因此上拉差动放大器302不会动作，即输出端300c的输出电压准位Vout1的值V1保持不变。同时，下拉差动放大器304的晶体管PL3的栅极(非反相输入端)接收输入端300b的层次电压准位Vin2(其值为V3)，而晶体管PL4的栅极(反相输入端)接收输出端300d的输出电压准位Vout2(其值为VB)；对于下拉差动放大器304而言，由于非反相输入端上的电压准位值V3大于反相输入端上的电压准位值VB，因此下拉差动放大器304不会动作，即输出端300d的输出电压准位Vout2的值VB保持不变。

接着，在时间t2至t3时，仅开关S2、S4、S6、S8导通。于此期间内，上拉差动放大器302的晶体管NH3的栅极(非反相输入端)接收输入端300b的层次电压准位Vin2(其值为V3)，而晶体管NH4的栅极(反相输入端)接收输出端300d的输出电压准位Vout2(其值为VB)；对于上拉差动放大器302而言，由于非反相输入端上的电压准位值V3大于反相输入端上的电压准位值VB，因此上拉差动放大器302会经由晶体管PH3、PH5而将输出端300d的输出电压准位Vout2的值由VB往V3提高。同时，下拉差动放大器304的晶体管PL3的栅极(非反相输入端)接收输入端300a的层次电压准位Vin1(其值为VA)，而晶体管PL4的栅极(反相输入端)会接收输出端300c的输出电压准位Vout1(其值亦为V1)；对于下拉差动放大器304而言，由于非反相输入端上的电压准位小于反相输入端上的电压准位，因此下拉差动放大器304会经由晶体管NL3、NL4而将输出端300c的输出电压准位Vout1的值由V1往VA降低。

最后，在时间t3至t4时，仅开关S9和S10导通，使得输入端300a与300b分别电性连接至输出端300c与300d。于此期间内，输入端300a与300b上的层次电压准位Vin1与Vin2直接传送至输出端300c与300d，使得输出电压准位Vout1与Vout2的值能够更精确的改变为VA与V3。

由于VB至VDD之间与VA至VSS之间具有足够的电压差，因此当需驱动输出电压准位至VDD或VSS时，便较先前技术容易达成，而不受限制于较小的驱动范围。

图7为图5的源极驱动器的另一替代实施例，与图5相同的元件以相同的标号表示，不再赘述。图7与图5的差异在于增加一组由N通道金属氧化物半导体晶体管NH1、NH2所组成的差动对、一组由P通道金属氧化物半导体晶体管PL1、PL2所组成的差动对；开关S1、S2分别由N通道金属氧化物半导体晶体管NH6、NH7取代，开关S3、S4分别由P通道金属氧化物半导体晶体管PL6、PL7取代。

晶体管NH1、NH2的漏极分别电性连接至晶体管PH1、PH2的漏极，其源极则共同电性连接至晶体管NH7的漏极。晶体管NH2、NH4的栅极分别电性连接至晶体管PH5、PH4的漏极。晶体管NH3、NH4的源极共同电性连接至晶体管NH6的漏极。晶体管NH6、NH7的源极电性连接至定电流源CR1的1端，定电流源CR1的另一端连接至低电位电压源VSS；其栅极分别连接至控制电压VENA1与VENB1。控制电压VENA1与VENB1用分别控制上拉差动放大器302与下拉差动放大器304的致能(enable)或不致能(disable)。

晶体管PL1、PL2的漏极分别电性连接至晶体管NL1、NL2的漏极，其源极则共同电性连接至晶体管PL7的漏极。晶体管PL2、PL4的栅极分别电性连接至晶体管NL4、NL5的漏极。晶体管PL3、PL4的源极共同电性连接至晶体管PL6的漏极。晶体管PL6、PL7的源极电性连接至定电流源CR2的1端，定电流源CR2的另一端连接至高电位电压源VDD；其栅极分别连接至控制电压VENA0与VENB0。控制电压VENA0与VENB0用分别控制上拉差动放大器302与下拉差动放大器304的致能(enable)或不致能(disable)。

晶体管NH1与晶体管PL3的栅极共同电性连接至输入端300a上的层次电压准位Vin1，晶体管NH3与晶体管PL1的栅极共同电性连接至输入端300b上的层次电压准位Vin2。

图7的动作机制如图6A至图6C的说明，不再赘述。

图8为图7的源极驱动器的另一替代实施例，与图7相同的元件以相同的标号表示，不再赘述。图8与图7的差异在于，晶体管PC3、NC3分别由开关S11、S12取代，且开关S11电性连接晶体管PH4的漏极与晶体管NC1的源极，开关S12电性连接晶体管PH5的漏极与晶体管NC2的源极。晶体管NC1、NC2的漏极电性连接至高电位电压源VDD，晶体管PC1、PC2的漏极电性连接至低电位电压源VSS。

图8的动作机制如第6A至6C图的说明，不再赘述。

根据以上说明，本发明的源极驱动器300的电压驱动范围并不会受到如先前技术的限制，且由于增加了电压驱动范围，藉此而解决已知技术的问题。

再者，由于复数条数据线可共享一上拉及一下拉差动放大器302、304，因此源极驱动电路的尺寸可被缩小，且电路制造成本因而被降低。

应了解到，虽然根据本发明实施例的源极驱动器300具有两组输入端与输出端，用以驱动两条数据线，但其亦可仅具有一组，用以驱动一条数据线；或者，若一扫描线时间够长，本发明实施例的源极驱动器300亦可具有超过两组以上的多组输入端与输出端，以藉由开关电路的轮流切换，驱动复数条数据线。

虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所述的权利要求范围所界定者为准。

Claims (18)

1.一种源极驱动器，其特征是，包含：

一第一差动电路，具有一输入端用以接收一第一输入讯号，与一输出端用以依据该第一输入讯号，产生一第一输出讯号；以及

一第一电压箝制电路，具有一输入端耦接该第一差动电路的输出端，用以箝制该第一输出讯号于一第一电压准位与一第二电压准位之间。

2.如权利要求1所述的源极驱动器，其特征是，该第一差动电路耦接于一高电位电压源，且该高电位电压源的电压准位大于该第一电压准位与该第二电压准位。

3.如权利要求1所述的源极驱动器，其特征是，另包含：

一第一开关电路，耦接该第一差动电路；以及

一第二差动电路，耦接该第一开关电路；

其中该第一开关电路选择性导通该第一输入讯号至该第一差动电路或导通该第一输入讯号至该第二差动电路。

4.如权利要求3所述的源极驱动器，其特征是，另包含：

一第二开关电路，耦接该第一差动电路与该第二差动电路；

其中当该第一开关电路导通该第一输入讯号至该第一差动电路时，则该第二开关电路导通一第二输入讯号至该第二差动电路。

5.如权利要求1所述的源极驱动器，其特征是，另包含：

一第一开关电路，耦接该第一差动电路；以及

一第二差动电路，耦接该第一开关电路，该第二差动电路具有一输出端；

其中该第一开关电路选择性导通该第一差动电路的输出端与该第一电压箝制电路的输入端或导通该第二差动电路的输出端与该第一电压箝制电路的输入端。

6.如权利要求5所述的源极驱动器，其特征是，另包含：

一第二电压箝制电路，具有一输入端；

一第二开关电路，耦接该第二差动电路与该第二电压箝制电路；

其中当该第一开关电路导通该第一差动电路的输出端与该第一电压箝制电路的输入端时，则该第二开关电路导通该第二差动电路的输出端与该第二电压箝制电路的输入端。

7.如权利要求1所述的源极驱动器，其特征是，该第一电压箝制电路另包含一第一开关电路，用以选择性致能该第一电压箝制电路。

8.如权利要求1所述的源极驱动器，其特征是，另包含一第一开关电路，用以选择性连接该驱动装置的输入端与输出端。

9.如权利要求1所述的源极驱动器，其特征是，另包含一第一开关电路，耦接该第一差动电路，其中该第一开关电路选择性致能该第一差动电路。

10.如权利要求9所述的源极驱动器，其特征是，另包含：

一第二开关电路；以及

一第二差动电路，耦接该第二开关电路；

其中当该第一开关电路致能该第一差动电路时，则该第二开关电路不致能该第二差动电路。

11.如权利要求1所述的源极驱动器，其特征是，该驱动装置应用于一液晶显示装置。

12.如权利要求1所述的源极驱动器，其特征是，另包含一多层次电压产生电路，耦接该第一差动电路。

13.一种源极驱动方法，其特征是，包含下列步骤：

箝制一第一输出讯号于一第一电压准位与一第二电压准位之间；以及

依据该第一输出讯号与一第二输入讯号，产生一第二输出讯号，并以该第二输出讯号作为该第一输出讯号。

14.如权利要求13所述的源极驱动方法，其特征是，另包含下列步骤：解除箝制该第一输出讯号。

15.如权利要求13所述的源极驱动方法，其特征是，另包含下列步骤：将该第二输出讯号往该第二输入讯号提高。

16.如权利要求13所述的源极驱动方法，其特征是，另包含下列步骤：将该第二输出讯号往该第二输入讯号降低。

17.如权利要求13所述的源极驱动方法，其特征是，另包含下列步骤：以该第二输出讯号驱动一液晶显示装置。

18.如权利要求13所述的源极驱动方法，其特征是，另包含下列步骤：产生一多层次电压作为该第二输入讯号。

Images