CN1741117A - 有源式显示器及像素驱动电路 - Google Patents

Abstract

一种像素驱动电路，包含一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一开关电路、一第一电压源、一第二电压源及一发光组件。第一晶体管的源极电连接到第二晶体管的漏极。第三晶体管的栅极电连接到第一晶体管的栅极。第四晶体管的漏极电连接到第三晶体管的源极，且栅极电连接到第二晶体管的栅极与漏极。第一电压源耦接到第二晶体管及第四晶体管的源极。发光组件以一第一电极耦接到第一晶体管的漏极，并以一第二电极耦接到第二电压源。开关电路则电连接到第三晶体管的漏极与栅极。

Description

有源式显示器及像素驱动电路

技术领域

本发明关于一种像素驱动电路，特别是关于一种可避免扭结效应的像素驱动电路。

背景技术

有源式的有机发光显示器(AMOLED)以有机发光二极管为发光组件，并以薄膜晶体管作为有机发光二极管的开关组件或驱动组件。有机发光二极管为一种电流控制组件，通常接到薄膜晶体管的漏极，因此其亮度与漏极电流有密切关系。然而，漏极电流常受到薄膜晶体管的阈值电压漂移及扭结效应(kink effect)影响。

理想状况下，薄膜晶体管的漏极电流(ID)和漏极与源极间电压(V_DS)应为独立无关的。但是当漏极与源极间电压大于沟道夹断(pinched-off)电压时，在沟道与漏极界面将形成一空乏区而使有效沟道长度小于实体沟道长度。当漏极与源极间电压越大时，有效沟道长度越小，又因为有效沟道长度与漏极电流成反比，所以漏极与源极间电压越大则漏极电流也越大。此现象称为扭结效应，亦称为沟道调制效应(channel length modulation)。扭结效应对显示器内部像素的影响说明如下。

请参照图1A，为公知有源式有机发光显示器的像素驱动电路。有机发光二极管101具有一阴极连接到一参考电压源V_SS，以及一阳极连接到一P沟道薄膜晶体管102的漏极。晶体管102的源极连接到一显示电压源V_DD，而栅极连接到另一P沟道薄膜晶体管103的栅极。显示电压源V_DD与两晶体管102、103的源极同时连接到一电容104的一端，电容104的另一端则同时连接到晶体管102及晶体管103的栅极。晶体管103的栅极与漏极分别连接到一N沟道薄膜晶体管105的漏极与源极。晶体管103的漏极另与一N沟道薄膜晶体管106的漏极连接，晶体管106的源极连接到一数据线107。晶体管105及晶体管106作为开关组件，其栅极分别连接到扫描线108及扫描线109。

当晶体管105与晶体管106导通时，晶体管102与晶体管103其实就形成了一个电流镜。流经晶体管102与有机发光二极管101的电流I_OLED，与流经晶体管103的数据电流I_DATA有关。若晶体管102与晶体管103的性质相近，且晶体管103的阈值电压V_tp1等于晶体管102的阈值电压V_tp2，空穴迁移率的相关参数μ_pC_ox皆相同，又晶体管103的栅极/源极间电压V_GS1等于晶体管102的栅极/源极间电压V_GS2，则有如下式(1)的关系：

$\frac{I_{\mathrm{OLED}}}{I_{\mathrm{DATA}}}=\frac{{(W/L)}_2}{{(W/L)}_1}----\left(1\right)$

如果连晶体管102及晶体管103的沟道长宽比(W/L)都相同的话，理想上I_OLED＝I_DATA。

当晶体管105及晶体管106导通时，其等效电路如图1B所示。晶体管105导通后，使晶体管103的栅极与漏极形成短路状态，亦即V_DS1＝V_GS1。

考虑扭结效应的情形，要加上一个与扭结效应有关的因子λ乘上工作电压V_DS。假设晶体管102与晶体管103的性质相近，V_tp1＝V_tp2、μ_pC_ox皆相同。又V_GS1＝V_GS2，V_DS1＝V_GS1，则I_OLED与I_DATA的关系如下式(2)：

$\frac{I_{\mathrm{OLED}}}{I_{\mathrm{DATA}}}=\frac{{(W/L)}_2(1+\mathrm{\λ}{V}_{\mathrm{DS}2})}{{(W/L)}_1(1+\mathrm{\λ}{V}_{\mathrm{GS}1})}----\left(2\right)$

所以即使晶体管102与晶体管103的沟道长宽比都相同，但是V_DS2≠V_GS1，则I_OLED≠I_DATA。

在晶体管102与晶体管103的W/L都是6/6的条件下，仿真图1B的电路可以得到图1C的结果，其横轴为时间(sec)；纵轴为电流值(A)。折线110为流经晶体管103的电流，相当于数据线107所提供的电流I_DATA；折线111为流经有机发光二极管101的电流I_OLED。虽然是电流镜的电路，I_OLED仍然与I_DATA不同，的确是受到扭结效应的影响所致。

请参照图1D，是一个低温多晶硅(LTPS)的P沟道金属氧化物半导体场效应晶体管(PMOS)的I_D-V_DS曲线，图标里的分数代表W/L。理想上，每条曲线末端应保持水平，但图中曲线末端皆弯折向上，表示P沟道金属氧化物半导体场效应晶体管都有扭结效应，使漏极电流增大。此外，实体沟道长度越短的P沟道金属氧化物半导体场效应晶体管，曲线弯折程度愈大，代表扭结效应越明显。附带一提，在N沟道金属氧化物半导体场效应晶体管亦有类似现象。

为了减小晶体管的扭结效应，通常需提高显示电压源V_DD的电压。如图1D，以W/L＝6/6的曲线为例，原本工作电压V_DS在2V以上时，晶体管皆为饱和区操作，但2V至4V之间的曲线斜率并不为零，即受到扭结效应的影响。而4V至6V之间的曲线斜率就比较接近零，也就是比较容易控制晶体管电流大小的区域。故薄膜晶体管的工作电压V_DS要由2-4V提高到4-6V，即显示电压V_DD需要提高一些。但即使在公知结构中提高显示电压V_DD后，I_OLED与I_DATA仍不一致。

发明内容

本发明的目的在于提供一种像素驱动电路，不但能避免扭结效应，且能使实际上通过发光组件的电流与数据电流一致。

本发明的像素驱动电路，包含一电流镜、一开关电路、一第一电压源、一第二电压源及一发光组件。该电流镜具有四个晶体管，第一晶体管的源极电连接到第二晶体管的漏极。第三晶体管的栅极电连接到第一晶体管的栅极。第四晶体管的漏极电连接到第三晶体管的源极，且栅极电连接到第二晶体管的栅极与漏极。第一电压源耦接到第二晶体管及第四晶体管的源极。发光组件具有两电极，并以一第一电极耦接到第一晶体管的漏极，且以一第二电极耦接到第二电压源。开关电路则电连接到第三晶体管的漏极与栅极。

上述开关电路使用了两条扫描线与两个晶体管来排除馈通电压的影响。发光组件可采用有机发光二极管。第一电压源与第二电压源的电压差形成像素单元的工作电压。晶体管可采用非晶硅薄膜晶体管或金属氧化物半导体场效应晶体管，且不限于N沟道或P沟道晶体管。原则上，第一晶体管的沟道长宽比与第三晶体管的沟道长宽比的比值大致等于第二晶体管的沟道长宽比与第四晶体管的沟道长宽比的比值。

与公知技术相比较，本发明可解决薄膜晶体管的阈值电压飘移导致面板产生线状亮度不均的现象，并弥补所谓的沟道调制效应。如此，可让电流驱动的控制上能更为准确，亦能降低面板上的功率消耗。

附图说明

图1A为公知有源式有机发光显示器的像素驱动电路；

图1B为公知像素驱动电路的开关晶体管导通时的等效电路；

图1C为仿真图1B电路的电流-时间曲线；

图1D为低温多晶硅的P沟道金属氧化物半导体场效应晶体管的I_D-V_DS曲线；

图2A依据本发明第一实施例的像素驱动电路；

图2B为仿真图2A的电路的电流-时间曲线；

图3A为图2A中开关电路的两晶体管导通时的等效电路

图3B为图2A中开关电路的两晶体管关断时的等效电路；

图3C为图2A中开关电路的两扫描线的时序图；

图4根据本发明第二实施例的像素驱动电路；

图5根据本发明第三实施例的像素驱动电路；

图6A根据本发明的有机电致发光显示器；以及

图6B根据本发明另一实施例的有机电致发光显示器。

主要组件符号说明

101    有机发光二极管         26    发光组件

102    P沟道薄膜晶体管        27    数据线

103    P沟道薄膜晶体管        28    电容

104    电容                   30    像素驱动电路

105    N沟道薄膜晶体管        40    像素驱动电路

106    N沟道薄膜晶体管        41    N沟道薄膜晶体管

107    数据线                 42    N沟道薄膜晶体管

108    扫描线                 43    N沟道薄膜晶体管

109    扫描线                 44    N沟道薄膜晶体管

20     像素驱动电路           45    开关电路

21     P沟道薄膜晶体管        451   P沟道薄膜晶体管

22     P沟道薄膜晶体管        452   P沟道薄膜晶体管

23     P沟道薄膜晶体管        50    有机电致发光显示器

24     P沟道薄膜晶体管        51    扫描驱动单元

25     开关电路               52    数据驱动单元

25a    开关电路               53    扫描线

251    N沟道薄膜晶体管        54    数据线

252    N沟道薄膜晶体管        55    像素单元

253    扫描线                 60    有机电致发光显示器

253a   扫描线                 61    扫描线

254    扫描线                 62    数据线

                          63像素单元

具体实施方式

现配合图标详述本发明“有源式显示器及其像素驱动电路”，并列举优选

实施例说明如下：

请参照图2A，依据本发明的像素驱动电路。像素驱动电路20至少包含四个晶体管21、22、23及24、一显示电压源V_DD及一参考电压源V_SS、一发光组件26及一开关电路25。晶体管21、22、23及24皆具有一栅极、一源极、一漏极及一沟道，其位于其源极S与漏极D之间，并且共同组成一电流镜。

该电流镜通过晶体管22及24的源极耦接到显示电压源V_DD以获得一高电压电平。再以晶体管21的漏极耦接到发光组件26的一电极，并以晶体管23的漏极与栅极连接到开关电路25。发光组件26的另一电极则耦接到参考电压源V_SS以获得一低电压电平。显示电压源V_DD与参考电压源V_SS的电压差形成像素单元的工作电压。如此一来，通过开关电路25的数据电流I_DATA可通过该电流镜以避免扭结效应的影响。

本发明的电流镜结构说明如下。第一晶体管21的源极电连接到第二晶体管22的漏极。第三晶体管23的栅极电连接到第一晶体管21的栅极。第四晶体管24的漏极电连接到第三晶体管23的源极，且第四晶体管24的栅极电连接到第二晶体管21的栅极与漏极。以图2A为例，晶体管21、22、23及24均为P沟道薄膜晶体管，并且参考电压源V_SS可为接地。

为了达到本发明的目的，开关电路25使用了两条扫描线先排除馈通电压的影响，因为馈通电压(feed-through)导致的电流变化是一个不确定因素。开关电路25由两个晶体管251及252与两条扫描线253及254组成。晶体管251及252同样具有栅极、源极与漏极，晶体管251的栅极耦接到扫描线253，源极耦接到一数据线27，漏极则电连接到晶体管23的漏极。晶体管252的栅极耦接到扫描线254，源极电连接到晶体管251的漏极，而漏极则耦接到晶体管21与晶体管23的栅极。

仿真图2A的电路可以得到图2B的电流-时间曲线，其横轴为时间(sec)；纵轴为电流值(A)。图2B显示，数据线27所提供的电流I_DATA，与流经发光组件26的电流I_OLED随时间的变化曲线重叠。仿真出的结果是I_DATA＝I_OLED，说明本发明中电流镜的电流几乎不受扭结效应的影响。

请参照图3A，为图2A中晶体管251与晶体管252导通时的等效电路。利用扫描线253与扫描线254将晶体管251与晶体管252导通时，流经发光组件26的电流I_OLED与数据电流I_DATA有如下式(3)的关系：

$\frac{I_{\mathrm{OLED}}}{I_{\mathrm{DATA}}}=\frac{{(W/L)}_2(1+\mathrm{\λ}{V}_{\mathrm{GS}2})}{{(W/L)}_4(1+\mathrm{\λ}{V}_{\mathrm{DS}4})}----\left(3\right)$

式(3)中，(W/L)₂与(W/L)₄分别代表晶体管22与24的沟道长宽比。V_GS2为晶体管22的栅极/源极间电压。V_DS4为晶体管24的漏极/源极间电压。

在晶体管21、22、23及24所构成的环路上，其电压有如下式(4)的关系：

V_GS2＝V_DS4+V_GS3-V_GS1                    (4)

式(4)中，V_GS3为晶体管23的栅极/源极间电压。V_GS1为晶体管21的栅极/源极间电压。依据式(3)、(4)，若式(5)的条件成立，

$\frac{{(W/L)}_2}{{(W/L)}_4}=\frac{{(W/L)}_1}{{(W/L)}_3}----\left(5\right)$

则可得式(6)，上式(5)中，(W/L)₁与(W/L)₃分别代表晶体管21与23的沟道长宽比，

V_GS3＝V_GS1                              (6)

进而推得式(7)、(8)

V_GS2＝V_DS4                              (7)

$\frac{I_{\mathrm{OLED}}}{I_{\mathrm{DATA}}}=\frac{{(W/L)}_2}{{(W/L)}_4}----\left(8\right)$

由以上算式可推知，当晶体管21的沟道长宽比与晶体管23的沟道长宽比的比值大致等于晶体管22的沟道长宽比与晶体管24的沟道长宽比的比值时，流经发光组件26的电流I_OLED相等于数据电流I_DATA。依此原则，可能采取的作法如下：

一、晶体管21的沟道长宽比相同于该第三晶体管23的沟道长宽比，且晶体管22的沟道长宽比相同于晶体管24的沟道长宽比。

二、晶体管21、晶体管22、晶体管23及晶体管24均采用相同的沟道长宽比。

三、晶体管21、晶体管22、晶体管23及晶体管24均采用相同的沟道长度及宽度。

上述原则亦适用于以下诸实施例。

请参照图3B，为图2A中晶体管251与晶体管252关断时的等效电路。一电容28跨接到晶体管21的源极与栅极，利用扫描线253与扫描线254将晶体管251与晶体管252关断时，不考虑馈通电压的影响，电容28储存的电压差还是等于V_GS1，所以I_DATA＝I_OLED还是成立。

请参照图3C，为图2A的扫描线253及254的时序图。曲线A代表扫描线253的时序，曲线B代表扫描线254的时序。开关电路25通过两条扫描线253、254分别控制两个晶体管251及252的通断顺序。在像素起作用时，先关断晶体管252，后关断晶体管251；或是两者同时关断，可以减轻馈通电压效应。

请参照图4，根据本发明第二实施例的像素驱动电路30。将图2A的开关电路25改为如图4的开关电路25a，以便于同时导通或关断晶体管251及252。本实施例中，晶体管251的漏极及晶体管252的源极均电连接到晶体管23的漏极。晶体管251与晶体管252的栅极耦接到同一扫描线253a。晶体管251的源极耦接到数据线27，晶体管252的漏极耦接到晶体管21与晶体管23的栅极。

请参照图5，根据本发明第三实施例的像素驱动电路40。本实施例与图2A的差异说明如下，电流镜由N沟道薄膜晶体管41、42、43及44组成。发光组件26的一电极连接到晶体管41的漏极，另一电极连接到显示电压源V_DD。晶体管42与晶体管44的源极则连接到参考电压源V_SS或接地。开关电路45的二个晶体管451及452均为P沟道薄膜晶体管，亦分别由二条扫描线加以控制。

综上所述，无论电流镜的四个晶体管为N沟道薄膜晶体管或P沟道薄膜晶体管，开关电路所含的晶体管均不限于N沟道薄膜晶体管或P沟道薄膜晶体管。所有实施例中，与发光组件连接的晶体管的栅极与源极分别连接到电容的两端，例如图2A与图4的晶体管21、图5的电晶41。上述发光组件均可为一有机发光二极管。所有的晶体管均可采用非晶硅薄膜晶体管或金属氧化物半导体场效应晶体管。

请参照图6A，为根据本发明的有机电致发光显示器。有机电致发光显示器50具有一扫描驱动单元51与多条扫描线53连接、一数据驱动单元52与多条数据线54连接。每二条扫描线53与一条数据线54决定一像素单元55，像素单元55的驱动电路可以是如图2A及图5所示的像素驱动电路。

请参照图6B，有机电致发光显示器60中，每一条扫描线61与一条数据线62决定一像素单元63。每个像素单元63具有二个开关晶体管，故与扫描线61有二个连接点，例如图4所示的像素驱动电路30。

本发明与公知技术相互比较时，更具备下列特性及优点：

1.解决因低温多晶硅(LTPS)中使用准分子激光热处理工艺，造成薄膜晶体管的阈值电压飘移而使面板产生线状亮度不均的现象。

2.弥补所谓的沟道调制效应(channel length modulation)将可让电流驱动的控制上能更为准确。

3.显示电压将可降至使薄膜晶体管操作在饱和区的电压位置即可，不需提高到扭结效应程度较低的电压区间。

4.降低显示电压与参考电压间电压，可以降低面板上的功率消耗。

以上详细说明针对本发明优选实施例的具体说明，但上述实施例并非用以限制本发明的范围，凡未脱离本发明技术构思所为的等效实施或变更，均应包含于本本发明的范围中。

Claims (18)

1.一种像素驱动电路，包含：

一第一晶体管，具有一栅极、一源极、一漏极及一沟道，其位于该源极与该漏极之间；

一第二晶体管，具有一栅极、一源极、一漏极及一沟道，其位于该源极与该漏极之间，该第二晶体管的漏极电连接到该第一晶体管的源极；

一第三晶体管，具有一栅极、一源极、一漏极及一沟道，其位于该源极与该漏极之间，该第三晶体管的栅极电连接到该第一晶体管的栅极；

一第四晶体管，具有一栅极、一源极、一漏极及一沟道，其位于该源极与该漏极之间，该第四晶体管的漏极电连接到该第三晶体管的源极，且该第四晶体管的栅极电连接到该第二晶体管的栅极与漏极；

一发光组件，具有一第一电极与一第二电极，该第一电极耦接到该第一晶体管的漏极；

一第一电压源，耦接到该第二晶体管及该第四晶体管的源极；

一第二电压源，耦接到该发光组件的第二电极；以及

一开关电路，电连接到该第三晶体管的漏极与栅极。

2.如权利要求1所述的像素驱动电路，其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管均为P沟道薄膜晶体管，并且该第一电压源的电位高于该第二电压源的电位。

3.如权利要求2所述的像素驱动电路，其中该第二电压源接地。

4.如权利要求1所述的像素驱动电路，其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管均为N沟道薄膜晶体管，并且该第二电压源的电位高于该第一电压源的电位。

5.如权利要求4所述的像素驱动电路，其中该第一电压源接地。

6.如权利要求1所述的像素驱动电路，其中该开关电路包含：

一第五晶体管，具有一栅极、一源极与一漏极，该第五晶体管的栅极耦接到一第一扫描线，该第五晶体管的漏极电连接到该第三晶体管的漏极，该第五晶体管的源极耦接到一数据线；以及

一第六晶体管，具有一栅极、一源极与一漏极，该第六晶体管的栅极耦接到一第二扫描线，该第六晶体管的源极电连接到该第五晶体管的漏极，该第六晶体管的漏极耦接到该第一晶体管与该第三晶体管的栅极。

7.如权利要求6所述的像素驱动电路，其中该第五晶体管及该第六晶体管为N沟道薄膜晶体管。

8.如权利要求6所述的像素驱动电路，其中该第五晶体管及该第六晶体管为P沟道薄膜晶体管。

9.如权利要求1所述的像素驱动电路，其中该开关电路包含一第五晶体管与一第六晶体管，该等晶体管分别具有一栅极、一源极与一漏极，该第五晶体管的漏极与该第六晶体管的源极和该第三晶体管的漏极电连接，该第五晶体管与该第六晶体管的栅极耦接到一扫描线，该第五晶体管的源极耦接到一数据线，该第六晶体管的漏极耦接到该第一晶体管与该第三晶体管的栅极。

10.如权利要求9所述的像素驱动电路，其中该第五晶体管及该第六晶体管为N沟道薄膜晶体管。

11.如权利要求9所述的像素驱动电路，其中该第五晶体管及该第六晶体管为P沟道薄膜晶体管。

12.如权利要求1所述的像素驱动电路，还包括一电容，该电容的两端分别连接到该第一晶体管的栅极与源极间。

13.如权利要求1所述的像素驱动电路，其中该第一晶体管的沟道长宽比与该第三晶体管的沟道长宽比的比值大致等于该第二晶体管的沟道长宽比与该第四晶体管的沟道长宽比的比值。

14.如权利要求1所述的像素驱动电路，其中该第一晶体管的沟道长宽比相同于该第三晶体管的沟道长宽比，且该第二晶体管的沟道长宽比相同于该第四晶体管的沟道长宽比。

15.如权利要求1所述的像素驱动电路，其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管具有相同的沟道长宽比。

16.如权利要求1所述的像素驱动电路，其中该第一电晶体、该第二晶体管、该第三晶体管及该第四晶体管具有相同的沟道长度及宽度。

17.如权利要求1所述的像素驱动电路，其中该发光组件为一有机发光二极管。

18.一种有机电致发光显示器，包括如权利要求1所述的像素驱动电路。

Images