CN1317826C

CN1317826C - 接收装置

Info

Publication number: CN1317826C
Application number: CNB2004100967285A
Authority: CN
Inventors: 植松彰
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-25
Filing date: 2004-12-01
Publication date: 2007-05-23
Anticipated expiration: 2024-12-01
Also published as: EP1548944A3; JP4026593B2; US20050140424A1; DE602004014238D1; EP1548944A2; CN1638279A; JP2005191864A; EP1548944B1; US7176709B2

Abstract

一种差动电流驱动方式的数据传送接收装置，包括：接收节点，用于接收差动电流信号；电流电压转换单元，用于将来自所述接收节点的差动电流信号转换成相对应的电压；阻抗匹配单元，设置在所述接收节点和所述电流电压转换装置之间，包括作为所述接收节点的输入阻抗能够生成小于等于连接于所述接收节点的发送一侧传输线路特性阻抗的低阻抗的低阻抗电路单元，使所述输入阻抗与所述特性阻抗匹配；比较器，作为比较信号输入来自所述电流电压转换装置的差动电压信号，并将其比较结果作为输出数据。根据本发明，即便是使用MOS晶体管构成的接收装置，也能使接收装置的输入阻抗与传输线路的特性阻抗匹配。

Description

接收装置

技术领域

本发明涉及一种使用电流作为信号传输方式的差动电流驱动模式的数据传输接收装置。

背景技术

随着构成电子仪器的半导体集成电路和中央处理器(CPU)等运算速度的高速化和信号处理的大容量化等技术的发展，产生了在电子仪器之间、或构成电子仪器的电路之间，通过传输线路进行高速信号传输的需求。

在电子仪器之间、或者构成电子仪器的电路之间，通过传输线路进行信号传输时，为了解决在使用电压作为信号的传输方式的情况下，因传输线路的电容成分造成信号应答延迟的缺点。目前，正在开发一种使用电流作为信号的传输方式的高速接口电路。例如，开发一种被称之为LVDS(低电压差动信号，Low Voltage DifferentialSignaling的简称)的技术(例如，参照专利文献1)。

所述LVDS技术是指用互相反相、低电压(小振幅)变化的两个电压来驱动设置在发信装置上的恒定电流源，使差动电流在两根传输线路上流动，将流经设置在接收装置上的终端电阻的差动电流的变化作为电压的变化提取，接收信号。

另一方面，如果电路之间的传输信号的配线长度达到或超过信号的高频部分的波长的1/4，就会显现出电磁波的性质，并发生信号的反射、放射等的现象，导致波形劣化。要想防止发生所述现象、无波形劣化地进行信号传输，则需要将配线作为传输线路进行结构设计，根据其传输线路的特性阻抗，将发送电路一侧或接收电路一侧、或者以两侧为终端，取得阻抗匹配。

(专利文献1)日本专利特开2001-53598号公报

(专利文献2)日本专利特许第2919012号公报

如上所述，需要根据传输线路的特性阻抗将发送电路侧或接收电路侧、或者两侧作为终端并取得阻抗匹配。但是，在专利文献1中的差动电流驱动方式的数据传输的接口电路接收部中，由于将相当于传输线路终端部分的MOS晶体管33及34的栅极用恒压VB固定在被偏压的电位上，所以，信号接收部的输入阻抗高达250Ω～500Ω。因此，LVDS的发信装置和接收装置之间的传输线路特性阻抗Z0约为50Ω左右。另一方面，专利文献2所示的匹配电路是使用双极晶体管的结构，并非是使用MOS晶体管的装置。因此，对于使用半导体集成电路这样的MOS晶体管装置，难以进行阻抗匹配。

发明内容

因此，鉴于现有技术存在的缺陷，本发明的目的在于提供一种即便使用MOS晶体管构成的信号接收装置，也能使接收装置的输入阻抗与传输线路的特性阻抗取得匹配的信号接收装置。

本发明所涉及的接收装置是一种差动电流驱动模式的数据传输接收装置，包括：接收节点，用于接收差动电流信号；电流电压转换单元，用于转换成与来自所述接收节点的差动电流信号相对应的电压；阻抗匹配单元，设置在所述接收节点和所述电流电压转换装置之间，包括作为所述接收节点的输入阻抗能够生成小于等于连接于所述接收节点的发送侧传输线路的特性阻抗的低阻抗的低阻抗电路单元，使所述输入阻抗与所述发送侧传输线路的特性阻抗匹配；比较器，将从电流电压转换单元输入的差动电压信号作为比较信号，将其比较结果作为输出数据。

通过本发明，即便是使用MOS晶体管构成的信号接收装置，也能容易地使信号接收装置的输入阻抗与传输线路的特性阻抗取得匹配。

在本发明中：所述低阻抗电路单元由电流控制单元和电压翻转单元构成。所述电流控制单元用于控制在所述电流电压转换单元和所述接收节点之间流动的电流；所述电压翻转单元用于翻转所述电流控制单元输出端的电压，将所述翻转电压作为控制信号提供给所述电流控制单元。

本发明的特征还在于所述阻抗匹配单元所述阻抗匹配单元具有实现以下功能的结构：

在与所述发送侧传输线路进行阻抗匹配所需的阻抗中，通过所述低阻抗电路单元生成小于进行匹配所需阻抗的阻抗，用电阻补偿匹配所需阻抗的不足部分。

根据本发明，即便是传输线路的特性阻抗是若干不同规格的半导体装置，也能容易地用电阻进行调整。

根据本发明，阻抗匹配单元具有实现以下功能的结构，即，使由所述低阻抗电路单元生成的阻抗基本为零，用电阻补偿匹配所需的几乎全部阻抗。

附图说明

图1是表示本发明的实施例一的接收发送装置的电路图。

图2是表示低阻抗电路单元的一个构成例的电路图。

图3是表示低阻抗电路单元的其他构成例的电路图。

图4是表示低阻抗电路单元的其他的构成例的电路图。

图5表示本发明的实施例二的接收发送装置的电路图。

具体实施方式

参照附图，对本发明的实施方式进行说明。

实施例一

图1是根据本发明的实施例一的信号收发装置的电路图。

在图1中，信号收发装置的发送装置和接收装置均由半导体集成电路构成。在输入端子1输入“1”、“0”数据信号VIN，将通过反相器INV1翻转的数据信号输入到NMOS晶体管QN1、QN4的栅极，将通过反相器INV1翻转的数据信号的再通过反相器INV2进行翻转，并将翻转后的数据信号输入到NMOS晶体管QN2、QN3的栅极。NMOS晶体管QN1、QN3的源极通过恒流源IH一同连接到低电位点(基准电位点)VEE，NMOS晶体管QN2、QN4的源极通过恒流源IL一同连接到低电位点(基准电位点)VEE。还有，NMOS晶体管QN1、QN2的漏极通过线L1一同连接到输出端子2上，NMOS晶体管QN3、QN4的漏极通过线L2一同连接到输出端子3上。因此，当反相器INV1的输出为“1”时，NMOS晶体管QN1、QN4同时导通，可以在线L1上使恒电流IH从输出端子2通过NMOS晶体管QN1流向低电位点VEE，可以在线L2上使恒电流IL从输出端子3通过NMOS晶体管QN4流向低电位点VEE。另外，当反相器INV1的输出为“0”时，NMOS晶体管QN2、QN3同时导通，在线L1上可以使恒定电流IL从输出端子2通过NMOS晶体管QN2流向低电位点VEE，在线L2上可以使恒定电流IH从输出端子3通过NMOS晶体管QN3流向低电位点VEE。就是说，当数据输入信号VIN是“0”时，可以使恒定电流IH、IL在线L 1、L2(即传输线路4、5)上分别流动，数据输入信号VIN是“1”时，可以使恒定电流IL、IH在线L1、L2(即传输线路4、5)上分别流动。

通过传输线路4和5，将传送装置的输出端子2、3分别连接到接收装置的输入端子6、7上。接收装置的输入端子6、7的作用是作为接收节点(接收端)使用，接收相互反相的差动电流信号。另外，分别通过传输线路4、5从接收装置流向发送装置的一对差动电流信号IH、IL是电流流向相同(实际上流动的电流IH、IL的流向都是从接收装置到发送装置的方向)而电流量不同的信号。例如，IH＝500μA，IL＝100μA。

接收装置是差动电流驱动方式的数据传送接收装置，包括：接收相互反相的差动电流信号的接收节点6和7；分别与接收节点6和7连接的一对正相侧和负相侧接收电路；接收来自正相侧、负相侧接收电路的各自输出，通过比较将差动电流的变化作为电压的变化输出的比较器COMP；以及，比较器输出端子8。

正相序部分和负相序部分的接收电路构成相同。正相一侧接收电路包括：接收节点6，用于接收正相序电流信号；具有电流电压转换功能的PMOS晶体管QP1，用于转换成与来自接收节点6的正相电流信号对应的电压；阻抗匹配单元11，设置在接收节点6和具有所述电流电压转换功能的PMOS晶体管QP1之间，使接收节点6的输入阻抗与连接于接收节点6的发送侧传输线路4的特性阻抗Z0匹配；以及，高电位电源VDD导线。例如，特性阻抗Z0为50Ω。

PMOS晶体管QP1的栅极和漏极共同被连接，源极被连接到高电位电源VDD，设漏极电压为VR、流经源极和漏极之间电流为I、增益系数为βp、阈值为Vthp，那么，用MOS晶体管的饱和公式可表示为I＝βp(VDD-VR-Vthp)^2/2(但是，^是表示取幂)。由此，如果I＝IH，与其对应，决定PMOS晶体管QP1的漏极电压VR。即，如果所谓IH电流流过，分别对应的所谓VH电压就在漏极中作为输出而出现。就是说，电流能够转换成电压。

所述阻抗匹配单元11设置在接收节点6和具有所述电流电压转换功能的PMOS晶体管QP1之间，作为接收节点6的输入阻抗，包括：低阻抗电路单元12，用于能够生成小于等于连接于所述接收节点6的发送一侧传输线路4的特性阻抗Z0的低阻抗；电阻R1，用于补偿匹配所必需的不足部分的阻抗；通过所述阻抗匹配单元11，使所述输入阻抗与所述传输线路4的特性阻抗Z0匹配。

同样，所述负相侧接收电路包括：接收节点7，用于接收负相电流信号；具有电流电压转换功能的PMOS晶体管QP2，用于转换成与来自接收节点7的负相电流信号对应的电压；阻抗匹配单元13，设置在接收节点7和具有所述电流电压转换功能的PMOS晶体管QP2之间，用于使接收节点7的输入阻抗与连接于接收节点7的发送一侧传输线路5的特性阻抗Z0匹配；以及，高电位电源VDD的导线。

所述阻抗匹配单元13设置在接收节点7和具有所述电流电压转换功能的PMOS晶体管QP2之间，作为接收节点7的输入阻抗，包括：低阻抗电路单元14，用于能够生成小于等于连接于所述接收节点7的发送一侧传输线路5的特性阻抗Z0的低阻抗；以及，电阻R2，用于补偿匹配所必需的不足部分的阻抗；通过所述阻抗匹配单元13，使所述输入阻抗与所述传输线路5的特性阻抗Z0匹配。

比较器COMP将来自具有所述电流电压转换功能的PMOS晶体管QP1、QP2的各漏极的电压信号作为比较信号而输入，将其比较结果作为输出数据输出到输出端子8。

下面，围绕低阻抗电路单元12和14进行说明。

低阻抗电路单元12的构成包括：NMOS晶体管QN5，其具有电流控制功能，用于根据供给栅极的电压，控制在具有所述电流电压转换功能的PMOS晶体管QP1的漏极(及栅极)和所述接收节点6之间流动的电流；以及反相器INV3，其作为电压翻转单元，用于翻转所述NMOS晶体管QN5的源极一侧的电压，并将翻转电压作为控制信号反馈给NMOS晶体管QN5的栅极。

低阻抗电路单元14的构成包括：NMOS晶体管QN6，具有通过栅极供给的电压，控制在具有所述电流电压转换功能的PMOS晶体管QP2的漏极(及栅极)和所述接收节点7之间流动的电流的电流控制功能；以及反相器INV4，作为电压翻转单元，用于翻转所述NMOS晶体管QN6的源极一侧的电压，并将翻转电压作为控制信号反馈给NMOS晶体管QN6的栅极。

另外，关于所述阻抗匹配单元11，如果通过低阻抗电路单元12能得到与传输线路4阻抗匹配所必需的阻抗的话，就不必特别设置电阻R1。同样，关于所述阻抗匹配单元13，如果通过低阻抗电路单元14能得到与传输线路5阻抗匹配所必需的阻抗的话，也不必特别设置电阻R2。

但是，关于所述阻抗匹配单元11，也可以采用这样的构成，即，在与传输线路4阻抗匹配所必需的阻抗中，由所述低阻抗匹配单元12生成比与传输线路4阻抗匹配所必需的阻抗小的阻抗，匹配所必需的不足部分(少的部分)的阻抗可以用电阻R1补偿。同样，关于所述阻抗匹配单元13，也是在与传输线路5阻抗匹配所必需的阻抗中，由所述低阻抗匹配单元14生成比与传输线路5阻抗匹配所必需的阻抗小的阻抗，匹配所必需的不足部分(少的部分)的阻抗可以用电阻R2补偿。

另外，关于所述阻抗匹配单元11，也可以是这样的构成，即，使由所述低阻抗电路单元12生成的阻抗大致为零，可以用电阻R1补充匹配所必需的几乎全部阻抗。同样，关于所述阻抗匹配单元13，也可以是这样的构成，即，使由所述低阻抗电路单元14生成的阻抗大致为零，可以用电阻R2补偿匹配所必需的几乎全部阻抗(填补)。

图2至图4表示低阻抗电路单元12(或14)的构成例。

图2表示的是用串联在高电位一侧电源VDD和低电位一侧电源VEE之间的2个NMOS晶体管QN11、QN12构成反相器INV3(或者INV4)，所述反相器INV3(或者INV4)将具有电流控制功能的NMOS晶体管QN5的源极电压翻转并反馈到NMOS晶体管QN5的栅极。NMOS晶体管QN11的漏极和栅极共同连接于高电位电源VDD，NMOS晶体管QN11、QN12的连接点连接于所述NMOS晶体管QN5的栅极，所述NMOS晶体管QN5的源极连接于NMOS晶体管QN12的栅极，NMOS晶体管QN12的源极连接于低电位电源VEE。反馈控制信号Vf是将QN5的源极电压VS翻转的电压信号。

根据所述构成，实际上能得到的接收节点6和7的输入阻抗是50Ω～10Ω的左右。因此，当传输线路4和5的特性阻抗Z0是50Ω时，例如，在输入阻抗降到10Ω的情况下，作为电阻R1、R2的电阻值，分别设定为40Ω就可以。

图3所示的低阻抗电路单元12是代替图1反相器INV3，使用具有+、-输入端的差动放大器15的构成。将所述NMOS晶体管QN5的源极电压连接到差动放大器15的-端子，差动放大器15的+端子连接到基准电位电源Vref上，将差动放大器15的输出端连接到所述NMOS晶体管QN5的栅极上。

图4所示的低阻抗电路单元12是代替图1反相器INV3，使用在高电位电源VDD和低电位侧电源VEE之间串联PMOS晶体管QP11和NMOS晶体管QN13而成的CMOS反相器的构成。将所述NMOS晶体管QN5的源极电压连接到构成CMOS反相器的MOS晶体管QP11、QP13的共同连接的栅极上，将MOS晶体管QP11、QN13的漏极的连接点(输出点)连接到所述NMOS晶体管QN5的栅上。

根据本发明实施例一的接收装置，即便是使用MOS晶体管构成的接收装置，也能将接收装置的输入阻抗与传输线路特性阻抗进行匹配。

实施例二

图5是本发明的实施例二的接收发送装置的电路图。在与图1的实施例一相同的部分使用同样的附图标记。

图5所示的实施例二构成是，将图1实施例一的NMOS晶体管QN1～QN6置换成PMOS晶体管QP21～QP26、将实施例一的PMOS晶体管QP1、QP2置换成NMOS晶体管QN21、QN22。随着所述晶体管的置换，发送装置的恒流源IH、IL的配置将改变，在接收装置中，需要有恒流源I01、I02的结构。接收装置的阻抗匹配单元11A由具有电流控制功能的PMOS晶体管QP25和具有电压翻转功能的反相器INV3构成；阻抗匹配单元13A由具有电流控制功能的PMOS晶体管QP26和具有电压翻转功能的反相器INV4构成。QN21、QN22是构成电流电压转换装置的NMOS晶体管。

在图5的实施例二的情况下，当数据输入信号VIN是“0”时，可以分别使恒电流IL、IH在传输线路4、5流动；当输入信号VIN是“1”时，可以分别使恒电流IH、IL在传输线路4、5流动。接收装置的输入端子6、7作为接收节点(接收端)具有接收相互反相的差动电流信号的功能。但是，从接收装置分别通过传送路4、5向发送装置流动的一对差动电流信号IH、IL是电流的流向相同(实际上流动的电流IH、IL的流向全都是从发送装置到接收装置的方向)、电流量不同的信号。例如，IH＝500μA，IL＝100μA。

根据本发明实施例二的接收装置，与实施例一相同，即便是使用MOS晶体管构成的接收装置，也能将接收装置的输入阻抗与传输线路的特性阻抗进行匹配。

还有，如上所述的实施例表示都是使用MOS晶体管的半导体集成电路的构成例。但是，在使用双极晶体管的半导体电路中也能实现。

本发明，使用在高速且低电压驱动的半导体集成装置中的信号接收装置上尤为有效。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同替换均由所附的权利要求书的内容涵盖。

符号说明

6、7 接收节点

11、11A、13、13A 阻抗匹配单元

12、12A、14、14A 低阻抗电路单元

R1、R2 电阻

Claims

1.一种以差动电流驱动模式传输数据的信号接收装置，其特征在于包括：

信号接收节点，用于接收差动电流信号；

电流电压转换单元，用于将电流转换成与来自所述信号接收节点的差动电流信号相对应的电压；

阻抗匹配单元，其设置在所述信号接收节点和所述电流电压转换单元之间，包括低阻抗电路单元，所述低阻抗电路单元能够生成小于等于连接于所述信号接收节点的信号发送侧传输线路的特性阻抗的低阻抗，以作为所述信号接收节点的输入阻抗，使所述输入阻抗与所述信号发送侧传输线路的特性阻抗匹配；其中所述低阻抗电路单元包括：

电流控制单元，用于控制在所述电流电压转换单元和所述信号接收节点之间流动的电流，

电压翻转单元，用于翻转所述电流控制单元输出端的电压，并将经过翻转的电压作为控制信号提供给所述电流控制单元，以及

比较器，来自所述电流电压转换单元的差动电压信号作为比较信号输入所述比较器，所述比较器将比较结果作为输出数据输出。

2.根据权利要求1所述的信号接收装置，其特征在于，所述阻抗匹配单元具有实现以下功能的结构：

通过所述低阻抗电路单元，生成与所述发送侧传输线路阻抗匹配所需的阻抗中的比匹配所需的阻抗小的阻抗，用电阻补偿匹配所需阻抗的不足部分，所述电阻连接在所述接收节点与所述低阻抗电路单元之间。

3.根据权利要求1所述的信号接收装置，其特征在于，所述阻抗匹配单元具有实现以下功能的结构，使由所述低阻抗电路单元生成的阻抗基本上为零，用电阻补偿匹配所需的几乎全部阻抗，所述电阻连接在所述接收节点与所述低阻抗电路单元之间。