CN1099162C - 通用的发送器装置 - Google Patents

通用的发送器装置 Download PDF

Info

Publication number
CN1099162C
CN1099162C CN96196951A CN96196951A CN1099162C CN 1099162 C CN1099162 C CN 1099162C CN 96196951 A CN96196951 A CN 96196951A CN 96196951 A CN96196951 A CN 96196951A CN 1099162 C CN1099162 C CN 1099162C
Authority
CN
China
Prior art keywords
mos transistor
sender device
voltage
mos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96196951A
Other languages
English (en)
Other versions
CN1196142A (zh
Inventor
M·赫堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1196142A publication Critical patent/CN1196142A/zh
Application granted granted Critical
Publication of CN1099162C publication Critical patent/CN1099162C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Surgical Instruments (AREA)
  • Flexible Shafts (AREA)
  • Fish Paste Products (AREA)

Abstract

一种能够以二进制电信号的形式向接收器装置发送数字信息的发送器装置。把N-MOS晶体管及P-MOS晶体管成对排列起来。每一对包括一个N-MOS晶体管及一个P-MOS晶体管。设置在一对中的N-MOS晶体管的N-沟道与设置在同一对中的P-MOS晶体管的P-沟道并联连接，借此，实现宽广的信令电压范围。

Description

通用的发送器装置
技术领域
本发明涉及用来以二进制电信号的形式向接收器装置发送数字信息的发送器装置。所述发送器装置包括N-MOS晶体管及P-MOS晶体管。每一个N-MOS晶体管具有N-沟道，每一个P-MOS晶体管具有P-沟道。
背景技术
电子技术及设计方面的进展，尤其是为改进功耗及速度等性能所作的努力，已对电路与电路板之间的二进制电信令引出很多概念。早期的概念为DTL(二极管-晶体管逻辑)、TTL(晶体管-晶体管逻辑)及ECL(射极耦合逻辑)。这些概念采用所谓的单端信令。更近斯的概念经常采用称为差分信令(differentialsignalling)、亦称为平衡信令的技术，这种技术使用两条信令线。这样的概念为DPECL(差示伪射极耦合逻辑)、LVDS(低压差示信令)及GLVDS(接地的低压差分信令)。在瑞典专利申请SE 9304025-1及SE 9400971-9中，公开了GLVDS。
虽然上述差示信令概念确实是差示的，但是，但两条信令线的每一条都工作在相对于地为固定的标称电压。每一条线工作于分别称为低电压电平及高电压电平的两个电压电平。
DPECL一般具有信令低压电平3.4V及高压电平3.9V。另一方面，LVDS具有低电平0.95V及高电平1.45V，而GLVDS具有低电平0V及高电平0.5V。这些电压都相对于地而言。
上述各类信令概念的发送器装置及接收器装置分别发送及接收在相当窄的电压区间内的信号。特别是，用来在接近于地电平的电位进行信令工作的发送器装置及接收器装置，例如GLVDS，一般仅对低信令电压电平(例如，小于1V)工作。这样的发送器装置与要求其它信令电压电平的不同信令概念的接收器装置并不兼容。
为工作于信令电压电平在宽广范围内的通用发送器装置设计电子电路是一个待解决的问题。
在US 5179293中，公开了一种用来在导通方式与禁止方式之间切换双极输出级的技术和电路。在禁止方式下，使输出级处于去激励状态，该级的输出节点呈现高阻抗。
在US 531 9259中，公开了一种适用于各种电源电压(其中包括电源电压小于5伏)的输出级。当超出合理范围的电压加到这种输出级的输出焊盘上时，该输出级允许正常工作。
在US 5111080中，公开了一种把一个信号变换成两个互补信号的信号发送电路，这两个互补信号通过串联电阻从信号发送电路输出。该串联电阻及信号接收端提供的端接电阻减小了这两个互补信号中每一个信号的幅度。信号接收端移动其接收到的输入电平。通过高输入阻抗的差分放大电路放大该电平已被移动的信号。
发明内容
本发明的一个目的是解决上述为工作于宽广的信令电压范围内的通用发送器装置设计电子电路的问题。
借助于包括晶体管对的发送器装置实现了这一目的。每一个晶体管对本身包括一个N-MOS晶体管及一个P-MOS晶体管。一对中的N-MOS晶体管的N-沟道与同一对中的P-MOS晶体管的P-沟道并联连接。在第一工作方式下，N-MOS晶体管是导通的；在第二工作方式下，P-MOS晶体管是导通的。通过具有互补值的信号来控制这一对中N-MOS晶体管的栅极端及同一对中P-MOS晶体管的栅极端。
根据本发明的发送器装置与几种现有信令概念(例如DPECL、LVDS及GLVDS)的接收器装置兼容。还可以相信，根据本发明的发送器装置与未来的信令概念兼容。这种发送器装置的信令电压的范围为：从稍负的值(例如，-0.5V)一直到几伏(例如，5V)左右。
附图说明
根据参照附图的下列描述，本发明连同进一步的目的及其优点将变得很清楚，其中：
图1为根据本发明信号发送器装置的电路图；
图2为根据本发明信号发送器装置的电路图，这里，把衬底连接到分压网络上；
图3以图示出在不同信令电压下的工作方式；
图4以图示出在根据本发明的发送器装置中，在不同的电压下，N-MOS晶体管及P-MOS晶体管的电导率；
图5示出包括根据本发明的发送器装置在内的发送器装置单元，该信号发送器装置从接收器装置单元接受其电源电压；
图6示出包括根据本发明信号的发送器装置在内的发送器装置单元，该信号发送器装置从该发送器装置单元接受其电源电压，所述电源电压由接收器装置单元来确定。
具体实施方式
图1示出根据本发明的发送器装置1。发送器装置1的输入端INP连接到倒相器2、3的输入端上。倒相器2、3的输出端又连接到倒相器4、5的输入端上。倒相器5的输出端连接到倒相器6的输入端上。倒相器2-6的负电源端连接到地GND，而正电源端连接到电源电压VCC上。倒相器4的输出端连接到N-MOS晶体管7、8的栅极及P-MOS晶体管9、10的栅极上。倒相器6的输出端连接到N-MOS晶体管11、12的栅极及P-MOS晶体管13、14的栅极上。N-MOS晶体管7、11的漏极端及P-MOS晶体管9、13的源极端连接到电源电压VBH上。N-MOS晶体管8、12的源极端及P-MOS晶体管10、14的漏极端连接到电源电压VBL上。晶体管7、10的源极端及晶体管12、13的漏极端连接到发送器装置1的一个输出端OUTP上。晶体管8、9的漏极端及晶体管11、14的源极端连接到发送器装置1的第2输出端OUTN上。
P-MOS晶体管9、10、13、14的体端通过电阻15连接到电源电压VBH上。N-MOS晶体管7、8、11、12的体端通过电阻16连接到电源电压VBL上。
因此，N-MOS晶体管7、8、11、12的N-沟道与相应的P-MOS晶体管9、10、13、14的P-沟道并联连接。
发送器装置在其输入端INP上从逻辑电路(未示出)接受二进制信号，在一系列倒相器2-6中，把该二进制信号变换成具有互补值的第一及第二信号。因此，在倒相器4、6之一的输出端上存在着低电压，而在倒相器4或6之另一的输出端上的存在着高电压。该低电压接近于地GND，该高电压接近于VCC。初一看可能似乎是冗余的倒相器2-5可用来使连接到晶体管7～14的栅极上的两个信号彼此同相。这通过放慢倒相器2的响应(例如，通过连接到倒相器2输出端上的容性负载(未示出))来实现。倒相器4恢复来自倒相器2输出端的信号的形状。
发送器装置能够在其输出端OUTP、OUTN上产生电压，其范围从稍负的值(约-0.5V)一直到某些电压值(作为一个例子，当VCC为3.3V时，给出5V左右)。作为是在发送器装置输出端OUTP与OUTN之间电压差VOUTP-VOUTN的电压摆幅，在空载时一般为±0.5V，但也可能脱离此值。通过适当地选择电源电压VBH、VBL，设定在输出端OUTP、OUTN上的电压，对此，将作进一步描述。
由于MOS晶体管固有的导通时的电阻RDSON，有载发送器装置的输出电压可能不同于电源电压VBH、VBL。连接到发送器装置上的、一般为信号接收器装置及端接网络的负载将通过将晶体管取出电流，该电流在晶体管两端引起电压降。当选择电源电压VBH、VBL时，可把这一电压降补偿掉，以获得预定的输出电压。
假定适当地安排了端接网络(未示出)，通过例如选择VBH＝3.9V及VBL＝3.4V，则输出电压VOUTP及VOUTN将与DPECL接收器装置的信令电压兼容。当VBH＝1.45V及VBL＝0.95V时，输出OUTP、OUTN与LVDS接收器装置兼容。当VBH＝0.5V及VBL＝0V时，输出OUTP、OUTN与GLVDS接收器装置兼容。
通过描述两种工作方式，将进一步说明发送器装置。在要描述的第一方式下，电源电压VBH及VBL在工作范围的较低区域内。作为一个例子，VBH为0.5V及VBL为0V。在要描述的第二方式下，VBH及VBL为几伏左右。作为一个例子，VBH为3.9V及VBL为3.4V。在两种工作方式下，输入INP可以是接近于VCC的高电平，或者是接近于地GND的低电平。
在第一工作方式下，P-MOS晶体管9、10、13、14为不导通状态。在这一方式下，P-MOS晶体管9、10、13、14两端的电压降UGS并未大到足以使该P-MOS晶体管9、10、13、14进入导通状态。只对晶体管9图示了UGS。当输入INP为高电平时，倒相器4的输出为高电平，近似为3.3V，倒相器6的输出为低电平，近似为0V。于是，N-MOS晶体管11、12也将为不导通状态，而N-MOS晶体管7、8为导通状态，因为N-MOS晶体管7、8的电压降UGS已超过例如0.7V的门限值。其结果是，输出OUTP为由导通时晶体管7两端的电压降UDS确定的高电压，而输出OUTN为由导通时晶体管8两端的电压降UDS确定的低电压。只对晶体管7图示了UDS。当输入INP为低电平时，倒相器4、6的输出电平互换了，即倒相器4的输出为低电平，倒相器6的输出为高电平。只有晶体管11、12将导通，在输出端OUTP上产生低电压，在输出端OUTN上产生高电压。忽略导通时晶体管的电压降(它是由导通时的电阻RDSON及通过该晶体管流出的电压ID造成的)，上述高电压等于VBH，即0.5V，低电压等于VBL，即0V。
在第二工作方式下，N-MOS晶体管7、8、11、12为不导通状态。当输入INP为高电平时，晶体管9、10不导通，晶体管13、14导通。假定忽略导通时晶体管两端的电压降，则输出OUTP的电压为3.9V，输出OUTN的电压为3.4V。当输入INP为低电平时，发送器装置输出端OUTP及OUTN上的电压互换了。
因此，在第一工作方式下，只有第一组晶体管(N-MOS晶体管7、8、11、12)是导通的；在第二工作方式下，只有第二组晶体管(P-MOS晶体管9、10、13、14)是导通的。
当VBL为1V左右，VBH为VBL+0.5V左右时，在这两种工作方式之间存在着一个交叉区域，在该交叉区域内，两组晶体管是部分导通的。通过精心设计，发送器装置1在以前描述的两种工作方式之间几乎无接缝地工作。这例如借助于通过电阻15、16把P-MOS晶体管9、10、13、14的体端连接到VBH上，把N-MOS晶体管7、8、11、12的体端(假定它们是可以达到的)连接到VBL上而实现。通过把晶体管的体端连接到电阻15、16、17、18的分压网络上，如图2所示，而不是将其直接连接到VBH及VBL上，来改变门限电压VDSth，藉此，扩展或移动每一种方式的工作范围。藉此，在设计期间内可以控制两种方式之间的重叠。另一种方法(未示出)是把体端连接到可编程序的电压基准上，藉此，通过改变该电压基准的电压值，可以动态地控制该重叠。
对于熟悉本技术的人，正常的实践将是把P-MOS晶体管9、10、13、14的体端连接到VCC上。这将排除工作电压VBH超过VCC+二极管正向电压降(近似为0.7V)，因为在P-MOS晶体管9、10、13、14中存在着寄生二极管。作为一个例子，图2示出晶体管9的寄生二极管19。根据本发明之目的，可以把工作电压VBH选择为显著高于VCC+0.7V(例如，选为VCC+1.7V)，这是按本发明的体端的安排确定的。
图3示出作为时间函数的发送器装置的输出电压UOUTP。还示出分别标为N-MOS及P-MOS的两种部分重叠的工作方式。电源电压VBL从-0.5V扫描到4.5V，电源电压VBH从0V扫描到5V。在扫描时间t的期间内，输入INP不断反复。正如可从图中看到的那样，输出电压Voutp从-0.5V不间断地变化到5V。在扫描时间的期间内，发送器装置从第一工作方式过渡到第二工作方式。
图4示出作为电源电压VBL、VBH的函数的电导率1/z。示出了：N-MOS晶体管(例如，N-MOS晶体管7)的电导率、相应的P-MOS晶体管(例如，晶体管13)的电导率，以及在发送器装置1的输出端OUTP上相对于地GND的合成电导率1/z。合成的电导率是同时导通的晶体管的电导率之和。通过适当地设定体端上的电压使这些晶体管偏置，使得在发送器装置的整个工作范围内，合成的电导率近似恒定。
被用来把信号以高信令速度从发送器装置传送到接收器装置的线路被设计成传输线。在理想情况下，传输线的端接阻抗匹配于传输线的特性阻抗。把发送器装置1的阻抗设计成粗略地匹配于用来把信号发送器装置与信号接收器装置互连起来的传输线的特性阻抗，而不必采用用来端接的专用电阻性元件，例如，电阻或MOS晶体管。这通过选择具有适当阻抗值RDSON的晶体管来实现。
图5示出根据本发明的连接到接收器装置20上的信号发送器装置1。发送器装置1及接收器装置20被安置到不同的单元21及22(例如，两块电路板)上。由接收器装置单元22提供电源电压VBH及VBL。因此，信令电压VOUTN、VOUTH由接收器装置单元22确定，设定这些信令电压以适应接收器装置1的信令电压。一种用来对发送器装置1实现适当的电源电压VBH、VBL的简单方法是利用分压器网络23、24，该分压器网络分别连接到接收器装置单元22的电源电压VR及地G上。提供了电容器25、26，以便使电源电压VBH、VBL去耦。
图6示出一种用来实现由接收器装置单元22为发送器装置1确定的适当电源电压VBH、VBL的不同方法。接收器装置单元22的端接网络27、28连接到固定的电压基准VREF上，该电压基准在接收器装置20的信令电压范围内。提供给发送器装置1的电源被安置在发送器装置单元21上。该电源包括两个电流发生器29、30。本来就已知，这样的电源提供浮动电压，即，电源电压VBH及VBL不是相对于一个固定的电压基准。因此，输出OUTP、OUTH也是浮动的(参看图3)。提供了电容器31、32，以便使电源电压VBH、VBL去耦。因此，由端接网络的电压基准VREF来强制信令电平。
由接收器装置单元22来支配信令电平的优点在于，当以较新设计的、包容使用不同信令电平的不同接收器装置20的另一种接收器装置单元22来代替接收器装置单元22时，并不需要修改现存的发送器装置单元21。
本领域的技术人员在所描述的实施例中可以进行各种变更及修改，而不脱离本发明的范围及精神。例如，在实施例中所阐明的电压值只打算作为用来说明本发明原理的例子。可以利用其它电压值而不改变本发明的实质。还可以把本发明的主要原理应用于单端发送器装置上，在现有技术中，单端信令是熟知的。

Claims (9)

1.一种用来以二进制电信号的形式向接收器装置发送数字信息的发送器装置，所述发送器装置包括N-MOS晶体管(7、8、11、12)，每一个N-MOS晶体管具有N-沟道，及P-MOS晶体管(9、10、13、14)，每一个P-MOS晶体管具有P-沟道，其中
所述发送器装置包括晶体管对(7、13；8、14；9、11；10、12)，每一对所述晶体管对又包括所述N-MOS晶体管之一及所述P-MOS晶体管之一；
在一对中所包括的N-MOS晶体管的所述N-沟道与在同一对中所包括的P-MOS晶体管的所述P-沟道并联连接；
在第一工作方式下，所述N-MOS晶体管是导通的；在第二工作方式下，所述P-MOS晶体管是导通的；
由具有互补值的信号控制在所述对中所包括的所述N-MOS晶体管的栅端流及在同一对中所包括的所述P-MOS晶体管的栅极端。
2.根据权利要求1所述的发送器装置，其特征在于，所述P-MOS晶体管(9、10、13、14)的体端连接到正电源电压(VBH)上。
3.根据权利要求1所述的发送器装置，其特征在于，所述N-MOS晶体管的体端连接到负电源电压(VBL)上。
4.根据权利要求1所述的发送器装置，其特征在于，体端通过电阻网络连接到电源电压(VBL、VBH)上。
5.根据权利要求1所述的发送器装置，其特征在于，在所述第一工作方式下，通过利用所述N-MOS晶体管(7、8、11、12)的固有阻抗，以及在所述第二工作方式下，通过利用所述P-MOS晶体管(9、10、13、14)的固有阻抗，使所述发送器装置的输出阻抗匹配于连接到所述发送器装置输出端的传输线的特性阻抗。
6.根据权利要求4所述的发送器装置，其特征在于，由其中设置着所述接收器装置(20)的单元(22)来提供所述电源电压。
7.根据权利要求4所述的发送器装置，其特征在于，所述电源电压相对于地是浮动的。
8.根据权利要求1所述的发送器装置，其特征在于，由其中设置着所述接收器装置(20)的单元(22)，通过设定端接网络被连接到其上的基准电压(VREF)，来控制信令电压。
9.根据权利要求1所述的连接到接收器装置上的发送器装置，其特征在于
所述电源电压装置为分别被连接到接收器装置单元(22)的电源电压(VR)及地(G)上的分压器网络(23、24)。
CN96196951A 1995-07-27 1996-07-24 通用的发送器装置 Expired - Fee Related CN1099162C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE95027157 1995-07-27
SE9502715A SE504636C2 (sv) 1995-07-27 1995-07-27 Universell sändaranordning
SE9502715-7 1995-07-27

Publications (2)

Publication Number Publication Date
CN1196142A CN1196142A (zh) 1998-10-14
CN1099162C true CN1099162C (zh) 2003-01-15

Family

ID=20399084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96196951A Expired - Fee Related CN1099162C (zh) 1995-07-27 1996-07-24 通用的发送器装置

Country Status (12)

Country Link
US (1) US5994921A (zh)
EP (1) EP0840954A2 (zh)
JP (1) JPH11510338A (zh)
KR (2) KR100386929B1 (zh)
CN (1) CN1099162C (zh)
AU (1) AU717718B2 (zh)
BR (1) BR9609956A (zh)
CA (1) CA2227890A1 (zh)
DE (1) DE19601386C2 (zh)
MX (1) MX9800634A (zh)
SE (1) SE504636C2 (zh)
WO (1) WO1997005701A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096746C (zh) * 1996-01-16 2002-12-18 艾利森电话股份有限公司 输出缓冲开关电路
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
DE19803796B4 (de) * 1998-01-30 2006-10-26 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung
US7196556B1 (en) * 1998-07-02 2007-03-27 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6130548A (en) * 1999-07-09 2000-10-10 Motorola Inc. Signal converting receiver having constant hysteresis, and method therefor
US6600338B1 (en) * 2001-05-04 2003-07-29 Rambus, Inc. Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
US6529050B1 (en) * 2001-08-20 2003-03-04 National Semiconductor Corporation High-speed clock buffer that has a substantially reduced crowbar current
JP4721578B2 (ja) * 2001-09-07 2011-07-13 ルネサスエレクトロニクス株式会社 ドライバ回路
US7702293B2 (en) * 2001-11-02 2010-04-20 Nokia Corporation Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
DE10155526C2 (de) 2001-11-12 2003-09-04 Infineon Technologies Ag LVDS-Treiber für kleine Versorungsspannungen
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
US20070206641A1 (en) * 2005-11-10 2007-09-06 X-Emi, Inc. Encoding and deserialization-serialization for digital signals
US8653853B1 (en) * 2006-12-31 2014-02-18 Altera Corporation Differential interfaces for power domain crossings
JP5971113B2 (ja) 2012-12-26 2016-08-17 富士通株式会社 差動信号スキュー調整方法および送信回路
US8791743B1 (en) * 2013-02-18 2014-07-29 Apple Inc. Balanced level shifter with wide operation range
TWI610314B (zh) * 2014-03-10 2018-01-01 Toshiba Memory Corp 半導體積體電路裝置
KR102143197B1 (ko) 2020-03-11 2020-08-11 (주)에프엠코퍼레이션 리프트 기능을 갖는 자동차용 쇼링장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
US5263049A (en) * 1990-02-15 1993-11-16 Advanced Micro Devices Inc. Method and apparatus for CMOS differential drive having a rapid turn off
WO1996015616A2 (en) * 1994-11-14 1996-05-23 Telecom Finland Oy Method and telecommunication system for charging a user

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942690A (ja) * 1982-09-03 1984-03-09 Toshiba Corp 半導体記憶装置
US4527081A (en) * 1983-02-11 1985-07-02 The United States Of America As Represented By The Scretary Of The Army Overshoot predriven semi-asynchronous driver
JPS61294931A (ja) * 1985-06-21 1986-12-25 Mitsubishi Electric Corp 半導体装置およびデ−タ伝送路
US5179293A (en) * 1988-11-28 1993-01-12 Analog Devices, Inc. Bipolar output stage switching circuit
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
JPH0435224A (ja) * 1990-05-28 1992-02-06 Nec Corp 半導体装置
JP2943542B2 (ja) * 1992-11-25 1999-08-30 株式会社デンソー 差動型データ伝送装置
JPH06188718A (ja) * 1992-12-15 1994-07-08 Mitsubishi Electric Corp 半導体集積回路装置
US5319259A (en) * 1992-12-22 1994-06-07 National Semiconductor Corp. Low voltage input and output circuits with overvoltage protection
SE515490C2 (sv) * 1993-12-03 2001-08-13 Ericsson Telefon Ab L M Signaleringssystem
JPH07249975A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 状態遷移時間制御型差動出力回路
SE503568C2 (sv) * 1994-03-23 1996-07-08 Ericsson Telefon Ab L M Signalmottagande och signalbehandlande enhet
JPH08251010A (ja) * 1995-03-10 1996-09-27 Mitsubishi Electric Corp 半導体装置
DE19510947C1 (de) * 1995-03-25 1996-11-28 Hella Kg Hueck & Co Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen
US5585744A (en) * 1995-10-13 1996-12-17 Cirrus Logic, Inc. Circuits systems and methods for reducing power loss during transfer of data across a conductive line

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
US5263049A (en) * 1990-02-15 1993-11-16 Advanced Micro Devices Inc. Method and apparatus for CMOS differential drive having a rapid turn off
WO1996015616A2 (en) * 1994-11-14 1996-05-23 Telecom Finland Oy Method and telecommunication system for charging a user

Also Published As

Publication number Publication date
DE19601386C2 (de) 1998-01-29
MX9800634A (es) 1998-04-30
CN1196142A (zh) 1998-10-14
KR19990035886A (ko) 1999-05-25
AU6538996A (en) 1997-02-26
AU717718B2 (en) 2000-03-30
WO1997005701A2 (en) 1997-02-13
CA2227890A1 (en) 1997-02-13
SE504636C2 (sv) 1997-03-24
KR100406246B1 (ko) 2004-04-03
BR9609956A (pt) 1999-02-02
SE9502715L (sv) 1997-01-28
JPH11510338A (ja) 1999-09-07
DE19601386A1 (de) 1997-01-30
WO1997005701A3 (en) 1997-04-17
KR19990077343A (ko) 1999-10-25
EP0840954A2 (en) 1998-05-13
US5994921A (en) 1999-11-30
SE9502715D0 (sv) 1995-07-27
KR100386929B1 (ko) 2003-08-25

Similar Documents

Publication Publication Date Title
CN1099162C (zh) 通用的发送器装置
US6307395B1 (en) Termination circuits and methods for bused and networked devices
US6597229B1 (en) Interface circuit and, electronic device and communication system provided with same
US11451197B2 (en) Output stage circuit
CN1250175A (zh) 接口电路以及包括该接口电路的输入缓冲器集成电路
US6331787B1 (en) Termination circuits and methods therefor
EP0194134A2 (en) Semiconductor integrated circuit device
MXPA98000634A (en) Univer issuing device
US6717456B2 (en) Level conversion circuit
AU608822B2 (en) Bus transmitter having controlled trapezoidal slew rate
KR920007097B1 (ko) 제어된 사다리꼴 회전율을 갖는 버스 전송기
US5869984A (en) Output buffer circuit utilizing FETS for lowering output resistance of a circuit block
CN1194502A (zh) 半导体器件及其输入和输出电路
US6323675B1 (en) Termination circuits and methods therefor
US6664815B2 (en) Output driver circuit with current detection
US6331786B1 (en) Termination circuits and methods therefor
KR100420689B1 (ko) 버퍼회로
US4978871A (en) Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage
US6323676B1 (en) Termination circuits and methods therefor
CN112994732B (zh) 一种rs-485收发器用高阻态控制电路
CN113037320B (zh) 一种用于rs-485收发器的高阻态控制电路
US6316984B1 (en) Interface circuit
JP3278826B2 (ja) インタフェース回路
US6326804B1 (en) Termination circuits and methods therefor
US6326805B1 (en) Termination circuits and methods therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1015564

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030115

Termination date: 20140724

EXPY Termination of patent right or utility model