SE515490C2 - Signaleringssystem - Google Patents

Description

515 490 _2_ spänning eller en -källa.

Mera speciellt bygger uppfinningen på att utgångsbuffert- kretsen skall på känt sätt bestå av två seriekopplade tran- sistorer, anslutna mellan en för en hög informationsbärande digitalrelaterad utsignal anpassad spänningsnivå och en för en låg informationsbärande digitalrelaterad utsignal anpassad spänningsnivå.

Vidare bygger uppfinningen på den insikten att för nämnda digitala signalöverföring så skall, för att kunna särskilja ett digitalt värde från ett motsatt digitalt värde, de utgångsbufferten tillhöriga seriekopplade transistorerna vara drivna så att de i ett första tillstånd uppvisar egenskaper svarande mot en hög impedans, och därmed spärrar en strömgenomgång, och i ett annat tillstånd uppvisar egenskaper svarande mot en låg impedans, och därmed tillåter en strömgenomgång. Övergången mellan ovan nämnda tillstånd alstrar en spännings- eller strömflank, och vilken flank är avsedd att skilja en digital informationsbit från en annan intilliggande digital informationsbit.

Tidsvaraktigheten mellan mest närbelägna spännings- eller strömflanker benämnes i det efterföljande som en "puls".

Vid digitala informationsbärande signaler kommer normalt tidsvaraktigheten mellan mest närbelägna spännings- eller strömflanker att variera, men kommer ändå i det efterföljande att benämnas "puls".

TEKNIKENS TIDIGARE STÅNDPUNKT Signaleringssystem, av ovan angiven beskaffenhet och lik- 515 490 _3._ nande, är tidigare kända i ett stort antal och när det gäller vald signalkaraktär för utnyttjade gränssnitt eller interface mellan signalsändare - förbindelse och förbindelse - signal- mottagare, så är dessa även kända i ett flertal utförings- former. Vissa av dessa signalkaraktärer är därutöver standar- diserade.

Som exempel på teknikens tidigare ståndpunkt i detta avseen- de, och med hänsyn till de signifikativa egenskaper som är förknippade med föreliggande uppfinning, skall här endast nämnas följande kända system; LVDS (Low Voltage Differential Signal), ECL (Emitter Coupled Logic), med ett system med positiv matning, PECL (Pseudo Emitter Coupled Logic), CML (Current Mode Logic) och GTL (Gunning Transceiver Logic).

För en ytterligare beskrivning över förutsättningarna för LVDS-systemet hänvisas till publikationen IEEE Pl596.3, 9 sept. 1993, för PECL-systemet hänvisas till publikationen Motorola ECL System Design Handbook (ECL-systmet är ett negativt system som uppskiftat till +5V matnings- eller systemspänning ger PECL) och för GTL-systemet hänvisas till publikationen IEEE/ISSCC 92, WP 3,7, B. Gunning, Xerox PARC.

Var och en av dessa kommer att beskrivas närmare med en direkt hänvisning till den efterföljande beskrivningen, och med hänvisning till bilagda schematiska ritningsfigurer 1 till 6.

Redan nu kan dock omnämnas att LVDS-systemet är konstruerat så att vid en signalering så kommer den genom förbindelsen drivna strömmen att av en styrsignal kopplas in genom att 515 490 _4._ aktivera två första buffertkretstillhöriga transistorer.

Detta ger en strömpuls och en riktning som alstrar en positiv spänning över en mottagartillhörig terminerande impedans, dimensionerad för att uppvisa utpräglade resistiva egenskaper och benämnes därför "resistans" i den efterföljande beskriv- ningen.

När den genom förbindelsen drivna strömmen kopplas in av två andra buffertkretstillhöriga eller sändarrelaterade transis- torer erhålles en låg signal. Detta ger en ström och en riktning som alstrar en negativ spänning över den termineran- de resistansen.

Här bör beaktas att systemet kräver, förutom de två första och de två andra transistorerna, jämväl två ytterligare transistorer, en ansluten till en matningsspänning, via en transistor (Cra), och en ansluten till "O"-potential eller jordpotential, via en transistor (Crb).

Vidare skall bemärkas att de två första och de två andra transistorerna är så sammankopplade att två och två göres ledande via var sin styrsignal, för att ge ett "differenti- ellt" signalmönster eller signalering.

Förutom detta "differentiella" signalmönster kan transis- torerna undantagsvis styras för ett "single ended" signalmön- ster eller signalering.

Här bör beaktas att systemet icke utnyttjar en anslutning av någon transistor till 0-nivå eller jordnivå och att utnytt- jandet utav fyra transistorer ger ett "differentiellt" sig- nalmönster.

Vidare utnyttjas en sändartillhörig "konstant" matningsström, som, av nämnda styrsignal påverkbara transistorer, kopplas 515 490 _5_ eller ledes till mottagaren via förbindelsens ledare.

Här kan dock nämnas att transistorerna "Cra" och "Crb" är kopplade till två interna, en drivkrets tillhöriga, regler- kretsar, av vilka den ena är anordnad att reglera strömvärdet "I", så att detta befinner sig inom ett bestämt värde, säg ca 4 mA, medan den andra är anordnad att reglera medelvärdet för signalspänningen, så att denna befinner sig inom ett bestämt värde, säg omkring l,2V.

Ett PECL-signaleringssystem anvisar ett signaleringsmönster förorsakat av att sändarens utgångskrets skall utgöras av emitter - utgångar för två buffertkretsrelaterade transisto- rer och dessa kan drivas för att alstra ett "differentiellt" signalmönster.

Här visas utnyttjandet utav fyra bipolära transistorer, där två är tilldelade själva buffertkretsen och två är tilldelade en erforderlig drivkrets.

En av transistorerna i buffertkretsen är styrbar av en tran- sistor i drivkretsen, så att när den senare intager ett första tillstånd bringas transistorn i buffertkretsen till ett annat tillstånd och vice versa.

Dessa transistorer är således styrbara två och två för en signalsändning.

Här visas en bipolär lösning, som dock även kan utföras med hjälp av komponenter ingående i CMOS-kretsar.

Drivsteget är försett med en konstant strömgenerator.

En signalering enligt CML-systmet arbetar med en strömsänkan- de utgångssignal, vid bildandet utav erforderlig flank, och 515 490 _6_ två utgångstransistorer är anordnade och sammankopplade som ett differentierande par, med en gemensam strömkälla ansluten till "O"-potential eller jordpotential. Buffertkretsen för detta par av transistorer verkar som en nivåskiftare, för att skifta ned signalen till en låg nivå, för att därvid öka CM- området (Common Mode) för drivkretsen.

GTL-systemet utnyttjar en enda drivtransistor i sändarkretsen men denna är ansluten till en "O"-nivå eller jordnivà. Syste- met utnyttjar en positiv matningsspänning eller -källa.

GTL-systemet är enbart anpassat för en s.k. "single ended" signalering och signaler på förbindelsens ledare varierar mellan 1,2 V och O,4V, för de två logiska nivåerna.

Vidare är systemet uppbyggt på att enbart sänka en strömnivà, det kan inte erbjuda någon anpassad utimpedans, det har ingen intern terminering och är i grunden anpassat för att kunna sända signaler över buss-ledningar.

Generellt för samtliga ovan angivna, tidigare kända, signale- ringssystem är att de, såsom vid en tillämpning inom ett CMOS-relaterat eller liknande system, skall kunna omvandla varje kretsinternt bildad signalpuls till en signalspuls eller en signalstruktur, som enkelt och tillförlitligt skall kunna föra över som pulsade signaler på en förbindelseledning eller -ledningar till en mottagare, som skall kunna mottaga och detektera dessa pulsade signaler och omvandla var och en av pulserna till en för mottagaren gällande kretsintern sig- nalpuls.

Av den ovan beskrivna teknikens tidigare ståndpunkt framgår att mellan sändare och mottagare sträcker sig en, en- eller två-tràdig, förbindelse och att signaleringsmönstret kan basera sig på principen att låta öka strömmen eller höja 515 490 _7_ spänningsnivån på ena ledaren, för en s.k. "single ended"- signalöverföring, eller öka strömmen eller höja spännings- nivån på ena ledaren och minska eller sänka den på den andra ledaren och vice versa, för en s.k. "differentiell" signal- överföring.

Det är även känt att låta dessa gränssnitt- eller interface- relaterade kretsar, såsom buffertkretsar, för LVDS-systemet vara anpassade för att via sändaren driva signaleringen kring en spänningsnivå (l,2V), och i mottagaren kunna mottaga de sålunda utsända signalerna, när dessa uppträda inom ett be- stämt spänningsområde eller ett "fönster" (CM-området; O- 2,4V).

Signalmottagaren är här anpassad känslig för flankrelaterade spänningsvariationer eller spänningssprång (säg 0,4V) upp- trädande inom ett anpassat CM-område.

Signalsändning enligt "single ended" - systemet kräver en flankrelaterad pulsad signal med omgivningen som referens, såsom en "O"-nivå, signalmatningsspänning och/eller matnings- spänning. I praktiken innebär detta att systemet utnyttjar en ledare och kan komma till användning för korta signalsträck- or, gärna mönsterkortinterna signalsträckor.

Signalsändning enligt ett "differentiellt" system kräver två ledare för en pulsad signal och mottagaren utvärderar det pulsade informationsinnehållet i signalen så att differensen mellan uppträdande spänningar mellan flankerna bär signalin- formationen, och därmed blir referensen till omgivningen av mindre betydelsen. Systemet kan därmed komma till användning vid längre signalsträckor. Intet hindrar att signalerna alst- ras på ett mönsterkort och mottages på ett annat mönsterkort.

Korten kan ha olika spänningsnivåer för vald matnings- eller systemspänning och/eller signalmatningsspänning. 515 490 _8_ Till teknikens tidigare ståndpunkt hör även följande publika- tioner; WO-A1-82/03737.

I nämnda publikation utnyttjas en utgångsbuffert med serie- kopplade transistorer 28 och 30 med en strömbegränsande driv- krets innehållande en transistorkoppling med transistorerna 18, 20 och 22.

Den informationsbärande utsignalen blir här tilldelad valda logiska nivåer, i enlighet med en insignal.

Utgångsbuffertkretsen har här visats som två seriekopplade transistorer 28, 30, där en första transistor 28 är ansluten till en signalmatningsspänning i form av en systemspänning och en andra transistor 30 är ansluten till jordpotential.

Insignalen kan härigenom få utsignalen att växelvis intaga en hög nivå, en systemspänningen motsvarande nivå, och en låg nivå.

En signalstruktur av hithörande slag kan benämnas CMOS-signa- ler eller CMOS-kretsrelaterad signal.

EP-A2-0 348 894. Även denna publikation visar på ett buffertrelaterat kopp- lingsarrangemang med två seriekopplade transistorer 70, 72, anslutna mellan en systemspänning (Vdd) och en jordpotential 73.

Transistorerna är här valda av skilda typer och utsignalen växlar mellan systemspänning och jordpotential, som en CMOS- signal. 515 490 _9_.

US-A-4,794,283. Även här visas på ett buffertrelaterat kopplingsarrangemang med två seriekopplade transistorer 50, 52, anslutna mellan en tillgänglig systemspänning (Vdd) 19 och jordpotential 23.

Transistorerna är även här valda av skilda typer och utsigna- len växlar mellan systemspänning och jordpotential, som en CMOS-signal.

EP-A2-0 315 473.

Här visas ävenledes en buffertkrets med två seriekopplade transistorer 20, 42, anslutna mellan en tillgänglig system- spänning (Vdd) och jordpotential.

Transistorerna 20, 42 är av skilda typer och utsignalen växlar mellan systemspänning och jordpotential, som en CMOS- signal.

EP-A1-0 261 528.

Här visas och beskrives en krets med i vart fall en ingångs- anslutning 11, en utgàngsanslutning 12 och en logisk krets 13.

Kretsen 13 innefattar en första NPN-bipolär transistor 15, kopplad mellan en utgångsanslutning 12 och en referenspo- tential, jordpotential, och en andra bipolär transistor 14, kopplad mellan utgångsanslutningen 12 och systemspänningen.

Utsignalen kommer här att växla mellan systemspänning (Vdd) och jordpotential.

Bipolär teknik kan ej användas enligt föreliggande uppfin- ning.

IEEE De§ign_§ Test of Computers, Dec. 1993. 515 490 -lG I en artikel "Trends in Silicon-on-Silicon Multichip Modules" med författarna Robert C. Fryes et al, på sid. 15 i figur 8 och anslutande text visas på en drivkretskoppling med serie- kopplade transistorer och där nämnda drivkretskoppling ut- nyttjar en signalmatningsspänning understigande systemspän- ningen.

Vidare visar kopplingskretsen på att utnyttja två lika tran- sistorer i en seriekoppling.

IEEE Journal of Solid-State Circuits Vol. 28, No. 4, April 1993.

I en artikel "Sub-l-V Swing Internal Bus Architecture for Future Low-Power ULSI's" med författaren Y. Nakagome et al. är det visat och beskrivet ett signaleringssystem med ett spänningsspràng for överförda informationsbärande signaler med ett sving av 0,6 V och uppträdande mellan 0,7 och 1,3 V och där sändarkretsen består av två seriekopplade transistor- er av skilda typer.

Vidare skall i denna beskrivning med uttrycket "matningsspän- ning" eller "systemspänning" menas den spänning som kortre- laterade kretsar drives med och med "signalmatningsspänning" menas den spänning som driver den sändarrelaterade buffert- kretsen och/eller företrädesvis även den mottagarrelaterade termineringskretsen.

Den i mottagarkretsen erforderliga spänningen för drivning av termineringskretsarna kan vara samma som i sändaren, men även spänningar helt skilda därifrån kan komma till användning. 515 490 _l l..

REDoGöRELsE FÖR FÖRELIGGANDE UPPFINNING.

TEKNISKT PROBLEM.

Beaktas nu teknikens tidigare ståndpunkt, såsom den beskri- vits ovan, torde det få anses vara ett tekniskt problem att kunna anvisa ett digitalrelaterade pulsade signaler sändande system som, vad gäller sändarsidan och då speciellt buffert- kretsen, kan erbjuda en enkel kretslösning av de buffert- kretsen tillhöriga transistorerna samt erbjuda en strömsnål funktion, under utnyttjandet utav en, en låg spänning upp- visande, signalmatningsspänning eller -källa med ett spän- ningsvärde under spänningsvärdet för system- eller matnings- spänningen och med en möjlighet att låta de buffertkretstill- höriga transistorerna få tjänstgöra som impedansanpassnings- kretsar mot förbindelsen.

Det ligger ett tekniskt problem i att kunna inse att en ut- nyttjad sändartillhörig buffertkrets kan, via CMOS-teknolo- gier framställda kretsar, bestå av två eller fyra NMOS-tran- sistorer, parvis relaterade och med en förbindelseledare ansluten mellan ett par transistorerna eller var sin ledare ansluten till var sina seriekopplade par av transistorer.

Det är därutöver ett tekniskt problem att kunna inse den förenkling i styrningen av dessa NMOS-transistorerna som kommer genom att låta styra dessa vid en "differentiell" signalering på samma sätt och med två spänningsnivåer.

Det ligger även ett tekniskt problem i att kunna inse de kopplingstekniska fördelar som är förenade med att välja dessa transistorer lika, eller i vart fall anpassat dimensio- nerade relativt varandra, för en vald signalsändning.

Det ligger därutöver ett tekniskt problem i att kunna inse enkelheten med att utnyttja en positiv signalmatningsspänning eller -källa med en spänningsnivå vald avsevärt under mat- 515 490 -12 ningsspänningens spänningsnivå, i kombination med transis- torer inkopplade på ovan angivet sätt.

Det är ett tekniskt problem att med enkla medel kunna erbjuda en signalsändande krets, som har ett stort arbetsområde, d.v.s. kan acceptera en stor variation i styrspänningen till de buffertkretstillhöriga transistorerna, såsom en variation något över "O"-nivån till i princip nivån för utnyttjad matningsspänning, och därvid erbjuda en möjlighet att kunna utnyttja hela transistorns styrområde.

Det torde därutöver få anses vara ett tekniskt problem att i en, signalsändaren tillhörig, buffertkrets kunna utnyttja NMOS-transistorer, som i normala kretskopplingar utnyttjas för att sänka strömmen, och skapa sådana förutsättningar att dessa transistorer skall kunna höja strömmen.

Det bör få betraktas som ett tekniskt problem att därjämte kunna inse de fördelar som blir förknippade med att låta en första NMOS-transistor med en första anslutningsledning (Source eller Drain) vara direkt förbunden med signalmat- ningsspänningen eller -källan och låta den andra anslutnings- ledningen dels vara direkt förbunden med en andra NMOS-tran- sistors första anslutningsledning (Source eller Drain) dels vara direkt ansluten till en förbindelseledning.

Det är dessutom ett tekniskt problem att kunna inse den specifika inkoppling som skall gälla för sändarkretsens bufferttillhöriga transistorer, när dessa på känt sätt skall kunna övergå från ett högimpedivt tillstånd till ett lågimpe- divt (och även lågresistivt) tillstånd vid signalsändning och val av andra parametrar för transistorkretsen, så att en signalsändning skall kunna uppfattas i mottagarkretsen även när den spänningsmässigt drivit, i förhållande till "O"-nivån eller jordnivån, så mycket som upp till eller ned till värdet 515 490 {3- för matningsspänningen.

Det ligger ett tekniskt problem i att kunna skapa ett signa- leringssystem som med hög överföringshastighet, säg över 50 Mbit/s, kan utnyttja så låga signalmatningsspänningar som under l,5V och gärna praktiskt sett under O,8V, men helst mot en så låg spänning som möjligt.

Det är vidare ett tekniskt problem att kunna inse och beakta de variationer i signalmatningsspänningen som kan tillåtas på grund av variationer i vald överföringshastighet, såsom en högre spänning vid högre överföringshastigheter och vice VeISa.

Det ligger ävenledes ett tekniskt problem i att å ena sidan kunna beakta insikten av att en låg signalmatningsspänning, med tillhörande lågt flankalstrande signalsving eller signal- amplitud, ger ett lågt signal-brus-förhållande, med ett därav uppnått lägre effektbehov, medan en högre signalmatnings- spänning, med tillhörande högre signalsving, ger ett högre signal-brus-förhållande, med ett därav förorsakat högre effektbehov, och att med ledning därav och under beaktande av kretsrelaterade förutsättningar kunna välja aktuell nivå på signalmatningsspänningen i sändarkretsen till mottagarens krav på erforderligt signal-brus-förhållande.

Det är ävenledes ett tekniskt problem att med enkla medel kunna skapa sådana sändartillhoriga utgångskretsar, och då speciellt buffertkretsar, som kan utnyttja olika signalmat- ningsspänningar och därutöver driva utnyttjade bufferkrets- tillhöriga transistorer så att dessa, vid en signalsändning av en flank för en puls, övergår från att uppvisa högimpediva egenskaper till att uppvisa lågimpediva egenskaper (med ut- präglade resistiva egenskaper) och med en anpassning av sändarimpedansen (resistansen) till förbindelsens impedans 515 490 Å4- (resistans samt kapacitans och/eller induktans) och mottaga- rimpedansen (resistansen).

Det torde därutöver få anses vara ett tekniskt problem att kunna anvisa ett signaleringssystem, som inte bara kan erbju- da en lösning på ett eller flera av de ovan angivna tekniska problemen utan därutöver kan uppvisa den egenheten att syste- met kan arbete med höga bithastigheter för de digitala signa- lerna, säg med bithastigheter överstigande 5OMbit/s och gärna över l0OMbit/s, och med möjligheten att anpassa utnyttjad sändarkrets, signalmatningsspänning, förbindelse och motta- garkrets till en vald bithastighet.

Det är dessutom ett tekniskt problem att med enkla medel kunna realisera ett signaleringssystem, som är tillförlitligt och effektsnålt, med möjlighet till att kunna välja och utnyttja en förhållandevis låg signalmatningsspänningsnivå och med små bithastighetsanpassade ström- eller spännings- differenser.

Det utgör ett tekniskt problem att, under beaktande av ovan- stående, kunna erbjuda ett signaleringssystem som kan arbeta med olika kretsteknologier.

Det är ett tekniskt problem att kunna inse betydelsen utav att i vart fall välja den signalsändande driv- och buffert- kretsen från samma kretsteknologi och den signalmottagande terminerings- och mottagarkretsen från samma kretsteknologi, men sinsemellan icke nödvändigtvis lika.

Det ligger även ett tekniskt problem i att kunna anvisa ett signaleringssystem som inte bara kräver att de utnyttjade kretsarna skall vara tillverkade via en och samma teknologi utan att flera kan accepteras, såsom CMOS-teknologier, BiCMOS-teknologier, GaAs-teknologier. 515 490 -í5 Det är därutöver ett tekniskt problem att vid en kretsfram- ställning enligt CMOS-teknologierna i vart fall kunna skapa förutsättningar för att uppnå samma signalhastighet som i BiCMOS- eller bipolär-teknologien, vilken ger snabba sändande och mottagande organ, enär utimpedansen är låg och därmed skapas förutsättningar för att kunna öka överföringshastig- heten för de digitala signalerna.

Det ligger därutöver ett tekniskt problem i att kunna real- isera ett signaleringssystem enligt uppfinningen, med erfor- derliga kretsarrangemang framställda med nuvarande teknik, enligt CMOS-teknologin, och därvid inse att härför krävs ett valt antal NMOS-transistorer i buffertkretsarna, där ett par, seriekopplade transistorer krävs vid "single-ended" och två par, transistorer krävs vid "differentiell" signalöverföring.

Det ligger ett tekniskt problem i att kunna realisera de fördelar och den anpassning som erbjudes vid ett system som utnyttjar en positiv signalmatningsspänning, såväl vid sänd- arkretsens buffertkretsar som vid mottagarkretsens termine- rings- och/eller mottagningskretsar.

Det ligger också ett tekniskt problem i att kunna realisera de fördelar och den anpassning som erbjudes vid ett system med två, buffertkretsen tillhöriga, transistorer vid "single- ended" signalering och fyra, buffertkretsen tillhöriga, transistorer vid "differentiell" signalering, när den enda eller två av dessa transistorer är direkt kopplade till den lägsta potentialen för signalmatningskällan, vanligtvis "O"- potential, och med signaleringsledaren ansluten mellan två, mellan signalmatningsspännningen och jordpotential och/eller "O"-potential seriekopplade, transistorer.

Det är ett tekniskt problem att kunna förutse och välja 515 490 -íG egenskaper i kretsarrangemanget, genom att låta drivenheten få en störningsfriare miljö, som följer av att låta matnings- spänningens "O"-potential och/eller jordpotential få vara skilda från signalmatningsspänningens "O"-potential och/eller jordpotential.

Det ligger vidare ett tekniskt problem i att kunna inse och därmed beakta att en ökande bithastighet ställer högre krav på mottagarkretsens impedansanpassning (eller resistansan- passning) för att få en bättre effektutnyttjning och en högre tillförlitlighet och att valda resistansdominerande värden i sändarkretsen, impedans(resistans)värden i förbindelsen och impedans- eller resistansvärden i mottagarkretsen skall hållas lika och gärna låga.

Det ligger även ett tekniskt problem i att kunna inse de för- enklingar och den ökade tillförlitlighet som ligger i att vid "differentiell" signalsändning låta utgångsbuffertkretsen få omfatta fyra transistorer, två samordnade och anpassade för att reagera på en inverterad signal, två samordnade och an- passade för att reagera på en icke inverterad medfasig sig- nal, härrörande från en kretsinternt relaterad ingångs- eller styrsignal, och att dessa är anordnade att samtidigt aktivera och påverka två, var sin signal tillhöriga, buffertrelate- rade, transistorer.

Det ligger en fördelaktig insikt i att låta en sändaren till- förd och tilldelad ingångs- eller styrsignal vara dels mat- ningsbar genom ett udda antal signalförstärkande och/eller signalinverterande steg, för att bilda nämnda inverterade signal, dels matningsbar genom ett jämnt antal (även 0) signalförstärkande och/eller signalinverterande steg, för att bilda nämnda icke inverterade signal och därvid kunna inse behovet av att den inverterade signalen och den icke inverte- rade signalen måste, med hjälp av en eller flera tidsför- 515 490 &7- dröjande kretsar, vara samordnade att kunna uppträda samti- digt för en samtidig drivning av de till buffertkretsen hör- ande transistorerna.

Det är därutöver ett tekniskt problem att kunna inse och skapa sådana förutsättningar att en vald signalmatningsspän- ning ger en digitaliserad signalspänning på förbindelseleda- ren som utan anpassning i mottagaren kan uppgå till signal- matningspänningen och vid anpassning i båda förbindelsens ändar kan uppgå till ungefärligen halva värdet.

Det ligger vidare ett tekniskt problem i att, i beroende av en önskad tillämpning, kunna välja nivån för signalmatnings- spänningen och till och med låta den lägsta signalmatnings- spänningen och/eller signalspänningsnivån vara negativ.

Det torde dessutom få anses vara ett tekniskt problem att kunna inse behovet av och fördelarna förknippade med att låta nämnda utgångsbuffert, med därtill hörande NMOS-transistorer, vara dimensionerad och anpassad för att vid signalsändning av en signalflank övergå från ett högimpedivt tillstånd till ett lågimpedivt tillstånd (ett mera resistivt tillstånd), för att därvid bilda en resistivdominerad sändarimpedans, som vid behov skall kunna seriekopplas eller parallellkopplas med en linjerelaterad förkopplingsimpedans med utpräglade resistiva egenheter eller en förkopplingsresistans.

Det ligger ävenledes ett tekniskt problem i att, inom nu an- givet signaleringssystem, kunna inse betydelsen av att även signalmottagaren skall uppvisa och innehålla ett utpräglade resistiva egenskaper uppvisande termineringsnät, samt på känt sätt anpassa valda resistansvärden för sändaren, aktuella (impedans)resistansvärden för förbindelsen och valda resis- tansvärden för mottagaren för en optimerad, eller i vart fall väsentligen optimerad, signalsändning med små förluster. 515 490 &8- Det torde få anses vara ett tekniskt problem att kunna inse de fördelar som i mottagarkretsen erhålles vid ett val av en mycket låg spänning eller nivå på den informationsbärande signalen på förbindelsens ledare och med mycket liten signal- amplitud.

Det är därutöver ett tekniskt problem att kunna inse behovet av att lägga den informationsbärande ledarrelaterade signalen nära "O"-potential eller jordpotential, för att därmed kunna utnyttja enbart ett mottagarrelaterat differentialsteg.

Det är ävenledes ett tekniskt problem att kunna inse betydel- sen av att enbart behöva välja ett undre CM-område för motta- garkretsen.

Det är ett tekniskt problem att kunna skapa en mottagarkrets som är effektsnål och som ger små eller inga tidsfel och som vid en "differentiell" signalöverföring uppvisar sådana resistansdominerande impedansvärden, mellan ledning och "O"- potential eller jordpotential alternativt till signalmat- ningsspänningen, som sparar effekt.

Det ligger ävenledes ett tekniskt problem i att kunna inse att för ett signaleringssystem, av ovan angiven beskaffenhet, så kan nämnda termineringsnät i mottagaren utgöras av två transistorer, såsom en eller två NMOS-transistorer eller liknande, anpassade och dimensionerade för att uppvisa ut- präglade resistiva egenskaper.

Det blir ett ytterligare tekniskt problem att kunna inse den flexibilitet, som erbjudes genom att välja mellan olika signaleringssystem och utnyttja styrbara transistorer i mottagarkretsen, vilka är inkopplingsbara och urkopplingsbara av valda styrsignaler och därutöver inse de fördelar som är 515 490 fl9- att förvänta vid en transceiver-kommunikation och den minsk- ning i effekt som där är att förvänta.

Vidare torde det få anses som ett tekniskt problem att vid transceiver-kommunikation inse de fördelar som är förknippade med att utnyttja buffertrelaterade transistorer som termine- ringsnät.

Det ligger ett tekniskt problem i att kunna inse och reali- sera att en, via termineringsnätet emottagen, signal skall tillåtas passera en signalförstärkande krets, en signalom- vandlande krets och en grind, innan den uppträder på en ut- gångsledning, som en kretsanpassad signal.

Vidare torde det få anses som ett tekniskt problem att med enkla medel i signalmottagaren och med god känslighet kunna nyttja endast ett differentialsteg, som därmed skall vara anpassat för små spänningssprång och för en låg spännings- nivå, och speciellt inse att ett sådant differentialsteg kan framställas med CMOS-teknologier och innefatta ett PMOS- transistorpar.

Det ligger ävenledes ett tekniskt problem i att kunna inse betydelsen utav att välja en, bland flera tillgängliga, termineringsnätskonfiguration vid "differentiell" signalering eller vid "single-ended" signalering.

Det ligger ett tekniskt problem i att kunna anvisa en signal- sändare där buffertkretsen kan erbjuda en tidsmässigt för- dröjd eller förlängd (förlängd stigtid) stigande flank och en liknande fallande flank och styra flankformen med hjälp av en kondensator och/eller parasitkondensatorer.

Det är därutöver ett tekniskt problem att med olika transis- torer i buffertkretsarrangemanget, med tidsmässigt olika 515 490 QO- inkopplingstider, kunna skapa olika tidsmässigt fördröjda flanker men dessutom skapa förutsättningar för att dessa flankers tidsmässiga form skall kunna ansluta sig mot en sinusformad kurva, för att förbättra mottagningen i mottagar- kretsen, genom att en sådan kurvform minskar övertonsspektrat och minskar störande utstrålning.

Det torde därutöver få anses vara ett tekniskt problem att kunna inse de fördelar som blir förknippade med att sänka derivatan för strömändringen för signalmatningsströmmen vid omslag inom buffertkretsen.

Det ligger ett tekniskt problem i att kunna inse betydelsen utav att vid en speciell kurvform, som ansluter sig till en sinusform, med fördel låta erforderliga styrsignaler till buffertkretsarna få erhållas från en och samma signalkedja av signalinverterande steg eller enheter.

Det är ävenledes ett tekniskt problem att med enkla medel inom signalmottagaren kunna skapa förutsättningar för att med termineringskretsen anpassa emottagna signaler till ett valt CM-område, d.v.s. anpassa emottagna signalers spänningsnivå till mottagarrelaterade kretsar.

Det torde få anses vara ett tekniskt problem att med enkla medel anpassa den mottagande kretsen så att den även blir energisnål.

Det är vidare ett tekniskt problem att med enkla åtgärder kunna skapa sådana förutsättningar att de vid LVDS-signale- ringen erforderliga två reglerkretsarna kan elimineras, utan att därför menligt behöva påverka signalsändning och signal- mottagning.

Det ligger även ett tekniskt problem i att kunna utnyttja en 515 490 _2 l_ eller flera av de ovan angivna egenheterna, förknippade med föreliggande uppfinning, i en sändare/mottagare, en förbin- delse och en mottagare/sändare, en s.k. "transceiver".

LösNINGEN För att kunna lösa ett eller flera av de ovan angivna teknis- ka problemen utgår nu föreliggande uppfinning från ett för digitala signaler anpassat signaleringssystem, med en signal- sändare och en signalmottagare spänningsmatade via en system- spänning, tilldelad en första spänningsnivå, och med en sän- daren och mottagaren förbindande förbindelse, med en eller två ledare, varvid signalsändaren år tilldelad en, till för- bindelsen kopplad, utgångsbuffertkrets, uppvisande två serie- kopplade transistorer, anslutna mellan en för en hög informa- tionsbärande digitalrelaterad utsignal anpassad spänning och en för en låg informationsbärande digitalrelaterad utsignal anpassad spänning där i vart fall en av nämnda transistorer kan vara ansluten till en signalmatningsspännings lägsta nivå, såsom "O"-potential eller jordpotential.

Uppfinningen utnyttjar jämväl den kända tekniken att en, av en sändaren mottagen styrsignal förorsakad, styrning av denna transistor skall få den att övergå från ett högimpedivt till- stånd till ett lågimpedivt tillstånd.

Föreliggande uppfinning utnyttjar på känt sätt två seriekop- plade transistorer, där en första av dessa två transistorer är ansluten till nämnda signalmatningsspännings lägsta nivå, såsom NY-potential eller jordpotential, och den andra av dessa två transistorer är ansluten till en högsta nivå av en signalmatningsspänning och att en, av sändaren mottagen styrsignal förorsakad, gemensam styrning eller drivning av båda dessa seriekopplade transistorer är så anpassad att dessa transistorer samtidigt, och för bildande av en flank 515 490 22- för en informationsbärande utsignal, övergår från ett hög- impedivt tillstånd till ett làgimpedivt tillstånd, uppvisande resistiva, eller i vart fall övervägande resistiva, egenska- per.

Vidare krävs att en förbindelsen, mellan sändaren och motta- garen, tillhörig ledare, för en överföring av nämnda informa- tionsbärande utsignal från sändaren, är ansluten till den gemensamma förbindningspunkten för de två seriekopplade transistorerna.

Uppfinningen utnyttjar vidare att nämnda för en hög informa- tionsbärande signal anpassade spänningen är vald med en spänningsnivå understigande nämnda, systemspänningen till- delade, första spänningsnivån, och att en, av en mottagen styrsignal förorsakad, styrning eller drivning av nämnda transistorer, för att bilda nämnda informationsbärande ut- signal, får dessa att övergå från ett högimpedivt tillstånd till ett làgimpedivt tillstånd.

Uppfinningen anvisar speciellt att nämnda transistorer skall i ett lågimpedivt tillstånd, uppvisa resistiva, eller i vart fall övervägande resistiva, egenskaper med impedansvärdet anpassat mot ett förbindelsen uppvisande impedansvärde och att nämnda seriekopplade transistorer är valda av samma typ, samt av styrsignalen styrda till olika tillstànd samtidigt.

Såsom föreslagna utföringsformer, fallande inom ramen för föreliggande uppfinningstanke, anvisas att för en sändarkret- sen tillhörig buffertkrets, där nämnda två transistorer ingår, så skall en första transistorns ena anslutning vara förbunden med "O"-potential och/eller jordpotential, medan den andra anslutningen skall vara direkt förbunden med den nämnda ledaren och en första anslutning för den andra tran- sistorn, vars andra anslutning skall vara direkt förbunden 515 490 Q3- med den positiva signalmatningsspänningen.

Vidare anvisas att valda resistansdominerande impedansvärden för buffertkretsens transistorer, eventuellt med en till- hörande kompletterande resistans, såsom serie- eller paral- lellresistans, förbindelsens resistans eller impedansvärde och mottagarens resistansdominerande impedansvärde, är an- passade lika eller väsentligen lika.

Detta medför att den till en andra transistorn anslutna signalmatningsspänningen kan vara vald under l,2V, vanligtvis mellan O,8V och O,4V.

Uppfinningen anvisar att valet av signalmatningsspänningens värde eller nivå skall vara beroende av ett mottagaren till- hörigt krav på ett erforderligt minsta signal-brus-förhållan- de, däri inbegripet vald överföringshastighet.

En och samma teknologi är vald för driv- och buffertkretsar i sändarenheten och terminerings- och mottagarkretsar i motta- garenheten, men inte nödvändigtvis samma.

Speciellt anvisas att valda transistorer är framställda enligt CMOS-teknologier, varvid valda transistorer inom buffertkretsen skall utgöras utav NMOS-transistorer.

Vid en sådan tillämpning anvisas med fördel att signalmat- ningsspänningen skall vara ansluten till den andra transis- torn och vara vald positiv.

Speciellt anvisas att två seriekopplade transistorer är användbara vid en "single-ended" signalering och fyra parvis seriekopplade transistorer är användbara vid en "differenti- ell" signalering. 515 490 24- Vid utnyttjade CMOS-teknologier anvisas att utgångsbuffert- kretsen skall omfatta fyra NMOS-transistorer, två samordnade och anpassade för att kontrolleras eller styras av en in- verterad signal, två samordnade och anpassade för att kon- trolleras eller styras av en icke inverterad signal och att dessa två styrsignaler är anordnade att samtidigt aktivera och påverka de två, var sin signal tillhöriga, transistorer- nä.

Vidare anvisas att en sändaren tillförd och tilldelad in- gångs- eller styrsignal är dels matningsbar genom ett udda antal signalförstärkande och/eller signalinverterande steg, för att bilda nämnda inverterade signal, dels matningsbar genom ett jämnt antal (även O) signalförstärkande och/eller signalinverterande steg, för att bilda nämnda icke invertera- de signal.

Därutöver anvisas att den inverterade signalen och den icke inverterade signalen är med hjälp av tidsfördröjande kretsar anordnade att uppträda samtidigt till var sin, i ett par ingående, transistor.

Ett ändamål med uppfinningen är vidare att signalmatnings- spänningens nivå för drivning av nämnda NMOS-transistorer, skall vara vald låg, i energibesparande syfte, och praktiska tillämpningar tyder på att denna spänningsnivå med fördel kan väljas till mindre än l,0V, företrädesvis omkring 0,8 - 0,4V.

Vidare anvisar uppfinningen att nämnda utgångsbuffertkrets, med sina transistorer, skall vara så dimensionerad och an- passad att i ett drivande tillstånd och vid en signalsändning av en puls eller flank bilda en vald resistansdominerad sän- darimpedans.

Vid en i möjligaste mån anpassad signaleringskrets, med 515 490 Q5- sändartillhöriga och mottagartillhöriga NMOS-transistorer, drivna som resistansdominerade impedanser, kommer den in- formationsbärande utsignalen på ledaren att bli tilldelad ett eller flera flankrelaterade spännings- eller strömsprång, som i vart fall normalt ligger under signalmatningsspänningens nivå och som vid anpassade impedans- och/eller resistansvär- den motsvarar, eller i vart fall väsentligen motsvarar, halva signalmatningsspänningen vid dubbel terminering.

Anvisningen om att signalmottagaren skall innefatta ett utpräglade resistiva egenskaper uppvisande termineringsnät kräver även en anpassning av valda impedans(resistans)värden till förbindelsens impedans.

Uppfinningen anvisar därutöver att nämnda termineringsnät skall kunna utgöras av i vart fall två transistorer, som företrädesvis vid CMOS-teknologier består av NMOS-transis- torer.

Dessutom anvisas att en, via termineringsnätet i den motta- gande kretsen, emottagen signal skall tillåtas passera en signalförstärkande krets, en signalomvandlande krets och en grind, innan den uppträder på en utgångsledning, som en kretsanpassad signal.

Uppfinningen anvisar ävenledes konstruktions- och dimensione- ringsåtgärder, vad avser signalmottagaren, i det att den skall innefatta ett differentialsteg, anpassat för att motta- ga signaler med små spänningssprång och med låg spännings- nivå.

Differentialsteget består vid CMOS-teknologier och utgöres av ett par PMOS-transistorer.

Vidare föreslås att termineringsnätet, vid "differentiell" 515 490 26- signalöverföring, skall bestå av i vart fall två utpräglade resistiva egenskaper uppvisande kretsar, anslutna mellan förbindelsens resp. ledning och "O"-potential, jordpotential, signalmatningsspänning eller matningsspänning.

Vid "single-ended" signalöverföring är av i vart fall två, utpräglade resistiva egenskaper uppvisande, kretsar anslutna mellan förbindelsens ledning och å ena sidan "O"-potential eller jordpotential och å andra sidan signalmatningsspänning eller matningsspänning.

Vidare anvisas att i buffertkretsen ingående olika uppsätt- ningar av tillhörande transistorerna är så tidsmässigt för- dröjt påverkbara att en, den informationsbärande signalen tillhörig, stigande flank och/eller en fallande flank blir tidsmässigt fördröjd genom att aktivera sekvensiellt ett antal sådana uppsättningar.

Sålunda fördröjda eller förlängda flanker är med hjälp av kapacitanser utjämnade mot en sinusform.

Vid ett flertal uppsättningar av successivt tidsfördröjda par av transistorer är erforderliga styrsignaler uttagna från en och samma kedja av signalinverterande steg.

Mottagarens termineringskretsar är dimensionerade och an- passade för att emottagna signaler skall kunna ligga inom ett valt lågt CM-område för mottagarkretsen.

Uppfinningen omfattar jämväl utnyttjandet av sändar - mot- tagar- och mottagar - sändarenheter.

FÖRDELAR De fördelar som främst kan få anses vara förknippade med ett 515 490 Q7- för digitala signaler anpassat signaleringssystem, i enlighet med föreliggande uppfinning, är att härigenom kan det erbju- das en digital signalsändning med hög hastighet och med låg energiförbrukning.

Genom ett val av en låg signaleringsnivå under systemspän- ningen och små ström- och/eller spänningssprång för att bilda de digitala signalernas flanker samt en med avseende på uppträdande resistiva egenskaper dominerad sändarimpedans alstrad av sändarrelaterade transistorer, anpassad till för- bindelsens impedans och en med avseende på uppträdande resistiva egenskaper dominerad mottagarimpedans, erbjudes en god elektrisk anpassning.

Därutöver blir erforderliga kretsarrangemang för sändaren och mottagaren enkla och den pulsade signalöverföringen till- förlitlig.

Uppfinningen erbjuder därutöver att jordreferenserna för sändare resp. mottagare kan avvika från varandra med upp till +/- matningsspänningen, genom att nyttja båda drivkretsarna som mottagarkretsens CM-område.

Det som främst kan få anses vara kännetecknande för ett signaleringssystem, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets l kännetecknande del.

KORT FIGURBESKRIVNING Teknikens tidigare ståndpunkt och ett antal utföringsformer utav, enligt uppfinningens anvisningar konstruerade, signal- sändande och signalmottagande kretsar, skall nu närmare be- skrivas med en figur figur figur figur figur figur figur figur 515 490 -2% hänvisning till bifogade ritningar, där; visar ett principiellt kopplingsschema över funktionen för ett tidigare känt LVDS-system, visar en vald spänningsvariation mellan 1,0 och l,4V för att därav illustrera funktionen hos systemet enligt figur 1, med en "single-ended"-signaleringsprincip, visar en vald spänningsvariation mellan 1,0 och l,4V för att därav illustrera funktionen hos systemet enligt figur 1 med en "differentiell" signaleringsprincip, visar ett principiellt kopplingsschema över funktionen för ett tidigare känt PECL-system, visar ett principiellt kopplingsschema över funktionen för ett tidigare känt CML- system, visar ett principiellt kopplingsschema över funktionen för ett tidigare känt GTL- system, visar i blockschema och delvis i detalj- form en enligt uppfinningens principer konstruerad signalsändande enhet, anpassad för "single-ended" signalering, visar i blockschemaform och delvis i de- taljform en enligt uppfinningens principer figur figur figur figur figur figur figur 9 10 ll 12 13 14 15 515 490 Q9- konstruerad signalsändande enhet, anpassad för "differentiell" signalering, visar i blockschema och i detaljform en enligt uppfinningens principer konstruerad signalmottagande enhet, anpassad för sig- nalmottagning vid "differentiell" (och även "single-ended") signalering, visar det tidsmässiga förloppet för spän- ningsvariationer uppträdande på en ingàngs- eller styrledning för sändaren och på förbindelsen, visar ett förenklat kopplingsschema vid en pulsalstrande flankrelaterad signalsänd- ningsfas, enligt uppfinningens principer, när det gäller "differentiell" signale- ring, avser att illustrera det tidsrelaterade signalmönstret på förbindelsen vid "diffe- rentiell" signalsändning med lågt spän- ningssprång eller amplitud, avser att illustrera ett motsvarande sig- nalmönster vid ett valt högre spännings- språng, avser att illustrera en tidsrelaterad sig- nalmatningsspänning och "0"- eller jord- spänning, störd av en CMOS-krets, visar ett principiellt kopplingsschema över buffertkretsens transistorarrangemang figur figur figur figur figur figur figur figur figur 16 17 18 19 20 21 22 23 24 515 490 -39 och drivkretsen vid en signalsändning med "tidsförlängd" flanktid, visar ett tidsrelaterat signalmönster för flanken vid ett kopplingsarrangemang en- ligt figur 15, visar ett tidsrelaterat signalmönster och en utökad, en dubblerad, krets enligt fi- gur 15, visar ett "idealiserat" signalmönster för flanken med en ytterligare utökad krets, enligt figur 15, visar en första utföringsform utav en, en signalmottagare tillhörig, terminerings- krets, visar en andra utföringsform utav en, en signalmottagare tillhörig, terminerings- krets, utföringsform utav en, visar en tredje en signalmottagare tillhörig, terminerings- krets, utföringsform utav en, visar en fjärde en signalmottagare tillhörig, terminerings- krets, visar en första utföringsform av en sig- nalmottagare, visar en andra utföringsform av en signal- figur figur figur figur figur figur figur figur 25 26 27 28 29 30 31 32 515 490 -3} mottagare, visar en tredje utföringsform av en sig- nalmottagare, visar en buffertkrets med tilläggsresis- tanser i en första konfiguration, visar en buffertkrets med tilläggsresis- tanser i en första konfiguration, men med valda andra resistansvärden än de i figur 26 angivna, visar ett kopplingsarrangemang där samt- liga buffertkretstillhöriga transistorer kan styras till ett högimpedivt tillstånd, visar ett kopplingsarrangemang där samt- liga termineringsrelaterade transistorer i mottagaren kan styras till ett högimpedivt tillstånd, visar ett förenklat kopplingsschema över en sändare/mottagare, mottagare/sändare (transceiver), där uppfinningens principer kan komma till användning, visar en tillämpning av uppfinningens principer på ett buss-ledningssystem, med en terminering i båda ändarna och visar ett kopplingsarrangemang där en sän- dare är anordnad att sända informations- bärande digitala signaler parallellt till ett antal (tre) mottagare och där uppfin- 515 490 -3% ningens principer är tillämpbara.

BESKRIVNING ÖVER TEKNIKENS TIDIGARE STÄNDPUNKT ENLIGT FIGU- RERNA 1 TILL 6 Med hänvisning till figur l, och de tidsmässiga signalvaria- tionerna enligt figurerna 2 och 3, skall LVDS-systemet nu närmare beskrivas.

Systemet kräver en pulssändande krets (T), en förbindelse eller ett transmissionsmedel (TL) och en pulser mottagande krets (R).

Förbindelsen (TL) består här av två ledningar eller ledare, med erforderliga skyddskretsar (S) avsedda att skydda mot icke önskvärda urladdningsströmmar.

En transistor "Cra" bestämmer strömmen "I" till sändarkretsen (T). Strömmens storlek bestämmes av spänningen ansluten till styret på transistorn "Cra".

Strömmen "I" passerar antingen via två första samordnade transistorer eller via två andra samordnade transistorer och därefter genom en transistor "Crb" till jordpotential.

Här anvisas en "differentiell" signalsändning och vid en styrsignal "+A" till de två samordnade transistorerna alstras en hög "IH" ström- och spänningsnivå, vilken i mottagarkret- sen (R) resulterar i en positiv spänning över en i mottagaren befintlig terminering representerad av en resistans RTd.

Vid en styrsignal "-A" till de två andra samordnade transis- torerna alstras en låg "IL" ström- och spänningsnivå, vilken i mottagarkretsen (R) resulterar i en ström, som ger en negativ spänning över en terminering representerad av en 515 490 -33 resistans RTd.

Ett sådant LVDS-system uppvisar egenskaper motsvarande en komplementär differential CMOS-utgångssignal och kan driva en ström, typiskt omkring 3 mA, i båda riktningarna över nämnda termineringsresistans RTd.

Här kan noteras och detta system kan utnyttjas som ett "sing- le-ended" signalsystem (enligt figur 2) eller som ett "diffe- rentiellt" signalsystem (enligt figur 3).

Vald drivström "I" är bestämd av transistorerna "Cra" och "Crb", vilka även kan anpassas att reglera in signalens "Voa" och "Vob", mittenlinje, till omkring l,2V, enligt figur 2 och 3.

Signalkaraktärens tidsvariation härvidlag visas som digital "l" och "O" med en åtskiljande spänningsflank med hänvisning till figurerna 2 och 3 och dessa avser att illustrera att amplituden för LVDS-signalen blir O,4V, topp till topp.

Det i figur l visade systemet kan utnyttjas i CMOS- och BiCMOS-teknologier och härav följer att transistorerna kan vara av NMOS- och/eller av PMOS-typ.

Här skall dock noteras att, även om som transistorer kan utnyttjas såväl NMOS- som PMOS-transistorer, utnyttjandet av PMOS-transistorer kräver en viss hög signalmatnings- eller drivspänning för att fungera, vilket betyder att drivspän- ningen kan inte sänkas hur mycket som helst, Under 2V torde funktionen äventyras så starkt att det är praktiskt svårt att utnyttja en sådan krets.

Figuren 2 visar, med hänvisningsbeteckningen "Fa", signalens ena flank och med hänvisningsbeteckningen "Fb" dess närmast 515 490 -34 intillvarande flank. Signalens "F" platå eller nivå har betecknats "Fc".

Figur 3 visar med hänvisningsbeteckningen "Fa" och "Fa'" signalens ena flanker och med hänvisningsbeteckningen "Fb" och "Fb'" signalens andra flanker. Signalnivâerna har be- tecknats "Fc" och "Fc'".

Från figur 4 framgår principen för ett tidigare känt PECL- system, där sändarkretsen utnyttjar emitterkretsarna för de två sändarrelaterade transistorerna.

Sändarkretsen (T) är här förkopplad av en drivkrets (D) med två transistorer och en konstantströmkälla ansluten till jordpotential. Även detta system kan anpassas till CMOS-teknik och utnyttjar fyra transistorer, parvis samordnade så att en insignal eller styrsignal till drivkretsen "D" aktiverar två transistorer (en i drivkretsen, en i den signalsändande kretsen eller buffertkretsen) för att driva en ström genom förbindelsen och genom den terminerande resistansen (impedansen).

I figur 5 visas det princiella kopplingsschemat över funktio- nen för ett CML-system, vilket i stort ansluter till det i figur 4 beskrivna, bl.a. genom att en konstantströmkälla är ansluten till jordpotential.

Här visas dock att sändarkretsens två transistorer har sina kollektorkretsar anslutna till var sin av förbindelsens (TL) två ledningar.

När det sedan gäller GTL-systemet, enligt figur 6, kan kon- stateras att detta system utgöres enbart utav ett "single- ended" signaleringssystem, med en enda sändarrelaterad tran- 515 490 %5- sistor, dock kopplad direkt till NY eller jordpotential.

Här visas en sändare (T), med kopplingsdetaljerat visade skyddskretsar (S), en transmissionsledning (TL) och en motta- gare (R).

Sändarens transistor (Tl) är ansluten till "O"-potential eller jordpotential och av en styrsignal, uppträdande på "styret", övergår transistorn (Tl) från högimpedivt tillstànd till lågimpedivt tillstånd med utpräglade resistiva egenska- per, och denna förändring sänder en puls över ledningen (TL) till mottagaren (R).

Spänningsvariationen här blir från signalmatningsspänningen l,2V till ca 0,4V, enligt ett inritat tidsdiagram för en av flankerna "Fa" och "Fb" avgränsad puls.

Vidare kan man konstatera att i ett sådant system erbjuds ingen anpassning till en vald utimpedans och erforderlig strömförbrukning är ungefär 20-40 mA.

Signalsändningen sker inom detta system enbart genom att sänka vald signalspänningsnivå (l,2V) på förbindelsen (TL) och mottagaren har ingen intern terminering.

BESKRIVNING ÖVER NU FÖRESLAGNA UTFÖRINGSFORMER ENLIGT UPP- FINNINGEN.

Med hänvisning till figur 7 och följande figurer skall för närvarande föreslagna utföringsformer utav det för uppfin- ningen signifikativa signaleringssystemet närmare beskrivas, med en utvald tillämpning inom CMOS-teknologin och med i första hand NMOS-transistorer.

Den efterföljande beskrivningen utgår ifrån att erforderliga 515 490 -36 termineringar är valda till 50 ohm, men fackmän på området är väl medvetna om att termineringsvärden andra än 50 ohm mycket väl skulle kunna väljas.

Figur 7 avser att visa mera i detalj den signalsändande kretskopplingen, uppbyggd med två buffertkretsrelaterade NMOS-transistorer och anpassade för en "single-ended"-signa- lering och figur 8 avser att mera i detalj visa en signalsän- dande (T) kretskoppling, uppbyggd med fyra buffertkretsrela- terade NMOS-transistorer och anpassade for en "differentiell" signalering Figur 9 avser att i blockschemaform, men delvis i detalj, visa den signalmottagande (R) kretskopplingen, i första hand anpassad för en "differentiell" signalering.

För "single-ended" signalering utgår ledning 90b med termine- ringskretsen 81 och en referensspänning (Ref) anslutes till mottagarkretsen 82.

Här visas således ett för digitala signaler anpassat signale- ringssystem, med en signalsändare (T) 70 och en signalmotta- gare (R) 80 och en sändaren med mottagaren forbindande för- bindelse (TL) 90, varvid sändaren är tilldelad ett drivsteg 71 och en utgàngsbuffertkrets 7l', som innehåller ett antal, två (enligt figur 7) eller fyra (enligt figur 8) NMOS-tran- sistorer.

Figur 7 avser att illustrera ett kopplingsschema för "single- ended"-signalering med transmissionsledningen 90 uppvisande en enda ledare 90a.

Härvid anvisas att en första transistor 7la, av två samordna- de transistorer 7la, 7lb, är med en anslutning, såsom "Sour- ce"-anslutningen, förbunden till W?-potential eller jord- 515 490 %7- potential och en andra transistor 7lb, av dessa två, är med en andra anslutning, såsom en "Drain"-anslutningen, förbunden till signalmatningsspänningens högsta positiva nivå, upp- trädande på ledningen 72.

Den första transistorns 7la ena anslutning, såsom "Drain"- anslutningen är direkt förbunden med den andra transistorns 7lb andra anslutning, såsom "Source"-anslutningen, och från vilka utgår ledaren 90a.

En av en mottagen styrsignal, en kretsinternt alstrad signal, som i utföringsexemplet därmed utgöres utav en CMOS-relaterad signal på en ledning 73, med en amplitud motsvarande system- eller matningsspänningen, säg 3,3V, förorsakad gemensam styr- ning eller drivning av dessa två NMOS-transistorer 7la resp. 7lb, är så anpassad att en av dessa transistorer vid nämnda drivning uppvisar lågimpediva och resistansdominerande egen- skaper medan den andra kommer att uppvisa högimpediva egen- skaper och vice versa. Detta kommer att illustreras mera i detalj vad avser valda impedans- och/eller resistansvärden med hänvisning till figur ll.

Drivkretsens 7l uppbyggnad är lika med den i figur 8 visade och beskrives därför endast i det efterföljande med hänvis- ning till figur 8.

Vid en emottagen styrsignal på ledningen 73 blir en transis- tor 7la ledande eller sluten och uppvisar lågimpediva egen- skaper och en transistor 7lb öppen och uppvisar därvid hög- impediva egenskaper.

Mera speciellt anvisar föreliggande uppfinning, enligt figur 8, att den valda utgångsbufferten 71' skall omfatta fyra NMOS-transistorer, två (7la och 7ld), samordnade och anpassa- de för att gemensamt reagera på en inverterad signal, upp- 515 490 -3% trädande på en ledning 74, och två (7lb och 7lc), samordnade och anpassade för att gemensamt reagera på en icke inverterad signal, uppträdande på en ledning 74a.

Dessa två signaler, på var sin ledning 74 och 74a, är anord- nade att samtidigt aktivera och påverka enligt ovan de två, var sin signal tillhöriga, transistorerna 7la och 7ld resp. 7lb och 7lc.

En sändaren 70 tillförd och tilldelad ingångs- eller styrsig- nal, på ledningen 73, är dels matningsbar, via en ledning 73a, genom ett udda antal drivkretstillhöriga signalförstär- kande och/eller signalinverterande steg 75, illustrerat som tre efter varandra kopplade steg, 75a, 75b och 75c, för att bilda nämnda inverterade signal, dels matningsbar, via en ledning 73b, genom ett jämnt antal (även 0) drivkretstill- höriga signalförstärkande och/eller signalinverterande steg 76, illustrerade som två efter varandra kopplade steg, 76a och 76b, för att bilda nämnda icke inverterade signal.

Samtliga av dessa steg är samordnade inom och utgör det s.k. drivsteget 71.

Praktiskt sett krävs att den inverterade signalen på led- ningen 74a och den icke inverterande signalen på ledningen 74 skall, med hjälp av tidsfördröjande kretsar, vara anordnade att uppträda samtidigt. Dessa tidsfördröjande kretsar är ej visade i detalj men kan vara inbyggda i ett eller flera av stegen, såsom steget 76a som en krets 76a', eller i beroende av en vald dimensionering av kretsarna 76a och 76b eller kretsarna 75a-75c.

Signalmatningsspänningen, uppträdande på ledningen 72, för drivning av nämnda NMOS-transistorer, ingående i utgångs- buffertkretsen 7l', är vald till mindre än 1,0 V, företrädes- 515 490 -89 vis omkring 0,8V-0,4V, där utföringsexemplet anvisar 0,5V.

Nämnda utgångsbuffert 70' och de däri ingående och påverkbara NMOS-transistorerna är dimensionerade och anpassade för att kunna bilda en så ren "resistiv" sändarimpedans som praktiskt är möjligt och med en i mottagaren 80 inkopplad terminerings- impedans, med utpräglade resistiva egenskaper, och med en däremot svarande impediv förbindelse kan signalsändningen optimeras, vilket skall illustreras i figur ll för att dämpa reflektioner från missanpassade ändrelaterade kretsar, vilket annars ger upphov till distorderäde signaler, som i sin tur ger tidsfel och ökad störande utstrålning.

Med en sådan optimering kommer varje, från sändaren utsänd, signal att bli tilldelad ett flankbildande spänningssprång som i vart fall normalt bör understiga signalmatningsspän- ningen på ledningen 72 och som vid en väl anpassning och optimering av resistans- och/eller impedansvärdena motsvarar, eller i vart fall väsentligen motsvarar, halva signalmat- ningsspänningen på ledningen 72.

Varje signalinverterande steg, 75a, 75b och 75c resp. 76a och 76b, består av två transistorer 78a och 78b och inkopplade enligt figur 7 eller 8.

Vald tidsfördröjning 75a' och 75b' i stegen 75a och 75b skall motsvara vald tidsfördröjning 76a' i steget 76a.

I figur 9 visas i blockschemaform signalmottagaren (R) 80 med vissa block förtydligade med en CMOS-anpassad kretslösning. anpassad för "differentiell" signalering på ledarna 90a, 90b.

Av speciell betydelse är nu att signalmottagaren 80 uppvisar ett lågimpedivt, resistiva egenskaper uppvisande termine- ringsnät 81, där nämnda termineringsnät 81 utgöres av två transistorer, företrädesvis två NMOS-transistorer, till- 515 490 -4G ordnade var sin förbindning eller ledning 90a, 90b.

Att ansluta transistorerna 8la och 81b, som figur 9 visar, är lämpligt vid "single-ended"-signalering, för att ge en refe- rens till den icke eller oanslutna ingången (Ref) för mottagarkretsen 82.

Vid "differentiell"-signalering kan en transistor för varje ledare 90a, 90b vara ansluten till "0"-potential eller jord- potential alternativt till matningsspänning eller signalmat- ningsspänning, dock med halva de i figur 11 angivna värdena.

Härvid sparas effekt i mottagarkretsen utan att frångå kravet på hög känslighet.

En via termineringsnätet 81 emottagen signal tillåtes passera en signalförstärkande krets 82, en signalomvandlande krets 83, av i och för sig känd konstruktion, och en CMOS-grind 84, av i och för sig känd konstruktion, innan den uppträder på en utgångsledning 85 som en CMOS-anpassad och kretsinternt anpassad signalpuls, varierande mellan systemspänningens nivå och 0-nivå.

Figur 10 avser att illustrera signalmönstret på förbindelsens 90 båda ledningar 90a och 90b och där signalernas medelvär- desbildade topp-til1-topp-spänningar varierar mellan 0,15 och 0,35V och där medelvärdet ligger på 0,25V.

I figur 10 har även införts den CMOS-anpassade ingångs- eller styrsignalen, uppträdande på ledningen 73.

Den CMOS-anpassade utgångssignalen, på ledningen 85, har samma form, som den visade ingångssignalen på ledningen 73.

Med hänvisning till figur 11 visas där ett kopplingsfall med i sändarkretsen aktiverade, buffertkretstillhöriga NMOS- 515 490 -4% transistorer, med en önskad resistans- och/eller impedansan- passning mellan sändartillhöriga utgångskretsar och mottagar- tillhöriga ingângskretsar samt förbindelsens 90 impedans. Här anvisas givetvis ett idealiserat tillstånd med exemplifierade och specifika resistansvärden.

De i figur 8 angivna transistorernas hänvisningsbeteckningar har infört i förtydligande syfte.

Med hänvisning till figur 12 visas och illustreras det tids- mässiga signalmönstret på förbindelsens 90 två ledningar 90a och 90b vid en "differentiell" signalsändning med lågt spän- ningssprång eller amplitud och lågt signal-brus-förhållande.

Spänningssprànget ligger här mellan 0,1 och 0,4V och signal- matningsspänning 72 är vald till 0,5V.

Med hänvisning till figur 13 visas och illustreras det tids- mässiga signalmönstret på förbindelsens 90 två ledningar 90a och 90b med ett större spänningssprång eller amplitud och ett högre signal-brus-förhållande.

Spänningssprånget ligger här mellan 0,2 och 0,6V och signal- matningsspänningen 72 är vald till O,8V.

De i figur 3 visade flankerna har i figur 12 och 13 givits samma hänvisningsbeteckningar.

Figur 14 visar den tidsmässigt, av CMOS-kretsar, störda signalmatningsspänning 72, med ett medelvärde av 0,8V. Här visas även den tidsmässiga variationen för "0"-potential eller jordpotential, även den störd av interna kretsar.

Noteras bör att visade tidsmässiga variationer i pulsen och spänningen är beroende av kretsinterna kopplingar och kan 515 490 -42 således variera från fall till fall.

Det är dock icke ovanligt att uppträdande spänningsvariatio- ner är mindre än de här visade. Återkommande till mottagarkretsen 80, enligt figur 9, kan alltså konstateras att denna skall kunna mottaga och uppfatta en låg informationsbärande spänning med små spänningsvaria- tioner och/eller O-genomgångar.

Härför kan mottagaren 82 vara bestyckad med ett enda diffe- rentialsteg och detta kan innefatta ett PMOS transistorpar enligt känd teknik. (Se figur 9).

Differentialsteget arbetar i ett undre CM-område och är därför mindre effektkrävande och ger mindre tidsfel.

Med undre CM-område menas vanligtvis "O" till drygt halva matningsspänningen, men nivåer under "O" kan också förekomma, säg ned till -O,6V.

Skulle låga impedansvärden med utpräglade resistiva egenheter för transistorerna kräva en justering kan detta ske genom att inkoppla serie- eller parallellresistanser till förbindelsens 90 ledare 90a och 90b, vilket närmare skall beskrivas med hänvisning till figurerna 26 och 27.

Figur 15 visar ett principiellt kopplingsschema över en buffertkrets 71' transistorarrangemang och en drivkrets 71 vid en signalsändning med en "tidsfördröjd" eller en tidsför- längd flanktid.

Det har visat sig att omkopplingstiden vid en flankbildning, enligt figur 7 eller 8, kan bli alltför kort, vilket innebär att stig- och falltiden blir kort och att härav alstrade 515 490 43- övertoner ger strålning och på grund av reflekterade stör- ningar försvåras mottagningen.

För att kunna bemästra dessa problem anvisas, enligt figur 15, en successiv inkoppling av samordnade par av transis- torer.

Enligt figur 15 skall inom ett första tidsavsnitt "tl", angivet i figur 16, transistorerna 7la, 71d inkopplas av en puls på ledning 74 och samtidigt urkopplas transistorerna 71c och 7lb av en puls på ledning 74a.

Under ett efterföljande tidsavsnitt "t2" urkopplas, via en puls på ledning 74', transistorerna 71b' och 7lc' och samti- digt inkopplas transistorerna 71d' och 71a', via en puls på ledning 74a'.

Om det antages ett valt resistans- eller impedansvärde (säg 100 ohm) för transistorerna vid aktiverat läge kommer det totala resistansvärdet från sändarkretsen att från tidsav- snittet "tl" till "t2" sjunka till hälften, med en ökning av strömmen genom ledaren.

Med streckade linjer i figur 16 har en glättad eller utjämnad spänningsstegring illustrerats, förorsakad av inkopplade kapacitanser 79.

Tidsavståndet "t2"-"t1" väljes i ett inverterande och/eller signalfördröjande steg, 75d och 76c.

Figur 16 avser att illustrera att flanken "Fa" kan, av enbart en tvàstegsinkoppling av valda resistans- eller impedansvär- den (100 ohm), få en mot en sinusform något anpassad form.

Figur 17 avser att illustrera flankens "Fa" form vid utnytt- 515 490 44- jandet utav fyra steg, sinsemellan lika mycket fördröjda med en glättad spänningsstegring, vilket kan erbjudas med en lätt insedd komplettering av kretsarna enligt figur 15.

Figur 18 avser att illustrera att medelst ett val av ett och ett av ett flertal befintliga steg, och en anpassning av tidsavståndet mellan aktiveringen av varje steg, blir det möjligt att bilda en än mera sinusformsanpassad flank.

Det ligger i sakens natur att motsvarande åtgärder i motsatt ordningsföljd kommer att ge en motsvarande tidsförlängning av flanken "Fb", vilket dock icke närmare beskrives.

Kopplingsarrangemanget enligt figur 15 avser således att skapa förutsättningar för en anpassat långsamt stigande eller fallande (dock ej visad) flank, där ett impedansvärde för ett transistorpar (säg 100ohm) 71a, 71d, kopplas in och ett annat transistorpar kopplas ur (ge oändligt motstånd) 71b, 71c, varefter ett nytt transistorpar 71a', 71d, kopplas ur och ett nytt transistorpar 71b', 71c' kopplas in och ger därvid totalt halva resistansvärdet.

Genom en långsam flank kan strålningen minskas och den in- duktiva matningens induktiva inverkan kan minskas.

Vidare kommer visade kapacitanser 79 att skapa en utjämning av uppträdande spänningsvariationer vid bildandet av flanken.

Vid ett val av många tidsavsnitt (såsom figur 18 illustrerar) kan erforderliga signaler till transistorparen uttagas från en enda kedja av inverterande steg, 75a-75d o.s.v.

Figur 19 avser att visa en första utföringsform utav en, en signalmottagare 80 tillhorig, termineringskrets 81. 515 490 -45 Här visas att symmetriska 100 ohms-motstånd eller resistanser är anslutna mellan en signalledare 90a och jord- eller "O"- potential och signalmatningsspänningen. Signalinformationen kommer här att uppträda symmetriskt omkring medelpunkten 0,25V.

Noteras bör att "O"-potentialen inte nödvändigtvis mäste vara "O" eller jordpotential. Denna potential skulle även kunna vara positiv och i vissa fall även negativ, med en motsvaran- de ändring av bildad medelpunkt.

Figur 20 avser att illustrera en osymmetrisk anpassning, där de valda 60 ohms- och 300-ohmsresistanserna höjer spännings- nivån för signalinformationen. Vid motsatta resistansvärden sänkes spänningsniván.

Vid "single-ended" signalering och den senare inkopplingen kan matningsspänningen utnyttjas istället för signalmatnings- spänningen (0,5V).

Valda resistansvärden kan givetvis varieras för att därav bilda olika spänningar.

Figur 21 anvisar för "differentiell" signalering en 50-ohms- resistans ansluten till "0"-potential och figur 22 visar en 50-ohms-resistans ansluten till signalmatningsspänning, för att på detta sätt relatera spänningsnivån för signalinforma- tionen mot "O"-potential eller signalmatningsspänningsnivån (matningsspänningsnivån).

Denna anpassning skall ske mot den mottagningsnivå mottagaren är dimensionerad eller anpassad till.

De i figur 19-22 visade termineringskretsarna kan utföras kretsexternt eller kretsinternt. 515 490 46- Vidare är kretsarna i figur 21 och 22 utförda utan intern strömförbrukning.

Det ligger inom uppfinningens ram att i de visade utförings- formerna, enligt figur 19-22, utbyta de angivna resistanserna mot transistorer, som drives till lågimpediva och företrädes- vis utpräglade resistiva egenskaper uppvisande tillstànd, med inkoppling av kompletterande resistanser vid behov.

Figur 23 avser att illustrera en första utföringsform av en signalmottagare med en intern referens för omslagsspänningen eller -nivån, där på sändarsidan, av styrsignaler uppträdan- de, spänningsvariationer kan utvärderas.

Figur 24 avser att illustrera att kretsen enligt figur 23 skulle kunna vara tillförd en extern spänningsreferens.

Figur 25 avser att illustrera att spänningsreferensen kan relateras till jordpotential eller ett spänningsvärde genom högohmiga, lika eller olika värden uppvisande, resistanser Rl, R2.

De i figur 23-25 visade oterminerade mottagarna kan förkopp- las med en vald terminering, enligt någon av figurerna 19-22 eller kombination därav.

Detta förutsätter att signalmatningsspänningarna i sändaren resp. mottagaren anpassas så att signalnivàn ligger symmet- riskt kring mottagarens omslagsnivå.

Signalmatningsspänningen i sändaren kan väljas lika eller olika signalmatningsspänningen för mottagaren.

Figurerna 26 och 27 avser att illustrera alternativ till 515 490 -4? visade buffertkretsar och/eller visade termineringskretsar 81.

Figur 26 illustrerar att utnyttjade transistorer 7la, 7lb ger ett lågimpedivt värde av 5 ohm eller oändlig impedans, i beroende av valt tillstånd, och att för ledare 90 och en mottagaranpassning (80) inkopplas ett seriemotstånd R3, (45 ohm), för att därav få en anpassning till det valda värdet, såsom 50 ohm.

I figur 27 visas att transistorerna 7la, 7lb är seriekopplade med en resistans R4 (40 ohm) och en linjerelaterad resistans R5 (5 ohm).

De i figurerna 26 och 27 visade principerna, med att blanda en eller flera resistanser med en eller flera transistorer, kan även utnyttjas som termineringsnät 81 i signalmottagaren 80. Är processtoleranserna bättre, d.v.s. mindre för resistanser- na, är det fördelaktigt att låta dessa vara dominerande (större) i förhållande till transistorernas värde, när de är aktiverade för att på så sätt förbättra den totala toleran- Sen.

Det är vidare att notera att den drivkretsen tillhöriga matningsspänningen och den buffertkretsen tillhöriga signal- matningsspänningen kan ha skilda "0"-potentialer och/eller jordpotentialer.

Det är vidare möjligt att låta "0"-potentialen vara ansluten till jord, eller till ett jordat substrat, över en vald resistans. (Rl0 i figur 20).

Det är vidare möjligt att sänka signalmatningsspänningen 77 515 490 48- sà att den ligger förskjuten relativt jordpotential eller "O"-potential, exempelvis mellan +O,2V och -O,2V.

Vidare är valet av signalmatningsspänning i viss mån hastig- hetsberoende, vilket betyder att för vissa gynnsamma CMOS- teknologier och över 5OMbit/s bör värdet kunna väljas till 0,3-O,4V, och för lägre hastigheten ned mot +O,2V.

Vald matningsspänning i sändare och mottagare påverkar inte signalutbytet och signalsändningen, vilket en vald signalmat- ningsspänning gör.

Inom uppfinningens ram faller även att en signalering av "differentiell" natur kan ske mot en oterminerad mottagar- krets, enligt figur 23 till 25.

Figur 28 avser att visa ett kopplingsarrangemang, där samt- liga buffertkretstillhöriga transistorer kan styras till ett högimpedivt tillstànd.

Härför utnyttjas en PMOS-transistor 75e, som kan via en styrsignal bringas till ett tillstànd med högimpediva egen- skaper, där steget 75c och steget 76b båda kan intaga ett läge där "O"-potential uppträder på ledningarna 74 och 74a, via inkopplade lågresistiva transistorer 75f och 75f', vilket får till följd att samtliga buffertkretstillhöriga transis- torer intager ett tillstånd med högimpediva egenskaper.

I ett sådant läge när buffertkretsens samtliga transistorer uppvisar högimpediva egenskaper kan utvalda transistorer, av en separat krets 71k, påverkas att uppvisa utpräglade resis- tiva egenskaper.

Dessa transistorer är nu så valda att de kan uppvisa erfor- derliga resistansrelaterade impedansvärden för ett termine- 515 490 -49 ringsnät.

Figur 29 avser att visa ett kopplingsarrangemang där samt- liga, termineringsnätet 81 i mottagaren 80 tillhöriga, tran- sistorer kan styras till ett högimpedivt tillstånd.

Härför utnyttjas styrsignaler till transistorerna 75g, 75h, 75i och 75j, som därav bringas till ett högimpedivt till- stånd. Även här kan kompletterande resistanser och/eller impedanser inkopplas på det sätt som tidigare angivits.

Figur 30 visar ett förenklat kopplingsschema över en sändar/- mottagar-enhet (transceiver) och där de enligt uppfinningen anvisade buffertkretsarna/termineringsnäten (eller utan) kan komma till användning.

Sändaren 70 är via förbindelsen 90 i sändande mod med motta- garen 80 och en mottagare 80' kan antingen vara spärrad mot signalmottagning eller öppen för signalmottgning.

Här kan med fördel buffertkretsrelaterade transistorer (7la', 7lb' resp. 7lc', 7ld') vara inkopplade för att bilda ett anpassat termineringsnät.

Detta nät kopplas in på den signalmottagande sidan.

Figur 31 visar en tillämpning av uppfinningens principer på en buss-ledning 90' med en anpassad terminering 81 i båda ändar. På liknande sätt som i figur 30 kan nu en sändare 70 sända informationsbärande signaler till en eller flera motta- gare 80' och/eller 80".

Termineringsnätet 81 skulle också kunna vara ett kretsinternt 515 490 -59 nät för en mottagare.

Figur 32 avser att visa ett kopplingsarrangemang där en sändare 70 är anordnad att sända informationsbärande digitala signaler parallellt till ett antal (tre) mottagare 80, 80', 80" och där uppfinningens principer kan utnyttjas.

Härav skapas förutsättningar för att grena ut signalerna i ett tänkt distributionsnät.

Detta kräver en ökning av drivförmågan och en sänkning av utimpedansen för bibehållande av signalnivån. (Se även figur 31).

En urkopplingsbar drivenhet, enligt figur 28, kan även an- vändas i en drivenhet där variabel drivförmåga är önskvärd.

Finns två buffertkretsar med olika drivförmåga, en med enkel drivförmåga, figur 8, (eller 50 ohm) resp. en med en annan, såsom en dubbel, drivförmåga (eller 25 ohm), så kan man genom att kombinera ihop dessa variera drivförmågan i fyra steg O, l, 2, 3 gånger, Zut = oändligt, 50 ohm, 25 ohm eller 17 ohm.

Ytterligare steg kan givetvis adderas med enkla kompletteran- de åtgärder.

I föregående textavsnitt och i efterföljande patentkrav har för att tydliggöra uppfinningens signifikativa egenheter uttrycket "resistiva" egenskaper använts för att därvid tilldela utvalda transistorer ett speciellt valt tillstånd.

Förutom en normal tolkning av valt uttryck skall även speci- ella tolkningar vara gällande.

Sålunda faller inom ramen för uppfinningens tillämpning att

Claims (38)

515 490 -5% valda spänningsvärden för utnyttjade transistorer skall sinsemellan vara så anpassade att den linjära resistiva komponenten mellan "Drain"-anslutningen och "Source"-anslut- ningen skall dominera. Detta innebär mera speciellt att för NMOS-transistorer skall resistansvärdet vara konstant, eller i vart fall huvudsakli- gen konstant, vid en varierande spänning. Uppfinningen är givetvis inte begränsad till den ovan som exempel angivna utföringsformen utan kan genomgå modifikatio- ner inom ramen for uppfinningstanken illustrerad i efter- följande patentkrav. PATENTKRÄV

1. Ett för digitala signaler anpassat signaleringssystem med en signalsändare och en signalmottagare spänningsmatade via en systemspänning, tilldelad en första spänningsnivå, och en l0 15 20 25 30 515 490 _52_ sändaren med mottagaren förbindande förbindelse, varvid signalsändaren är tilldelad en utgångsbuffertkrets, uppvisan- de två seriekopplade transistorer, anslutna mellan en för en hög informationsbärande digitalrelaterad utsignal anpassad spänning och en för en låg informationsbärande digitalrelate- rad utsignal anpassad spänning, varvid en av nämnda transis- torer (7la) är ansluten till en signalmatningsspännings lägsta nivå, såsom en "O"-potential eller jordpotential, och den andra transistorn (7lb) är ansluten till nämnda signal- matningsspännings (72) högsta nivå, varvid en förbindelsen (90) tillhörig ledare (90a), för överföring av den informa- tionsbärande signalen, är ansluten mellan transistorerna, varvid nämnda, för en hög informationsbärande signal anpas- sad, signalmatningsspänning är vald med en spänningsnivå understigande nämnda, systemspänningen tilldelade, första spänningsnivå, och en av en mottagen styrsignal förorsakad styrning eller drivning av nämnda transistorer (7la,7lb), för att bilda nämnda informationsbärande utsignal, gör att nämnda transistorer övergår från ett högimpedivt tillstånd till ett lågimpedivt tillstånd, k ä n n e t e c k n a t därav, att vid ett lågimpedivt tillstånd är nämnda transistorer drivna att uppvisa resistiva, eller i vart fall övervägande resis- tiva, egenskaper med impedansvärdet anpassat mot ett för- bindelsen uppvisande impedansvärde, att nämnda seriekopplade transistorer är valda av samma typ, och att nämnda styrsigna- ler är anpassade att driva en transistor till högimpedivt tillstånd och den andra transistor till lågimpedivt tillstånd eller vice versa.

2. Signaleringssystem enligt patentkravet 1, k ä n n e - t e c k n a t därav, att en första transistors (7la) ena anslutning är förbunden med "O"-potential och/eller jord- potential medan en andra anslutning är förbunden med nämnda ledare (90a) och en första anslutning för en andra transistor 10 15 20 25 30 515 490 _53_ (7lb), vars andra anslutning är förbunden med en positiv signalmatningsspänning (72) och att båda transistorerna (7la,7lb) är av mottagna styrsignaler (73) anordnade att ändra tillstånd samtidigt.

3. Signaleringssystem enligt patentkravet l eller 2, k ä n - n e t e c k n a t därav, att valda resistansdominerande impedansvärden för en buffertkrets transistorer, eventuellt med en tillhörande kompletterande resistans, förbindelsens impedansvärde och mottagarens impedansvärde, med resistans- dominerade värden, är valda lika eller väsentligen lika.

4. Signaleringssystem enligt patentkravet l, 2 eller 3, k ä n n e t e c k n a t därav, att, till den andra transis- torn anslutna, signalmatningsspänningen är vald under l,5V.

5. Signaleringssystem enligt patentkravet 4, k ä n n e - t e c k n a t därav, att valet av signalmatningsspänningens värde är beroende av mottagaren tillhöriga krav på ett minsta signal-brus-förhållande.

6. Signaleringssystem enligt patentkravet l, k ä n n e - t e c k n a t därav, att samma teknologier är valda för signalsändande driv- och buffertkretsar och samma teknologier är valda för signalmottagande terminerings- och mottagarkret- Sår.

7. Signaleringssystem enligt patentkravet l, k ä n n e - t e c k n a t därav, att buffertkretstillhöriga transistorer är framställda enligt CMOS-teknologier.

8. Signaleringssystem enligt patentkravet 1 eller 7, k ä n - n e t e c k n a t därav, att transistorerna utgöres utav NMOS-transistorer. 10 15 20 25 30 515 490 _54_

9. Signaleringssystem enligt patentkravet 1, 7 eller 8, k ä n n e t e c k n a t därav, att nämnda signalmatnings- spänning, ansluten till den andra transistorn (71b), är vald positiv.

10. Signaleringssystem enligt patentkravet 1, 7, 8 eller 9, k ä n n e t e c k n a t därav, att två seriekopplade tran- sistorer är användbara vid en "single-ended"-signalering och att fyra, parvis seriekopplade, transistorer är användbara vid en "differentiell" signalering.

11. Signaleringssystem enligt patentkravet 1, 7 eller 10 k ä n n e t e c k n a t därav, att nämnda utgångsbuffert- krets omfattar minst två NMOS-transistorer, en eller två samordnade och anpassade för att kontrolleras eller styras av en inverterad styrsignal, en eller två samordnade och an- passade för att kontrolleras eller styras av en icke inverte- rad styrsignal och att dessa två styrsignaler är samordnade att samtidigt aktivera och påverka, var sin signal tillhöri- ga, transistorer.

12. Signaleringssystem enligt patentkravet 1 eller 11, k ä n n e t e c k n a t därav, att en sändaren tillförd och tilldelad ingàngs- eller styrsignal är dels matningsbar genom ett udda antal signalförstärkande och/eller signalinverteran- de steg, för att bilda nämnda inverterade signal, dels mat- ningsbar genom ett jämnt antal (även O) signalförstärkande och/eller signalinverterande steg, för att bilda nämnda icke inverterade signal.

13. Signaleringssystem enligt patentkravet 12, k ä n n e - t e c k n a t därav, att den inverterade signalen och den icke inverterade signalen är med hjälp av tidsfördröjande lO 15 20 25 30 515 490 _55_ kretsar styrbart anordnade att uppträda samtidigt.

14. Signaleringssystem enligt patentkravet l, 9 eller ll, k ä n n e t e c k n a t därav, att signalmatningsspänningen för drivning genom nämnda NMOS-transistorer är vald till mindre än l,o V, företrädesvis omkring 0,8 - O,4V.

15. Signaleringssystem enligt patentkravet l, ll eller 12, k ä n n e t e c k n a t därav, att nämnda utgàngsbuffert- krets är via var sin transistor dimensionerad och anpassad för att vid signalsändning bilda en vald resistivdominerad sändarimpedans.

16. Signaleringssystem enligt patentkravet l eller 5, k ä n n e t e c k n a t därav, att den informationsbärande utsignalen är tilldelad ett eller flera flankrelaterade spännings- eller strömspràng, som vid anpassade impedansvär- den motsvarar, eller i vart fall väsentligen motsvarar, halva signalmatningsspänningen.

17. Signaleringssystem enligt patentkravet l eller ll, k ä n n e t e c k n a t därav, att signalmottagaren är för- sedd med ett utpräglade resistiva egenskaper uppvisande termineringsnät.

18. Signaleringssystem enligt patentkravet 17, k ä n n e - t e c k n a t därav, att nämnda termineringsnät utgöres av i vart fall två transistorer, företrädesvis två NMOS-transis- torer.

19. Signaleringssystem enligt patentkravet 17, k ä n n e - t e c k n a t därav, att en via termineringsnätet emottagen signal tillâtes passera en signalförstärkande krets, en signalomvandlande krets och en grind, innan den uppträder på 10 15 20 25 30 515 490 _56_ en utgångsledning som en kretsanpassad signal.

20. Signaleringssystem enligt patentkravet 1, k ä n n e - t e c k n a d därav, att signalmottagaren innefattar ett differentialsteg, anpassat för att mottaga signaler med små spänningssprång och med låg spänningsnivå.

21. Signaleringssystem enligt patentkravet 7 eller 20, k ä n- n e t e c k n a t därav, att differentialsteget består av ett PMOS-transistorpar.

22. Signaleringssystem enligt patentkravet 17, k ä n n e - t e c k n a t därav, att termineringsnätet, vid "differenti- ell"-signalöverföring, består av i vart fall två utpräglade resistiva egenskaper uppvisande kretsar, anslutna mellan förbindelsens resp. ledning och "O"-potential, jordpotential, signalmatningsspänning eller matningsspänning.

23. Signaleringssystem enligt patentkravet 17, k ä n n e - t e c k n a t därav, att termineringsnätet, vid "single- ended" signalöverföring består av i vart fall två utpräglade resistiva egenskaper uppvisande kretsar, anslutna mellan förbindelsens ledning och å ena sidan "O"-potential eller jordpotential och å andra sidan signalmatningsspänning eller matningsspänning.

24. Signaleringssystem enligt patentkravet 1 eller 11, k ä n n e t e c k n a t därav, att i buffertkretsen ingående transistorer är så tidsmässigt fördröjt påverkbara att en den informationsbärande signalen tillhörig stigande flank och/el- ler fallande flank blir tidsmässigt fördröjd eller förlängd.

25. Signaleringssystem enligt patentkravet 24, k ä n n e - t e c k n a t därav, att sålunda fördröjd flank är med hjälp l0 l5 20 25 30 515 490 _5'7_ av kapacitanser utjämnade mot en sinusform.

26. k ä n n e t e c k n a t därav, Signaleringssystem enligt patentkravet 24 eller 25, att vid ett flertal par av successivt tidsfördröjda transistorer är erforderliga styr- signaler uttagna från en och samma kedja av signalinverteran- de steg.

27. Signaleringssystem enligt patentkravet l, k ä n n e - t e c k n a t därav, att mottagarens termineringskretsar är dimensionerade och anpassade för att emottagna signaler skall ligga inom ett valt CM-område för mottagarkretsen.

28. Signaleringssystem enligt patentkravet l, med en första sändar/mottagar-enhet (70.80' i figur 30), en transmissions- ledning (90) och en andra mottagar/sändare-enhet (80), k ä n- n e t e c k n a t därav, att sändaren är försedd med en buffertkrets med två seriekopplade, lågimpediva och lednings- anpassade, transistorer (7la,7lb).

29. Signaleringssystem enligt patentkravet 28, k ä n n e - t e c k n a t därav, att sändaren är försedd med fyra, parvis seriekopplade, transistorer.

30. Signaleringssystem enligt patentkravet 28 eller 29, k ä n n e t e c k n a t därav, att sändaren är försedd med ytterligare parvis seriekopplade transistorer, för bildande av en pulsflank med lång stigtid.

31. Signaleringssystem enligt patentkravet 28, k ä n n e - t e c k n a t därav, att samtliga buffertkretsen (7l') tillhöriga transistorer är, av en styrsignal, anordnade att intaga högimpediva värden för att spärra sändarkretsen. 10 l5 20 25 30 515 490 _58_

32. Signaleringssystem enligt patentkravet 31, k ä n n e - t e c k n a t därav, att nämnda styrsignal är anordnad att aktivera en transistor (75e).

33. Signaleringssystem enligt patentkravet 31 eller 32, k ä n n e t e c k n a t därav, att via en ytterligare krets (7lk) är utvalda sändaren tillhöriga bufferkretsrelaterade transistorer (7la',7lb', resp. 7lc',7ld') inkopplade för att uppvisa lågimpediva och resistansdominerande värden för att därvid bilda ett anpassat termineringsnät, vid mottagning av signaler i en intillvarande mottagare.

34. Signaleringssystem enligt patentkravet 31, k ä n n e - att till en buss-ledning (90') är (70,80')f t e c k n a t därav, anslutet ett antal mottagar/sändar-enheter varvid nämnda buss-ledning uppvisar termineringsnät.

35. Signaleringssystem enligt patentkravet 34, k ä n n e - t e c k n a t därav, att i vart fall ett termineringsnät utgöres utav ett kretsinternt nät för en signalmottagare.

36. Signaleringssystem enligt patentkravet 28, k ä n n e - t e c k n a t därav, att i mottagarkretsen ingående termine- ringsnät (81), med utpräglade resistiva egenskaper uppvisande transistorer (75g,75h,75i,75j), är in- och urkopplingsbara av en styrsignal.

37. Signaleringssystem enligt patentkravet 36, k ä n n e - t e c k n a t därav, att urkopplade transistorer ger hög- impediva värden, varvid mottagaren uppvisar oterminerade egenskaper.

38. Signaleringssystem enligt patentkravet l eller 28, k ä n n e t e c k n a t därav, att sändaren och/eller motta- 10 15 20 25 30 515 490 _59- garen är försedda med buffertkretsrelaterade eller termine- ringsnätrelaterade transistorer, samordnade till en uppsätt- ning med en första, en enkel, drivformåga och en uppsättning såsom dubbel, med en annan, drivförmåga och att dessa upp- sättningar via styrsignaler är kombinerbara.