CN1407725A - 通用正射极耦合逻辑/低压差分信令输出结构 - Google Patents

通用正射极耦合逻辑/低压差分信令输出结构 Download PDF

Info

Publication number
CN1407725A
CN1407725A CN02131516.7A CN02131516A CN1407725A CN 1407725 A CN1407725 A CN 1407725A CN 02131516 A CN02131516 A CN 02131516A CN 1407725 A CN1407725 A CN 1407725A
Authority
CN
China
Prior art keywords
output
circuit
electric current
control signal
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02131516.7A
Other languages
English (en)
Other versions
CN1246964C (zh
Inventor
J·A·维斯特
小R·J·马沙尔
A·安德森
D·M·鲁泽布姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1407725A publication Critical patent/CN1407725A/zh
Application granted granted Critical
Publication of CN1246964C publication Critical patent/CN1246964C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明利用CMOS晶体管实现了一正射极耦合逻辑(PECL)输出，把Motorola ECL特性近似为标准正射极耦合逻辑终端方案。通过创建利用一可切换电流源的一正射极耦合逻辑输出，该正射极耦合逻辑输出能够被集成到一低压差分信令(LVDS)结构中。本发明经由控制逻辑通过使能用于每个信令技术的特定电路元件来允许用户在正射极耦合逻辑与低压差分信令输出之间切换。用本发明，在一个IC设备上的两种驱动器的组合带给系统设计者在两种单独的信令方案中使用相同电路的灵活性。因此，设计者能够选择使用一种输出特性或另一种输出特性以用于其设计。

Description

通用正射极耦合逻辑/低压差分信令输出结构
技术领域
本发明一般地涉及电子设备，更具体地，涉及用于正射极耦合逻辑/低压差分信令[PECL(Motorola Positive Emitter Coupled Logic)/LVDS(Low VoltageDifferential Signaling)]信令方法的输出结构。
背景技术
在电信及联网系统中，信令方法已被用于把信号从一个设备经由某一线路发送到另一设备。在许多高速信令方法中，已采用正射极耦合逻辑和低压差分信令点到点技术。正射极耦合逻辑是由Motorola开发的一种标准，其中输出节点电压为Vdd-1伏和Vdd-1.6伏。另一方面，低压差分信令为EIA-644标准，其中输出差分电压摆动为±400mV。电信及联网系统产品的许多设计者和制造商明望为其设计而选择正射极耦合逻辑或低压差分信令信令电平的灵活性。然而，由于在输出节点上要求很低的电容量这一低压差分信令上的性能限制，实现信令方法的输出驱动器被限制到仅仅一个特性，即它将必须是正射极耦合逻辑或是低压差分信令，但不能是正射极耦合逻辑和低压差分信令。否则，都将不执行正射极耦合逻辑/低压差分信令标准。
已经尝试把两个输出驱动器组合在一起以分别实现正射极耦合逻辑和低压差分信令。典型地，这两个输出驱动器被并联连接，并且设计者可以选择使能其中的一个驱动器来实现正射极耦合逻辑和低压差分信令中的一种以用于特定设计。不过，这种电路具有许多缺点，包括体积大，费用高以及不可改变性等等。
因此，需要一种利用同一电路以在一个IC设备上实现两种不同信令方案的输出结构以便给设计者带来在其设计上的灵活性。
发明内容
本发明提供了一种利用同一电路以在一个IC设备上实现两种不同信令方法正射极耦合逻辑和低压差分信令的输出结构。这就给设计者带来了在其设计上的灵活性。
根据本发明的一个实施例，提供了一种输出电路，包括具有一第一输出端的第一输出部件以及具有一第二输出端的第二输出部件。该第一输出部件和第二输出部件为可配置的以在第一和第二输出端上提供与第一信令方法(如正射极耦合逻辑标准)兼容的第一输出特性，响应于第一外部控制信号。这两个输出部件还在第一和第二输出端上提供与第二信令方法(如低压差分信令标准)兼容的第二输出特性，响应于第二外部控制信号。
根据本发明的此实施例，第一与第二输出部件基本上彼此相同。每个输出部件包括一可切换的电流源用于在其输出端上提供选定的多个预定电流中的一个，响应于一个选定的外部控制信号。
利用本发明，采用了同一电路并起到在一个IC设备上的两个驱动器的作用。允许系统设计者在两种单独的信令方案内使用同一电路。因此，设计者能够选择使用一种输出特性或另一种输出特性以用于其设计。
通过参照结合附图的下述说明以及权利要求书，本发明的其它目的和效果以及全面的理解将变得清晰和受到理解。
附图说明
参照附图将进一步详细地，并通过例子来解释本发明，其中：
图1示出根据本发明一实施例的被配置为实现一正射极耦合逻辑输出的一通用正射极耦合逻辑/低压差分信令输出结构；
图2示出根据本发明一实施例的被配置为实现一低压差分信令输出的一通用正射极耦合逻辑/低压差分信令输出结构；和
图3示出图1和2中每个输出部件一示范原理图。
在全部附图中，相同的参考数字表示类似的或相应的特征或功能。
具体实施方式
图1示出根据本发明一实施例的被配置为实现一正射极耦合逻辑输出的一通用正射极耦合逻辑/低压差分信令输出结构10。图1中，输出结构10被接在控制逻辑20与一标准正射极耦合逻辑终端电路30之间。输出结构10包括第一输出部件12和第二输出部件16。这两个输出部件中的每一个都包括一个能够提供4mA，6mA，10mA，或20mA电流的可切换的电流源。控制逻辑20通过使能用于各个信令技术的特定电路而允许用户在正射极耦合逻辑和低压差分信令信令方法之间切换输出结构10(经由输出VoutA和VoutB)。
在对输出结构10进行配置以实现一正射极耦合逻辑输出中，来自控制逻辑20的输入信号把输入部件中的一个，例如部件12设置为高状态以使VoutA为Vdd-1伏，并把另一部件，例如部件16设置为低状态以使VoutB为Vdd-1.6伏。这就导致输出VoutA和VoutB可与正射极耦合逻辑电压电平兼容。当一个部件为处于高状态时，其输入V10mAPMOS，V6mAPMOS以及V4mAPMOS被激活以使能三个相应的电流源，从而使得该部件提供一总共为20mA的电流。当一个部件为处于低状态时，输入V6mAPMOS被激活以使能一个相应的电流源以使该部件提供一6mA的电流。各个部件的原理图在图3示出，这将在下面详细描述。
在本发明的这一实施例中，利用把Motorola ECL特性近似为一标准正射极耦合逻辑终端电路30的CMOS晶体管来实现正射极耦合逻辑输出。正射极耦合逻辑终端电路30包括两个电阻器32和36，每一个都具有50欧姆的阻值并被接到一Vdd-2伏的电压上。电阻器32和36能够是Thevenin等效电阻。通过利用一可切换电流源来实现一正射极耦合逻辑输出，该正射极耦合逻辑输出可以被集成到如下将描述的一低压差分信令结构中。
图2示出根据本发明一实施例的，被配置为实现一低压差分信令输出的一通用正射极耦合逻辑/低压差分信令输出结构10。图2中，输出结构10被接在控制逻辑20与一低压差分信令终端电路40之间。终端电路40包括串联连接在一起的两个电阻器42和46，每一个都具有50欧姆的阻值。代表寄生电容的一个电容器48与电阻器42和46并联连接。
在对输出结构10进行配置以实现一低压差分信令输出中，来自控制逻辑20的输入信号把部件中的一个，例如部件12的V4mAPMOS输入激活，并把其它部件，例如部件16的V4mANMOS输入激活，因此部件12推动一4mA电流以及部件16降低一4mA电流。所产生的跨接电阻器42和46在VoutA与VoutB之间的差分电压为±400mV。该低压差分信令标准具有一个为100mV的最小值。
图3示出每个输出构件12和16的示范原理图。在此电路中，NMOS输入(V4mANMOS)和PMOS输入(V4mAPMOS，V6mAPMOS，V10mAPMOS)不同时被激活。若NMOS输入V4mANMOS被激活，则在输出Vout上生成一4mA的电流。类似地，若PMOS输入V4mAPMOS，V6mAPMOS，V10mAPMOS中任一个被单独地激活，则在输出上生成相应的电流(即，4mA，6mA或10mA)。如果PMOS输入的任何组合被激活，那么在输出Vout上生成与相应电流的总和相等的一个电流。例如，如果三个PMOS输入全部被激活，那么在输出Vout上生成与相应电流的总和(即，4+6+10)相等的或20mA的电流。
接下来将描述图3中电路的详细工作。如果输入V4mANMOS被激活，那么一个400μA的电流(即，由电流源13所生成的电流的4倍)流经晶体管MP8。该400μA是通过由晶体管MP7和MP8所组成的一个电流镜，根据MP8的栅板宽度(即20)与MP7的栅板宽度(即5)的比率而生成的。该电流再被乘以系数10并因此通过由晶体管MN11，MN13，及MN0-MN3所组成的一个电流镜在输出Vout上生成一4mA的电流。以类似方式，根据晶体管MN13和MN0-MN3的栅板宽度的总和(即10×5)的比率及晶体管MN11的栅板宽度(即5)的比率而生成此4mA。
另一方面，一个100μA的电流流经晶体管MP6并且它是通过由晶体管MP7和MP6所组成的一个电流镜，根据它们的栅板宽度的比率(即5/5)而生成的。如果仅有输入V4mAPMOS被激活，那么一200μA的电流流经晶体管MN5并且它是通过由晶体管MN4和MN5所组成的一个电流镜，根据其栅板宽度的比率(即10/5)而生成的。该电流被乘以系数20并因此在输出Vout上生成4mA的电流。该4mA的电流是通过由晶体管MP5和MP0-MP4所组成的一个电流镜，根据MP5的栅板宽度与MP0-MP4的栅板宽度的总和(即40×5/10)之比而生成的。类似地，如果仅有输入V6mAPMOS被激活，那么一300μA的电流流经晶体管MN8并且它是通过由晶体管MN4和MN8所组成的一个电流镜，根据它们的栅板宽度之比(即15/5)而生成的。以类似的方式该电流被乘以系数20并因此在输出Vout上生成6mA的电流。同样，如果仅有输入V10mAPMOS被激活，那么一1mA的电流流经晶体管MN9并且它是通过由晶体管MN4和MN9所组成的一个电流镜，根据它们的栅板宽度之比(即50/5)而生成的。以类似的方式该电流被乘以系数20并因此在输出Vout上生成20mA的电流。如果PMOS输入全部被激活，那么因此在输出Vout上生成20mA的电流。
因此，本发明通过使能用于各个信令技术的特定电路元件而提供了允许用户在正射极耦合逻辑与低压差分信令之间切换的灵活性。
虽然已结合特定实施例对本发明进行了描述，但是显然根据上述说明，许多替换，修改及变更对于本领域的技术人员来说都是显而易见的。例如，也可以使用CMOS或双板型CMOS电路来实现本发明。因此，本发明应包含属于附加权利要求书的精神和范围的所有这些替换，修改及变更。

Claims (20)

1、一种输出电路(10)，包括：
一第一输出构件，其具有一第一输出端；和
一第二输出构件，其具有一第二输出端；
其中第一和第二输出构件被配置为，响应于第一外部控制信号，在第一和第二输出端提供与一第一信令方法兼容的第一输出特性；以及响应于第二外部控制信号，在第一和第二输出端提供与一第二信令方法兼容的第二输出特性。
2、权利要求1的电路，其中第一信令方法是一正射极耦合逻辑(PECL)标准，以及第二信令方法是一低压差分信令(LVDS)标准。
3、权利要求2的电路，其中第一和第二输出构件中的每一个包括一可切换的电流源，该电流源响应于选定的外部控制信号在其输出端提供多个预定电流中的选定的一个电流。
4、权利要求3的电路，其中第一和第二输出构件通过在第一输出端上供给大约20mA的电流以及在第二输出端上供给大约6mA的电流来提供第一输出特性。
5、权利要求3的电路，其中第一和第二输出构件通过在第一输出端上供给大约4mA的电流以及在第二输出端上供给大约4mA的电流来提供第二输出特性。
6、权利要求3的电路，其中第一和第二输出构件基本上彼此相同。
7、一种输出电路，包括：
一第一输出构件，其具有一第一输出端；和
一第二输出构件，其具有一第二输出端；
其中第一和第二输出构件被配置为响应于第一外部控制信号，在第一和第二输出端提供与一正射极耦合逻辑标准兼容的第一输出特性，以及响应于第二外部控制信号，在第一和第二输出端提供与一低压差分信令标准兼容的第二输出特性。
8、权利要求7的电路，其中第一和第二输出构件基本上彼此相同，并且每一个都包括一可切换的电流源，该电流源响应于选定的外部控制信号在其输出端提供选定的多个预定电流中的一个。
9、权利要求8的电路，其中第一和第二输出构件通过在第一输出端上供给大约20mA的电流以及在第二输出端上供给大约6mA的电流来提供第一输出特性。
10、权利要求9的电路，其中第一和第二输出构件通过在第一输出端上供给大约4mA的电流以及在第二输出端上供给约4mA的电流来提供第二输出特性。
11、一种输出电路，包括：
一第一输出装置，其具有一第一输出端；和
一第二输出装置，其具有一第二输出端；
其中第一和第二输出装置被配置为响应于第一外部控制信号，在第一和第二输出端提供与一第一信令方法兼容的第一输出特性，以及响应于第二外部控制信号，在第一和第二输出端提供与一第二信令方法兼容的第二输出特性。
12、权利要求11的电路，其中第一信令方法是一正射极耦合逻辑标准，以及第二信令方法是一低压差分信令标准。
13、权利要求11的电路，其中第一和第二输出装置中的每一个包括一可切换的电流源，该电流源在其输出端提供选定的多个预定电流中的一个，响应于选定的外部控制信号。
14、权利要求13的电路，其中第一和第二输出装置通过在第一输出端上供给大约20mA的电流以及在第二输出端上供给大约6mA的电流来提供第一输出特性。
15、权利要求13的电路，其中第一和第二输出装置通过在第一输出端上供给大约4mA的电流以及在第二输出端上供给约4mA的电流来提供第二输出特性。
16、权利要求13的电路，其中第一和第二输出装置基本上彼此相同。
17、一种通信系统，包括：
一输入电路；
连到该输入电路的一主处理器电路；和
连到该主处理器电路的一输出电路，该输出电路包括：
一第一输出构件，其具有一第一输出端，和
一第二输出构件，其具有一第二输出端，
其中第一和第二输出构件被配置为响应于第一外部控制信号，在第一和第二输出端提供与一第一信令方法兼容的第一输出特性，以及响应于第二外部控制信号，在第一和第二输出端提供与一第二信令方法兼容的第二输出特性。
18、权利要求17的系统，其中第一信令方法是一正射极耦合逻辑标准，以及第二信令方法是一低压差分信令标准。
19、权利要求18的电路，其中第一和第二输出构件中的每一个包括一可切换的电流源，该电流源响应于选定的外部控制信号在其输出端提供选定的多个预定电流中的一个。
20、权利要求19的电路，其中第一和第二输出构件基本上彼此相同。
CN02131516.7A 2001-08-02 2002-08-01 通用正射极耦合逻辑/低压差分信号传输输出结构 Expired - Fee Related CN1246964C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/922420 2001-08-02
US09/922,420 US6580292B2 (en) 2001-08-02 2001-08-02 Universal PECL/LVDS output structure

Publications (2)

Publication Number Publication Date
CN1407725A true CN1407725A (zh) 2003-04-02
CN1246964C CN1246964C (zh) 2006-03-22

Family

ID=25447011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02131516.7A Expired - Fee Related CN1246964C (zh) 2001-08-02 2002-08-01 通用正射极耦合逻辑/低压差分信号传输输出结构

Country Status (3)

Country Link
US (1) US6580292B2 (zh)
JP (1) JP4168127B2 (zh)
CN (1) CN1246964C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100406904C (zh) * 2004-09-27 2008-07-30 中兴通讯股份有限公司 一种低电压差分信号交叉接续测试接口装置
CN101083464B (zh) * 2006-05-31 2011-05-25 瑞萨电子株式会社 包括输出电路的半导体集成电路
CN103118237A (zh) * 2011-11-16 2013-05-22 华晶科技股份有限公司 影像接收装置的接口电路及其数据传输方法
CN101523725B (zh) * 2006-09-18 2016-05-18 凌力尔特公司 用于高速低功率电平转换的电路及方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646556B2 (ja) 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
JP2006322963A (ja) * 2005-05-17 2006-11-30 Nec Fielding Ltd ビデオ信号発生装置
US7352207B2 (en) * 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7508235B2 (en) * 2006-06-07 2009-03-24 Silicon Laboratories Inc. Differential line termination technique
US7974589B2 (en) * 2008-02-13 2011-07-05 Analog Devices, Inc. High-speed data transmitters
US7999523B1 (en) 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
US20100117703A1 (en) * 2008-11-13 2010-05-13 Zhipeng Zhu Multi-mode single-ended cmos input buffer
US8461880B2 (en) * 2009-04-02 2013-06-11 Silicon Labs Spectra, Inc. Buffer with an output swing created using an over-supply voltage
EP3681254A4 (en) 2017-09-06 2021-05-05 Nippon Pillar Packing Co., Ltd. CIRCUIT BOARD AND MANUFACTURING METHOD FOR IT

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2520390B2 (ja) 1984-11-07 1996-07-31 日本電気株式会社 Ｍｏｓアナログ集積回路
JPS639220A (ja) 1986-06-30 1988-01-14 Nec Corp バツフア回路
JPH06311017A (ja) 1993-04-22 1994-11-04 Nec Corp 出力バッファ回路
US6005414A (en) * 1997-06-03 1999-12-21 Linear Technology Corporation Mixed-mode multi-protocol serial interface driver
US6472903B1 (en) * 1999-01-08 2002-10-29 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6218858B1 (en) * 1999-01-27 2001-04-17 Xilinx, Inc. Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100406904C (zh) * 2004-09-27 2008-07-30 中兴通讯股份有限公司 一种低电压差分信号交叉接续测试接口装置
CN101083464B (zh) * 2006-05-31 2011-05-25 瑞萨电子株式会社 包括输出电路的半导体集成电路
CN101523725B (zh) * 2006-09-18 2016-05-18 凌力尔特公司 用于高速低功率电平转换的电路及方法
CN103118237A (zh) * 2011-11-16 2013-05-22 华晶科技股份有限公司 影像接收装置的接口电路及其数据传输方法

Also Published As

Publication number Publication date
JP4168127B2 (ja) 2008-10-22
CN1246964C (zh) 2006-03-22
JP2003152522A (ja) 2003-05-23
US20030025528A1 (en) 2003-02-06
US6580292B2 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
CN1246964C (zh) 通用正射极耦合逻辑/低压差分信号传输输出结构
CN104242907B (zh) 可编程高速电压模式差分驱动器
US6295323B1 (en) Method and system of data transmission using differential and common mode data signaling
US6856178B1 (en) Multi-function input/output driver
CA2419936C (en) Circuit for producing low-voltage differential signals
EP0515097A1 (en) Bus transceiver
US6353334B1 (en) Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals
US6037798A (en) Line receiver circuit having termination impedances with transmission gates connected in parallel
US20060220681A1 (en) Methods and apparatus to DC couple LVDS driver to CML levels
AU717718B2 (en) Universal sender device
SE515490C2 (sv) Signaleringssystem
WO2001069875A2 (en) Noise reduction for differential links which use a shared reference
US5142168A (en) Emitter-coupled logic balanced signal transmission circuit
US5982191A (en) Broadly distributed termination for buses using switched terminator logic
CN209267704U (zh) 一种信号发生装置
US4682058A (en) Three-state logic circuit for wire-ORing to a data bus
EP1215861A2 (en) Switchable, resistive termination circuit
EP2464009B1 (en) Differential signal termination circuit
US5959601A (en) Method and apparatus for parallel in serial out transmission
CN100502243C (zh) 信号电位转换电路
US6812869B1 (en) Noise reduction techniques for programmable input/output circuits
CN1630191B (zh) 输入缓冲器和包括该输入缓冲器的半导体装置
EP1382119A2 (en) Output driver circuit with current detection
EP0897629B1 (en) Integrated and switchable line termination
CN112118002A (zh) 一种切换输出逻辑电平的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060322

Termination date: 20150801

EXPY Termination of patent right or utility model