JP3166920B2 - 受信および信号処理装置 - Google Patents

受信および信号処理装置

Info

Publication number
JP3166920B2
JP3166920B2 JP52458195A JP52458195A JP3166920B2 JP 3166920 B2 JP3166920 B2 JP 3166920B2 JP 52458195 A JP52458195 A JP 52458195A JP 52458195 A JP52458195 A JP 52458195A JP 3166920 B2 JP3166920 B2 JP 3166920B2
Authority
JP
Japan
Prior art keywords
current
transistor
receiving
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52458195A
Other languages
English (en)
Other versions
JPH09505708A (ja
Inventor
オロフ ヨアキム ヘッドバーグ,マッツ
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH09505708A publication Critical patent/JPH09505708A/ja
Application granted granted Critical
Publication of JP3166920B2 publication Critical patent/JP3166920B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は受信および信号処理装置に関する。より特
定すると、この発明は受信回路と信号処理回路に関し、
信号の性質は、たとえば毎秒メガビット(Mb/s)領域か
ら毎秒ギガビット(Gb/s)領域までの範囲で、1Mb/s以
上、好ましくは100Mb/s以上の選択された高い反復周波
数を持つ、パルス波形電圧変化である。
電圧変化は送信回路により制御され、内部構造を持つ
ディジタル情報搬送信号を表す。ディジタル信号は、特
に信号伝送路によりひずむ。受信回路は、このようにひ
ずんだディジタル信号を検出すべく受信する。
この種の装置は、受信した(ひずんだ)信号を、内部
信号構造を持つ送信された信号に変えるために使用され
る。受信信号は何らかの誤りを含む電圧レベルを持ち、
および/または或るコモンモード(CM)領域に適応しな
いので、信号処理装置により、受信信号の信号の変換に
必要な条件に適した内部信号構造に変える。
このような受信および受信処理装置を、電圧パルスの
形の情報搬送信号を伝送する導体に接続する。導体を受
信回路に属するトランジスタに接続し、電圧パルスの変
化とパルスの電圧値を用いて電流に影響を与えるように
する。電流はパルスの形でトランジスタを流れ、また電
流は電圧パルスの変化と電圧レベルにより発生する。信
号処理回路は、受信信号より内部回路構造に適した情報
搬送形式に電流を変える。
この種の受信および信号処理装置は、最大200Mb/sの
範囲のパルスレートを持つ電圧パルスの情報内容を評価
するのに有用である。
従来の技術の説明 この種の受信および信号処理装置は、単一導体上に現
れる(シングルエンド伝送)または2本の導体上または
その間に現れる(差動伝送)パルス波形の電圧変化を検
出する。
簡単のために以下の説明は差動伝送を用いる応用に限
定するが、この発明はどちらの種類の伝送システムにも
応用できるものである。
1本の導体の電圧ポテンシャルを一定レベルに保つ
(これはシングルエンド伝送に必要である)のに用いる
方法は当業者には明らかではあるが、以下に説明する。
種々の動作条件で動作するこれらの受信および信号処
理装置を製作する方法はいろいろ知られている。
この種の受信装置や信号処理装置を製作するのに、CM
OS技術とバイポーラ技術が用いられている。ここでは主
にCMOS技術を説明する。というのは、バイポーラ技術を
用いた場合の機能の違いはわずかであって、当業者には
明らかだからである。また、CMOS技術および/またはバ
イポーラ技術を他の既知の技術に適用する場合は何を変
更すればよいかも、当業者には明らかである。
この種の装置を製作する場合は、特に次の評価基準が
重要である。
A.受信回路および信号処理回路に関するCM領域の範囲と
電圧値(CM領域とは、差動伝送システムにおいて受信回
路が受信電圧パルスを検知できる範囲内の電圧領域であ
る)。
B.反復周波数の限界値。これは、受信回路が検出して区
別し、次に信号処理回路が処理することのできる、導体
上の電圧変化の最高周波数である。
C.信号を検出するのに必要な電圧変化すなわち振幅変
化。ただし低速では小さい振幅でも受信することができ
るが、高速ではより大きい振幅が必要である。
導体に現れる情報搬送信号を、PMOSトランジスタのゲ
ートに接続することが知られている。ただしCM領域は、
供給電圧(VCC)の約半分よりやや上からゼロポテンシ
ャルまでの電圧領域を含む。
PMOSトランジスタと後方接続電流ミラーまたは後方接
続カスコード接続を用いると、CM領域を下方に、ゼロポ
テンシャルよりやや下(約−0.7V)に広げることができ
る。
またPMOSトランジスタはNMOSトランジスタに比べて、
反復周波数の下限値を低く(200Mb/sまで)できること
も知られている。
PMOSトランジスタの代わりにNMOSトランジスタを用い
るとCM領域は供給電圧から供給電圧の半分よりやや下ま
で広がるが、これは用いられない。なぜなら実際の応用
では、CM領域は少なくともPMOSトランジスタと後方接続
の電流ミラーまたはカスコード接続が与える領域内にな
ければならないからである。
従来の方法では、上述の種類の受信および信号処理装
置を製作するのに信号処理回路の中で2個のトランジス
タを組み合わせて用いて、第1トランジスタを流れる電
流を反映して第2トランジスタに同じ電流が流れるよう
にし、第2トランジスタのドレン・ソース電圧は第1ト
ランジスタを流れる電流変化に関連して比較的大きく変
化するようにする。
また従来はカスコード接続により、第2トランジスタ
を流れる電流がドレン・ソース電圧と無関係(高インピ
ーダンス電流発生器)になるようにしている。その他、
「ウイルソン電流ミラー」と呼ぶ3個のトランジスタを
用いた接続などの電流ミラー接続も知られている。
P.E.アレン(Allen)著の、「CMOSアナログ回路設計
(CMOS Analogue Circuit Design)」(ISBN 0−03−
006587−9)を参照すると、従来の方法をより詳細に理
解することができる。
CMOS技術はPMOSトランジスタとNMOSトランジスタを用
いる。以下の説明では、トランジスタの番号の頭に
「N」か「P」を付けて、トランジスタがそれぞれNMOS
トランジスタかPMOSトランジスタであることを示す。
以下の説明とクレームで「電流ミラー」という語は、
用いるトランジスタの数が2個か3個かそれ以上にかか
わらず、あらゆる種類の電流ミラーを含むものとする。
電流発生器として接続する場合、ウイルソン回路とカス
コード回路は優れた属性を持つ電流ミラー接続である。
以下の説明で「NMOSトランジスタ」という語は、バイ
ポーラNPNトランジスタおよび他の技術の同等のトラン
ジスタを含むものとする。バイポーラPNPトランジスタ
なども、やはり「PMOSトランジスタ」という語に含むも
のとする。
これも知られていることであるが、受信トランジスタ
を流れる選択された電流値は、ある領域内では、高速の
信号を受信し検出し処理する能力に比例する。
電流値の上限は、トランジスタ内の電流密度のために
トランジスタが増幅モードを離れるすなち出るところに
設定する。
さらにこの発明は、スエーデン特許出願番号9400593
−1、1994年2月21日出願、に詳細に説明されている受
信および信号処理装置を発展させたものと考えてよい。
上記の特許を引例としてここに挿入する。
発明の開示 技術的問題 上述の従来の方法とこの技術分野の傾向に照らすと、
技術的な問題と考えられることは、次のような受信回
路、すなわち受信回路に属するトランジスタに特定の電
流発生回路を通して供給し、トランジスタを流れる電流
の値を調整して最大速度を変え、受信回路がより高い伝
送速度で受信し検出し処理する能力を持つようにするこ
とができる受信回路を提供することである。
技術的な問題と考えなければならないのは、選択され
た電流値をいくつかのステップで選択して、いくつかの
固定された電流値の1つを、いくつかの利用可能な最大
伝送速度の1つの共に選択できるような条件を作ること
である。
別の技術的な問題は、電流値をステップで調整する場
合に、電流発生回路に属する1個または数個の、部分電
流を発生させるデバイスを活動化してこれらの各ステッ
プを形成することである。
技術的な問題は、部分電流発生デバイスを制御回路に
よって活動化または非活動化してディジタルおよび/ま
たはアナログ信号を発生させる、構造の詳細を示すこと
である。
また別の問題は、制御されたトランジスタにより各部
分電流発生デバイスを活動化および非活動化し、制御さ
れたトランジスタのゲート端子の電圧値は、1個のPMOS
トランジスタで1個はNMOSトランジスタである2個の直
列接続のトランジスタの状態により決定され、また直列
接続のトランジスタのゲート端子は相互に接続され、制
御回路の出力信号により影響を受けることを示すことで
ある。
また技術的な問題と考えられるのは、この他に電流値
をアナログで調整できる電流発生回路を示すことであ
る。
さらに技術的な問題は、導体に現れる電圧パルスによ
り電流発生回路を接続しまたは切り離すのに必要な技術
的な接続手段を実現することである。
解決 上述の1つまたはいくつかの技術的な問題、および前
記スエーデン特許出願で述べられている1つまたはいく
つかの技術的な問題を解決するため、この発明は、上述
の種類の特性および以下の請求項1の前段の特性を備え
る受信および信号処理装置を提供する。
この発明では、受信回路に属する1個または複数個の
トランジスタは、それぞれ少なくとも1個の他のトラン
ジスタと共に電流ミラーを形成する。受信回路が信号を
受信し検出し処理する能力を電流発生回路で調整するこ
とにより、電流値を増加させると最大レートが増大す
る。またその逆も同じである。
一実施態様では、電流発生回路に属する1個または数
個の、部分電流を発生させるデバイスを活動化するステ
ップで、電流値が調整可能である。
部分電流発生デバイスは、ディジタル信号で活動化さ
せる制御回路により活動化および非活動化される。
部分電流発生デバイスは、制御されたトランジスタに
より活動化および非活動化される。制御トランジスタの
ゲート端子の電圧値は、1個はPMOSトランジスタで1個
はNMOSトランジスタである2個の直列接続のトランジス
タの状態により決定され、また該直列接続のトランジス
タのゲート端子は相互に接続され、制御回路のディジタ
ル出力信号により影響を受ける。
この発明では電流をアナログ方式で調整して信号の連
続的なレート段階から最大レートを選択し、情報搬送信
号を検出して処理することができる。電流発生回路は、
導体に現れる論理信号たとえば電圧パルスにより接続ま
たは切り離される。
利点 本発明の新規な受信および信号処理装置の主な利点
は、受信回路が信号を受信し検出し処理する能力を、適
切な電流値により調整できる可能性を与えることであ
る。電流を調整することにより、電流を増加させると最
大伝送レートが増加し、また受信と信号処理を高い分離
能力で行うことができる。またその逆も同じである。
この発明の受信および信号処理装置の主な特徴は、請
求項1の特徴を示す部分に規定されている。
図面の簡単な説明 この発明の受信および信号処理装置の好ましい実施態
様について、次の添付図面を参照して詳細に説明する。
第1図は、本発明の装置の一般的なブロック図を示
す。
第2図は、受信および信号処理装置の配線図を示す。
第3図は、電流発生回路の配線図を示す。
好ましい実施態様の説明 第1図は本発明の装置のブロック図で、受信および信
号処理装置1と電流発生回路10を示す。電流発生回路10
は制御回路100により制御され、いくつかの利用可能な
固定された電流値の1つを発生させる。
また回路10は、制御回路100を通じるアナログ電圧値
に従う電流値を発生させることができる。
アナログ的に選択された電流値を、1つまたはいくつ
かの固定された電流値に加えることができる。
第1図と第2図の受信および信号処理装置1は、上に
示したスエーデン特許出願の説明を参照すればより良く
理解できる。この発明をさらに理解するために、この出
願の第2図では、前記スエーデン特許出願の第5図およ
び第6図と同じ番号を用いる。
受信および信号処理装置1は、電圧パルスの形の情報
搬送信号を伝送する1本または数本の導体L1,L2に接続
する。導体L1は受信回路2に属するトランジスタNT20に
接続する。トランジスタNT21は導体L2用である。
導体L1,L2上の電圧パルスの変化とパルスの電圧値
は、トランジスタNT20を流れるパルス波形の電流I1とト
ランジスタNT21を流れるパルス波形の電流I2に影響を与
える。信号処理回路3は、電流信号を導体L3上の情報搬
送形式に変える。
受信回路2に属するトランジスタNT21は、少なくとも
1個のトランジスタNT23bと共に電流ミラーを形成す
る。各トランジスタを流れる全電流ITは、導体10aに接
続する電流発生回路10により調整することができる。こ
のように受信回路が信号を受信し検出し処理する能力は
調整可能であって、電流値を増加させると感度が改善さ
れて向上し、受信の信頼度が高まり、処理レートが大き
くなる。逆もまた同じである。
全電流ITはステップで調整することができる。各ステ
ップは、第3図の電流発生回路10に属する1個または数
個のデバイス11,12,13を活動化することにより形成す
る。デバイス11,12,13はそれぞれ部分電流を発生させ
る。
部分電流発生デバイス11,12,13は、導体16a,17aにそ
れぞれ現れる電圧パルスにより活動化または非活動化さ
れる。電圧パルスは制御回路15,15aにより活動化され
る。
制御回路15に属する導体16aは第1および第3部分電
流発生デバイス11,13に接続され、制御回路15aに属する
導体17aは第2および第3部分電流発生デバイス12,13に
接続される。
導体16または17に制御回路100から高信号が来ると、
これに応じて出力導体16aまたは17aに低信号が発生す
る。
制御回路100は導体16,17,21に現れる信号を選択して
活動化し、所望の最高ビットレートに対応する1つの電
流値または電流値の組み合わせを選択する。
また制御回路100は導体20にアナログ信号を発生させ
て、デバイス11,12,13または14を活動化または非活動化
することができる。
第3図に示す部分電流発生デバイス11,12,13は実質的
に同じなので、デバイス11についてのみ以下に説明す
る。第1部分電流発生デバイス11は、制御されたNMOSト
ランジスタ11aにより活動化されて電流を供給し、また
非活動化される。制御トランジスタのゲート端子の電圧
値は、1個はPMOSトランジスタで1個はNMOSトランジス
タである2個の直列接続のトランジスタの状態により決
定される。直列接続のトランジスタのゲート端子は相互
に接続され、制御回路100の出力信号と制御回路を通し
て導体16aに接続する信号により影響を受ける。
導体16の論理レベルが高いときは導体16aい低い論理
レベルが現れ、デバイス11は、同時に導体17に低い論理
値が現れたときだけ活動化される。
第2デバイス12は、導体16に低い論理値が現れ、かつ
導体17に高い論理値が現れた場合に活動化される。
導体16と導体17に高い論理レベルが現れたときは、2
個のデバイス11と12だけでなく、第3デバイス13も活動
化される。
デバイス11を流れる前もって決定された電流値は、ト
ランジスタ11bの値によって決まる。デバイス12を流れ
る電流値はトランジスタ12bの値によって決まる。他も
同様である。
デバイス11,12,13の寸法を設計して、いくつかの利用
可能な固定された電流値(0、I11,I12,およびI11+I12
+I13)の1つを、回路10により選択することができ
る。
導体21に現れる電流の値に比例する別のアナログ電流
値I14を、これらの各電流値に加えることができる。こ
れは、デバイス11,12および/または13が与える固定さ
れた値より電流値を高くするのに用いる。
デバイス11,12,13はすべて、制御回路100が導体20に
発生させる高または低の論理値により接続しまたは切り
離すことができる。
電流「Iref」はトランジスタ接続T30により切り離さ
れ、導体32はトランジスタT31を通して導体33の基準電
圧(ゼロレベル)に接続される。デバイス11,12,13,14
は導体20が高レベルすなち高電圧になると遮断される。
デバイス11,12,13が切り離されているときても、受信
回路への電流値は導体21の調整可能な電圧値を用いてア
ナログ的に調整することができる。これを行うには、回
路14の中のトランジスタ14aを活動化し(カスコード基
準電圧により活動化する)、導体21の電流電圧値に従っ
てトランジスタ21aにより電流値を調整する。
並列に接続する多数のトランジスタを用いてトランジ
スタ11bを設計することにより、電流値ITを「Iref」よ
り非常に大きくすることができる。
この発明は図示した例示の実施態様に限定されるもの
ではなく、また以下の請求項の範囲内で変更できるもの
である。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】電圧パルスの形で差動情報搬送信号を伝送
    する2つの導体に接続される信号受信・信号処理装置で
    あって、 2組のトランジスタ群を含む受信回路を有し、このトラ
    ンジスタ群の各組は前記2つの導体の各々に接続されて
    前記電圧パルスの変化とパルスの電圧値とを用いて電流
    に影響を与え、その際前記電流が前記電圧パルスの変化
    とパルスの電圧値によって発生されてパルスの形で前記
    トランジスタを通過し、更に 前記電流を情報搬送に適した形にする信号処理回路を有
    し、更に 前記トランジスタ群の各組において、1個のトランジス
    タが少なくとも他の1個のトランジスタと接続されてカ
    レントミラーを構成し、前記受信回路の前記差動情報を
    受信・検出・処理する能力が電流発生回路により調整可
    能であって、電流値を増加させると電圧パルスの検出可
    能なレートが増加し、電流値を減少させると電圧パルス
    の検出可能なレートが減少する、前記信号受信・信号処
    理装置。
  2. 【請求項2】前記電流値が、前記電流発生回路に属する
    1個または数個の部分電流発生デバイスを活性化するこ
    とにより選択されるステップで調整可能である、請求項
    1記載の受信・信号処理装置。
  3. 【請求項3】前記デバイスが、ディジタル信号で活性化
    される制御回路により活性化または非活性化される、請
    求項2記載の受信・信号処理装置。
  4. 【請求項4】前記電流発生回路に属するデバイスの各々
    が、制御されたトランジスタにより活性化及び非活性化
    され、制御されたトランジスタのゲート端子の電圧値
    が、1個はPMOSトランジスタで他の1個はNMOSトランジ
    スタである2個の直列接続されたトランジスタの状態に
    より決定され、前記直列接続されたトランジスタのゲー
    ト端子が、相互に接続されて制御回路の出力信号により
    影響を受ける、請求項2記載の受信・信号処理装置。
  5. 【請求項5】前記電流値が、少なくとも部分的にアナロ
    グ方式で調整可能である、請求項1記載の受信・信号処
    理装置。
  6. 【請求項6】前記電流発生回路が、導体に現れる選択さ
    れた処理レベルに応じて接続及び切り離される、請求項
    1記載の受信・信号処理装置。
JP52458195A 1994-03-23 1995-03-20 受信および信号処理装置 Expired - Lifetime JP3166920B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9400971A SE503568C2 (sv) 1994-03-23 1994-03-23 Signalmottagande och signalbehandlande enhet
SE9400971-9 1994-03-23
PCT/SE1995/000280 WO1995026078A1 (en) 1994-03-23 1995-03-20 Signal-receiving and signal-processing unit

Publications (2)

Publication Number Publication Date
JPH09505708A JPH09505708A (ja) 1997-06-03
JP3166920B2 true JP3166920B2 (ja) 2001-05-14

Family

ID=20393382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52458195A Expired - Lifetime JP3166920B2 (ja) 1994-03-23 1995-03-20 受信および信号処理装置

Country Status (14)

Country Link
US (1) US5625648A (ja)
EP (1) EP0753217A1 (ja)
JP (1) JP3166920B2 (ja)
KR (1) KR100276394B1 (ja)
CN (1) CN1089505C (ja)
AU (1) AU704298B2 (ja)
BR (1) BR9507139A (ja)
CA (1) CA2186104C (ja)
FI (1) FI114513B (ja)
MY (1) MY113354A (ja)
NO (1) NO963928L (ja)
SE (1) SE503568C2 (ja)
TW (1) TW271516B (ja)
WO (1) WO1995026078A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE504636C2 (sv) * 1995-07-27 1997-03-24 Ericsson Telefon Ab L M Universell sändaranordning
SE509882C2 (sv) * 1995-11-10 1999-03-15 Ericsson Telefon Ab L M Mottagarkrets innefattande parallella ingångskretsar
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
US8234477B2 (en) * 1998-07-31 2012-07-31 Kom Networks, Inc. Method and system for providing restricted access to a storage medium
US6177818B1 (en) * 1999-04-30 2001-01-23 International Business Machines Corporation Complementary depletion switch body stack off-chip driver
JP3833634B2 (ja) * 2003-08-13 2006-10-18 ローム株式会社 伝送装置
DE102004013175A1 (de) * 2004-03-17 2005-10-06 Atmel Germany Gmbh Schaltungsanordnung zur Lastregelung im Empfangspfad eines Transponders

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2587857B1 (fr) * 1985-09-24 1987-12-24 Centre Nat Rech Scient Oscillateur thermostate miniature
EP0241236A3 (en) * 1986-04-11 1989-03-08 AT&T Corp. Cavity package for saw devices and associated electronics
JPS6429156A (en) * 1987-07-24 1989-01-31 Nec Corp Data exchange transmission line monitor system
FR2644651B1 (fr) * 1989-03-15 1991-07-05 Sgs Thomson Microelectronics Circuit de commande de transistor mos de puissance sur charge inductive
US5023480A (en) * 1990-01-04 1991-06-11 Digital Equipment Corporation Push-pull cascode logic
US5208504A (en) * 1990-12-28 1993-05-04 Raytheon Company Saw device and method of manufacture
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5406139A (en) * 1993-03-19 1995-04-11 Advanced Micro Devices, Inc. Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching
SE502429C2 (sv) * 1994-02-21 1995-10-16 Ellemtel Utvecklings Ab Signalmottagande och signalbehandlande krets

Also Published As

Publication number Publication date
KR100276394B1 (ko) 2000-12-15
WO1995026078A1 (en) 1995-09-28
SE503568C2 (sv) 1996-07-08
AU704298B2 (en) 1999-04-22
CA2186104A1 (en) 1995-09-28
US5625648A (en) 1997-04-29
SE9400971L (sv) 1995-09-24
FI963748A0 (fi) 1996-09-20
TW271516B (ja) 1996-03-01
SE9400971D0 (sv) 1994-03-23
EP0753217A1 (en) 1997-01-15
FI114513B (fi) 2004-10-29
AU2152595A (en) 1995-10-09
CA2186104C (en) 2000-05-23
NO963928D0 (no) 1996-09-19
BR9507139A (pt) 1997-09-30
FI963748A (fi) 1996-11-14
NO963928L (no) 1996-11-14
CN1144582A (zh) 1997-03-05
MX9603708A (es) 1997-12-31
MY113354A (en) 2002-01-31
CN1089505C (zh) 2002-08-21
JPH09505708A (ja) 1997-06-03
KR970701948A (ko) 1997-04-12

Similar Documents

Publication Publication Date Title
KR100305492B1 (ko) 저전압 차동 스윙 상호 접속 버퍼 회로
US6507225B2 (en) Current mode driver with variable equalization
US5977797A (en) Method and apparatus for transferring data on a voltage biased data line
JPH06104936A (ja) 信号伝送方法と信号伝送回路
JP2008535328A (ja) オフチップ高速通信のための電流モードインターフェイス
JP2014504819A (ja) プリエンファシスを備えた電圧モードドライバ
JPH09502588A (ja) 信号化装置
JP3166920B2 (ja) 受信および信号処理装置
JPH04218855A (ja) スプリット・レベル・バス
US10848151B1 (en) Driving systems
CA2289357A1 (en) Digital signal transmitter and receiver using source based reference logic levels
JP4237402B2 (ja) 対称送信ライン駆動用出力バッファ
CA2235591C (en) Serial multi-gb/s data receiver
US6529564B1 (en) Data pulse receiver
US6542026B2 (en) Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link
JP2000341108A (ja) レベル変換回路
JP2012205041A (ja) インターフェース回路
AU5652400A (en) Waveform output device with EMI noise canceler mechanism
JP3278826B2 (ja) インタフェース回路
JP3386891B2 (ja) 半導体集積回路装置
JP2004117100A (ja) 半導体試験装置
JPH0818583A (ja) 伝送線路終端方法
SU1529439A1 (ru) Оптоэлектронное устройство гальванического разделени цепей
SU1707777A1 (ru) Система передачи дискретной информации
Ch et al. Configurable transmitter with de-emphasis scheme supporting wide range data rates

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term