JP3278826B2 - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JP3278826B2 JP3278826B2 JP23887192A JP23887192A JP3278826B2 JP 3278826 B2 JP3278826 B2 JP 3278826B2 JP 23887192 A JP23887192 A JP 23887192A JP 23887192 A JP23887192 A JP 23887192A JP 3278826 B2 JP3278826 B2 JP 3278826B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- logic
- current
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速で、かつ従来の装
置デバイスにも接続でき、かつ電源ノイズの小さいイン
タフェース回路に関するものである。
置デバイスにも接続でき、かつ電源ノイズの小さいイン
タフェース回路に関するものである。
【０００２】
【従来の技術】図１１は従来のＥＣＬインタフェースの
送受信の回路の一例である。図１２は、図１１のインタ
フェースの信号のＨレベル（ハイレベル“１”論理）お
よびＬレベル（ローレベル“０”論理）を示す図であ
る。図１１および図１２を用いて従来のインタフェース
回路の動作原理を説明する。
送受信の回路の一例である。図１２は、図１１のインタ
フェースの信号のＨレベル（ハイレベル“１”論理）お
よびＬレベル（ローレベル“０”論理）を示す図であ
る。図１１および図１２を用いて従来のインタフェース
回路の動作原理を説明する。
【０００３】図１１の送信回路ＳＥは、抵抗器Ｒ１１、
Ｒ１３、トランジスタＴ１１、Ｔ１３および定電流回路
１よりなる電流切替回路（カレントスイッチ）およびエ
ミッタフォロア回路のトランジスタＴ１４より構成され
る。なお、定電流回路１はトランジスタＴ１２および抵
抗器Ｒ１２からなり、電流切替回路２は定電流回路１，
抵抗器Ｒ１１，Ｒ１２，トランジスタＴ１１，Ｔ１２等
からなる。また、出力バッファ３は電流切替回路２とト
ランジスタＴ１４からなる。定電流回路１では、ｉ
ＣＳＳなる一定の電流を流しており、トランジスタＴ
１１およびＴ１３のベースに入力されているデータＤ１
およびその反転であるデータＤ２の電圧により、いずれ
か一方のトランジスタがＯＮとなる。ＯＮとなったトラ
ンジスタを通しコレクタに接続された抵抗器を電流が流
れる。この電流はｉＣＳＳであり、一定である。今、デ
ータＤ１がデータＤ２よりも十分高電位であるとする
と、トランジスタＴ１３がＯＮとなり、抵抗器Ｒ１３を
電流ｉＣＳＳが流れる。一方、トランジスタＴ１１はＯ
ＦＦであり、抵抗器Ｒ１１には電流が流れずＴ１１のベ
ースはＶＣＣの電位となる。伝送線路Ｌにはトランジス
タＴ１４でレベルシフトした−０．８Ｖ（Ｈレベル）が
出力される。これが図１２に示したＨレベルである。逆
に、データＤ１がデータＤ２よりも十分低い電位である
とトランジスタＴ１１がＯＮし、抵抗器Ｒ１１をｉ
ＣＳＳの電流が流れる。この場合は、Ｒ１１・ｉＣＳＳ
だけ電圧降下し、伝送線路Ｌには、さらにレベルシフト
した−１．６Ｖ（Ｌレベル）が発生する。これが図１２
のＬレベルである。
Ｒ１３、トランジスタＴ１１、Ｔ１３および定電流回路
１よりなる電流切替回路（カレントスイッチ）およびエ
ミッタフォロア回路のトランジスタＴ１４より構成され
る。なお、定電流回路１はトランジスタＴ１２および抵
抗器Ｒ１２からなり、電流切替回路２は定電流回路１，
抵抗器Ｒ１１，Ｒ１２，トランジスタＴ１１，Ｔ１２等
からなる。また、出力バッファ３は電流切替回路２とト
ランジスタＴ１４からなる。定電流回路１では、ｉ
ＣＳＳなる一定の電流を流しており、トランジスタＴ
１１およびＴ１３のベースに入力されているデータＤ１
およびその反転であるデータＤ２の電圧により、いずれ
か一方のトランジスタがＯＮとなる。ＯＮとなったトラ
ンジスタを通しコレクタに接続された抵抗器を電流が流
れる。この電流はｉＣＳＳであり、一定である。今、デ
ータＤ１がデータＤ２よりも十分高電位であるとする
と、トランジスタＴ１３がＯＮとなり、抵抗器Ｒ１３を
電流ｉＣＳＳが流れる。一方、トランジスタＴ１１はＯ
ＦＦであり、抵抗器Ｒ１１には電流が流れずＴ１１のベ
ースはＶＣＣの電位となる。伝送線路Ｌにはトランジス
タＴ１４でレベルシフトした−０．８Ｖ（Ｈレベル）が
出力される。これが図１２に示したＨレベルである。逆
に、データＤ１がデータＤ２よりも十分低い電位である
とトランジスタＴ１１がＯＮし、抵抗器Ｒ１１をｉ
ＣＳＳの電流が流れる。この場合は、Ｒ１１・ｉＣＳＳ
だけ電圧降下し、伝送線路Ｌには、さらにレベルシフト
した−１．６Ｖ（Ｌレベル）が発生する。これが図１２
のＬレベルである。
【０００４】定電流回路１はＶCS−ＶEE間に一定電圧が
かかっており、抵抗器Ｒ12を流れる電流は｛（ＶCC−Ｖ
EE）−ＶBE｝／Ｒ12で一定となる。ここで、ＶBEはトラ
ンジスタＴ12のベースエミッタ電圧である。
かかっており、抵抗器Ｒ12を流れる電流は｛（ＶCC−Ｖ
EE）−ＶBE｝／Ｒ12で一定となる。ここで、ＶBEはトラ
ンジスタＴ12のベースエミッタ電圧である。
【０００５】受信回路ＲＥは、トランジスタＴ21，
Ｔ22，Ｔ23，抵抗器Ｒ22，Ｒ23，Ｒ24からなる入力バッ
ファ４と、トランジスタＴ28，Ｔ29，抵抗器Ｒ25，
Ｒ26，Ｒ27からなるリファレンス電圧発生回路５からな
る。
Ｔ22，Ｔ23，抵抗器Ｒ22，Ｒ23，Ｒ24からなる入力バッ
ファ４と、トランジスタＴ28，Ｔ29，抵抗器Ｒ25，
Ｒ26，Ｒ27からなるリファレンス電圧発生回路５からな
る。
【０００６】受信回路ＲＥでは、信号は５０Ω（伝送線
路Ｌの特性インピーダンスに整合）の終端抵抗器Ｒ21で
電圧ＶTTに終端される。トランジスタＴ21のベースには
図１２に示したＨレベルとＬレベルの信号が入力され、
中間電位ＶBBが対向するトランジスタＴ23のベースに印
加されている。抵抗器Ｒ22、Ｒ24、トランジスタＴ21、
Ｔ23および定電流源を構成するＴ22、Ｒ23からなる入力
バッファ４は電流切替回路（カレントスイッチ）として
動作し、リファレンス電圧ＶBBを入力信号が越えるか否
かでスイッチングする。５はリファレンス電圧発生回路
の例であり、抵抗器Ｒ25の電圧降下をトランジスタＴ29
のエミッタフォロアを通してレベルシフトして中間電位
のリファレンス電圧ＶBBを発生させる。
路Ｌの特性インピーダンスに整合）の終端抵抗器Ｒ21で
電圧ＶTTに終端される。トランジスタＴ21のベースには
図１２に示したＨレベルとＬレベルの信号が入力され、
中間電位ＶBBが対向するトランジスタＴ23のベースに印
加されている。抵抗器Ｒ22、Ｒ24、トランジスタＴ21、
Ｔ23および定電流源を構成するＴ22、Ｒ23からなる入力
バッファ４は電流切替回路（カレントスイッチ）として
動作し、リファレンス電圧ＶBBを入力信号が越えるか否
かでスイッチングする。５はリファレンス電圧発生回路
の例であり、抵抗器Ｒ25の電圧降下をトランジスタＴ29
のエミッタフォロアを通してレベルシフトして中間電位
のリファレンス電圧ＶBBを発生させる。
【０００７】
【発明が解決しようとする課題】図１１および図１２に
示したＥＣＬのインタフェースは、汎用的な高速の電気
インタフェースとして広く用いられている。しかし、信
号の振幅が約０．８Ｖあり、５０Ωの伝送線路Ｌでは高
速の電流が１６ｍＡ流れる。また、この１６ｍＡの高速
な電流の変化は送信側より伝送線路Ｌを伝わり受信側の
終端抵抗器Ｒ21を流れ、ＶTT電圧供給層に流れ込む。そ
のため、高速で、かつハイウェイ数が多いインタコネク
ションやベアチップ実装技術等で高密度に複数のＩ／Ｏ
が同時動作するシステムでは、電源に発生するノイズが
大きな問題となっている。
示したＥＣＬのインタフェースは、汎用的な高速の電気
インタフェースとして広く用いられている。しかし、信
号の振幅が約０．８Ｖあり、５０Ωの伝送線路Ｌでは高
速の電流が１６ｍＡ流れる。また、この１６ｍＡの高速
な電流の変化は送信側より伝送線路Ｌを伝わり受信側の
終端抵抗器Ｒ21を流れ、ＶTT電圧供給層に流れ込む。そ
のため、高速で、かつハイウェイ数が多いインタコネク
ションやベアチップ実装技術等で高密度に複数のＩ／Ｏ
が同時動作するシステムでは、電源に発生するノイズが
大きな問題となっている。
【０００８】本発明の目的は、従来のＥＣＬのインタフ
ェースでは短距離のインタコネクションでも０．８Ｖ
（１６ｍＡ）の信号を授受していて、電源ノイズを大き
く発生させてしまっていた点を解決するとともに、必要
に応じて、論理振幅を小さくし、信号電流を小さくした
Ｉ／Ｏおよびインタコネクションのインタフェース回路
を提供することにある。
ェースでは短距離のインタコネクションでも０．８Ｖ
（１６ｍＡ）の信号を授受していて、電源ノイズを大き
く発生させてしまっていた点を解決するとともに、必要
に応じて、論理振幅を小さくし、信号電流を小さくした
Ｉ／Ｏおよびインタコネクションのインタフェース回路
を提供することにある。
【０００９】
【課題を解決するための手段】本発明にかかるインタフ
ェース回路は、ハイレベルとローレベルからなる２値の
論理により送信回路から受信回路に信号を送信し、前記
受信回路で受信した信号の電圧をリファレンス電圧と比
較してハイレベルかローレベルかを判別するディジタル
のインタフェース回路において、所定の電圧を供給され
ている端子と回路素子との間の接続状態を決定する論理
振幅コントロール端子を有し、前記所定の電圧が印加さ
れる回路素子を前記論理振幅コントロール端子を用いて
変更することにより前記送信回路をハイレベルとローレ
ベルの論理振幅の差を可変に構成し、さらに、前記受信
回路のリファレンス電圧を調整可能に構成したものであ
る。
ェース回路は、ハイレベルとローレベルからなる２値の
論理により送信回路から受信回路に信号を送信し、前記
受信回路で受信した信号の電圧をリファレンス電圧と比
較してハイレベルかローレベルかを判別するディジタル
のインタフェース回路において、所定の電圧を供給され
ている端子と回路素子との間の接続状態を決定する論理
振幅コントロール端子を有し、前記所定の電圧が印加さ
れる回路素子を前記論理振幅コントロール端子を用いて
変更することにより前記送信回路をハイレベルとローレ
ベルの論理振幅の差を可変に構成し、さらに、前記受信
回路のリファレンス電圧を調整可能に構成したものであ
る。
【００１０】また、送信回路の論理振幅の差を可変にす
る構成として、前記電圧が印加される回路素子を前記論
理振幅コントロール回路を用いて変更することによりＥ
ＣＬ論理を用いた出力バッファの電流切替回路の電流を
制御するようにしたものである。
る構成として、前記電圧が印加される回路素子を前記論
理振幅コントロール回路を用いて変更することによりＥ
ＣＬ論理を用いた出力バッファの電流切替回路の電流を
制御するようにしたものである。
【００１１】さらに、受信回路のリファレンス電圧を調
整可能にする構成として、複数の定電流源を有し、所定
の数の定電流源を選択して得られる電流を用いたもので
ある。
整可能にする構成として、複数の定電流源を有し、所定
の数の定電流源を選択して得られる電流を用いたもので
ある。
【００１２】
【作用】本発明においては、短距離のインタコネクショ
ンの場合には、送信回路からの信号のローレベルとハイ
レベルとの論理振幅の差を小さくして送信し、受信回路
においては、リファレンス電圧をそれに合わせ変更し
て、ローレベルとハイレベルの判断を行う。そして、送
信回路においては、複数の給電ポイントの一部に一定の
電圧を加える電圧源を有し、電圧が加えられる給電ポイ
ントの変更を論理振幅コントロール端子を用いて行うと
いう構成により、出力電圧が一定である電圧源によって
複数の論理振幅が選択される。
ンの場合には、送信回路からの信号のローレベルとハイ
レベルとの論理振幅の差を小さくして送信し、受信回路
においては、リファレンス電圧をそれに合わせ変更し
て、ローレベルとハイレベルの判断を行う。そして、送
信回路においては、複数の給電ポイントの一部に一定の
電圧を加える電圧源を有し、電圧が加えられる給電ポイ
ントの変更を論理振幅コントロール端子を用いて行うと
いう構成により、出力電圧が一定である電圧源によって
複数の論理振幅が選択される。
【００１３】また、本発明では、送信回路のＥＣＬ論理
を用いた出力バッファの電流切替回路の電流を制御する
ことで、ローレベルとハイレベルとの論理振幅の差を調
整できる。
を用いた出力バッファの電流切替回路の電流を制御する
ことで、ローレベルとハイレベルとの論理振幅の差を調
整できる。
【００１４】さらに、本発明では、受信回路の定電流源
の数を選択することにより、所定の電流を得て、これを
用いて所定のリファレンス電圧を得て、ローレベルとハ
イレベルの判別を行う。
の数を選択することにより、所定の電流を得て、これを
用いて所定のリファレンス電圧を得て、ローレベルとハ
イレベルの判別を行う。
【００１５】本発明は、モードの切り替えによりインタ
フェースの条件、つまり信号の論理振幅を切り替えるこ
とができ、かつ従来のＥＣＬのインタフェースに対して
も信号の送受を行えることを最も主要な特徴とする。従
来の技術とは、デバイスの論理振幅を変化させることが
できる点、同一素子間では小振幅の論理を用いることが
できる点、従来のシステムのＥＣＬインタフェースに対
しても逆受信が可能な点が異なる。
フェースの条件、つまり信号の論理振幅を切り替えるこ
とができ、かつ従来のＥＣＬのインタフェースに対して
も信号の送受を行えることを最も主要な特徴とする。従
来の技術とは、デバイスの論理振幅を変化させることが
できる点、同一素子間では小振幅の論理を用いることが
できる点、従来のシステムのＥＣＬインタフェースに対
しても逆受信が可能な点が異なる。
【００１６】
＜実施例１＞図１は本発明の第１の実施例を説明する図
であって、１Ａは電流を可変できる定電流回路、１ー１
は定電流値をコントロールする論理振幅コントロール端
子、５Ａは電圧レベルを可変できるリファレンス電圧
（ＶBB）発生回路であり、５ー１はリファレンス電圧レ
ベルをコントロールするリファレンスコントロール端子
である。なお、図１では図１１に示した電流切替回路
２，出力バッファ３，入力バッファ４に相当する枠は省
略してある。
であって、１Ａは電流を可変できる定電流回路、１ー１
は定電流値をコントロールする論理振幅コントロール端
子、５Ａは電圧レベルを可変できるリファレンス電圧
（ＶBB）発生回路であり、５ー１はリファレンス電圧レ
ベルをコントロールするリファレンスコントロール端子
である。なお、図１では図１１に示した電流切替回路
２，出力バッファ３，入力バッファ４に相当する枠は省
略してある。
【００１７】図１を用いて本発明の第１の実施例の動作
原理を説明する。定電流回路１Ａにおいて、論理振幅コ
ントロール端子１ー１により電圧ＶCSをトランジスタＴ
121およびＴ122 のベースに印加した場合、電流ｉ1 は
トランジスタＴ121 およびトランジスタＴ122 ともに流
れ、その時の電流を各々（１／２）ｉCSS として設計す
る。つまりｉ1 ＝ｉCSS である。この場合は、信号の論
理振幅はカレントスイッチのコレクタ負荷の抵抗器Ｒ11
を流れる電流と抵抗器Ｒ11の抵抗値との積Ｒ11・ｉCSS
となる。この条件でＲ11・ｉCSS ＝０．８Ｖとして設計
し、ＥＣＬインタフェースを実現する。一方、論理振幅
コントロール端子１ー１によりトランジスタＴ121 のみ
を電圧ＶCSに接続すると、電流は（１／２）ｉCSS ＝ｉ
1 となり、先の接続状態と比べ半分の電流となる。この
際、安定化のため、他方のトランジスタＴ122 のベース
は電圧ＶEEに接続する方が望ましい。電流ｉ1 が（１／
２）ｉCSS となると論理振幅は１／２となり、Ｒ11・
（１／２）ｉCSS ＝０．４Ｖとなる。このように、送信
回路ＳＥの論理振幅を１／２にすることができる。
原理を説明する。定電流回路１Ａにおいて、論理振幅コ
ントロール端子１ー１により電圧ＶCSをトランジスタＴ
121およびＴ122 のベースに印加した場合、電流ｉ1 は
トランジスタＴ121 およびトランジスタＴ122 ともに流
れ、その時の電流を各々（１／２）ｉCSS として設計す
る。つまりｉ1 ＝ｉCSS である。この場合は、信号の論
理振幅はカレントスイッチのコレクタ負荷の抵抗器Ｒ11
を流れる電流と抵抗器Ｒ11の抵抗値との積Ｒ11・ｉCSS
となる。この条件でＲ11・ｉCSS ＝０．８Ｖとして設計
し、ＥＣＬインタフェースを実現する。一方、論理振幅
コントロール端子１ー１によりトランジスタＴ121 のみ
を電圧ＶCSに接続すると、電流は（１／２）ｉCSS ＝ｉ
1 となり、先の接続状態と比べ半分の電流となる。この
際、安定化のため、他方のトランジスタＴ122 のベース
は電圧ＶEEに接続する方が望ましい。電流ｉ1 が（１／
２）ｉCSS となると論理振幅は１／２となり、Ｒ11・
（１／２）ｉCSS ＝０．４Ｖとなる。このように、送信
回路ＳＥの論理振幅を１／２にすることができる。
【００１８】本実施例では、トランジスタＴ121 、Ｔ
122 の２つを備え、（１／２）ｉCSSだけの電流を各々
に流していたが、トランジスタをＫ個備え、（１／Ｋ）
ｉCSSとすれば、論理振幅を１／Ｋにできることは容易
に考えられる。受信回路ＲＥのリファレンス電圧発生回
路５Ａでは同様に電流源としてトランジスタＴ281 、Ｔ
282 と２個の抵抗器Ｒ26、Ｒ28を有しており、リファレ
ンスコントロール端子５ー１により両トランジスタＴ
281 ，Ｔ282 に電圧ＶCSを供給する場合と、一方に供給
する場合を制御し得る。そのため、電流を１／２にする
ことができ、抵抗器Ｒ25を流れる電流をｉCSR とする
と、Ｒ25・ｉCSR ＝０．４Ｖ、Ｒ25・（１／２）ｉCSS
＝０．２Ｖと設計することにより、ＥＣＬのリファレン
ス電圧−１．２Ｖ、小振幅論理の場合（振幅０．４Ｖ）
のリファレンス電圧−１Ｖをそれぞれリファレンス端子
に供給することができる。
122 の２つを備え、（１／２）ｉCSSだけの電流を各々
に流していたが、トランジスタをＫ個備え、（１／Ｋ）
ｉCSSとすれば、論理振幅を１／Ｋにできることは容易
に考えられる。受信回路ＲＥのリファレンス電圧発生回
路５Ａでは同様に電流源としてトランジスタＴ281 、Ｔ
282 と２個の抵抗器Ｒ26、Ｒ28を有しており、リファレ
ンスコントロール端子５ー１により両トランジスタＴ
281 ，Ｔ282 に電圧ＶCSを供給する場合と、一方に供給
する場合を制御し得る。そのため、電流を１／２にする
ことができ、抵抗器Ｒ25を流れる電流をｉCSR とする
と、Ｒ25・ｉCSR ＝０．４Ｖ、Ｒ25・（１／２）ｉCSS
＝０．２Ｖと設計することにより、ＥＣＬのリファレン
ス電圧−１．２Ｖ、小振幅論理の場合（振幅０．４Ｖ）
のリファレンス電圧−１Ｖをそれぞれリファレンス端子
に供給することができる。
【００１９】図２（ａ），（ｂ）はモード１（ＥＣＬイ
ンタフェース），モード２（小振幅インタフェース）の
それぞれの電圧（ＨおよびＬ）とリファレンス電圧
ＶBB、ＶBB′を示す。前述のように、定電流回路１Ａの
トランジスタをｋ個備えることにより、リファレンス電
圧ＶBB，ＶBB′もコントロールし得ることは明白であ
る。 ＜実施例２＞図３は本発明の第２の実施例を説明する図
であり、送信側の論理振幅を１／２とするものである。
論理振幅コントロール端子１ー１によりモード１（ＥＣ
Ｌレベル）の場合は抵抗器Ｒ14、Ｒ12の両者とも電圧Ｖ
EEに接続する。一方、モード２（小振幅レベル）では抵
抗器Ｒ12もしくはＲ14の一方のみを電圧ＶEEに接続し、
電流を半分にする。このことにより、電流ｉ1 の値を半
分にすることができ、実施例１と同様に論理振幅を小さ
くすることが可能である。 ＜実施例３＞図４は本発明の第３の実施例を説明する図
である。本実施例では、定電流回路１Ｃとして抵抗器Ｒ
121 ，Ｒ141 を直列に接続し、この抵抗器Ｒ141 を電気
的に挿脱するようにしたものである。モード１（ＥＣＬ
レベル）では抵抗器Ｒ121 に対し電圧ＶEEを接続するよ
うに論理振幅コントロール端子１ー１で制御する。一
方、モード２（小振幅レベル）では抵抗器Ｒ141 を電圧
ＶEEに接続し、電流ｉ1を１／２となるようにする。こ
のことにより、実施例１と同様１／２の論理振幅を実現
する。 ＜実施例４＞図５は本発明の第４の実施例を説明する図
である。本実施例では、定電流回路１Ｄとしてトランジ
スタＴ12のベース電圧を切り替えるようにしたものであ
る。ＶCS-1は、例えばＶEE＋１．６Ｖ、ＶCS-2はＶEE＋
１．２Ｖとする（正確には論理振幅＋ＶBE）。論理振幅
コントロール端子１ー１により制御することにより、ト
ランジスタＴ12のベースをＶCS-1とすれば、電流ｉ1 は
（ＶCS-1ーＶBE）／Ｒ12＝０．８Ｖ／Ｒ12となり、Ｖ
CS-2に接続すれば（ＶCS-2ーＶBE）／Ｒ12＝０．４Ｖ／
Ｒ12となる。このことにより電流ｉ1 を１／２とでき、
抵抗振幅を１／２とすることが可能である。 ＜実施例５＞図６は本発明の第５の実施例を説明する図
である。本実施例では、負荷抵抗器Ｒ111 ，Ｒ112 を切
り替えるようにしたものである。図６で、電流ｉ1 は一
定であり、論理振幅を決める負荷抵抗器Ｒ111 ，Ｒ112
を論理振幅コントロール端子１ー１により制御するもの
である。 ＜実施例６＞図７は本発明の第６の実施例を説明する図
であり、図１のリファレンス電圧発生回路５Ａの構成を
２個の抵抗器Ｒ26，Ｒ28を切り替えるようにして、リフ
ァレンス電圧発生回路５Ｂとした図である。リファレン
スコントロール端子５ー１により、抵抗器Ｒ28を流れる
電流ｉ2 を決める。Ｒ25・ｉ2 ＝０．４Ｖと設計し、Ｖ
BB＝ー１．２Ｖを得る（モード１）。一方、モード２
（小振幅論理）では、抵抗器Ｒ26かＲ28のいづれか一方
に電圧ＶEEを接続し、電流ｉ2 を１／２とし、Ｒ25・
（１／２）ｉ2 ＝０．２Ｖとし、ＶBB′＝−１．０Ｖを
得る。 ＜実施例７＞図８は本発明の第７の実施例を説明する図
であって、本実施例では、２個の抵抗器Ｒ261 ，Ｒ281
を用い、抵抗器Ｒ281 を電気的に挿脱するようにして、
リファレンス電圧発生回路５Ｃとしたものである。リフ
ァレンスコントロール端子５ー１によりモード１（ＥＣ
Ｌレベル）では抵抗器Ｒ261 に電圧ＶEEを接続し、モー
ド２（小振幅レベル）では抵抗器Ｒ281 に電圧ＶEEを接
続することにより電流ｉ2 を制御する。以下の動作は実
施例６と同様である。 ＜実施例８＞図９は本発明の第８の実施例を説明する図
であって、２個の負荷抵抗器Ｒ251，Ｒ252 を切り替え
るようにしたリファレンス電圧発生回路５Ｄを用いるも
のである。リファレンスコントロール端子５ー１により
モード１（ＥＣＬレベル）では負荷抵抗器Ｒ252 のみに
電圧ＶCCを接続し、モード２（小振幅レベル）では負荷
抵抗器Ｒ251 およびＲ252 に電圧ＶCCを接続する。この
ことにより、電流ｉ2一定下で負荷抵抗器を変え、電圧
ＶBBをかえることができる。なお、負荷抵抗器Ｒ251 、
Ｒ252 を直列に接続し、中間で電圧ＶCCに接続する方式
は容易に類推できる。また、電圧ＶCSをＶCS-1、ＶCS-2
とし、実施例４と同様に電流ｉ2 を制御することも可能
であることは明白である。さらに、バランス伝送（差動
論理）として用いる場合は小振幅、アンバランス伝送
（単相論理）として用いる場合は大振幅として、論理レ
ベルのマージンを確保するインタフェースに応用できる
のは明白である。
ンタフェース），モード２（小振幅インタフェース）の
それぞれの電圧（ＨおよびＬ）とリファレンス電圧
ＶBB、ＶBB′を示す。前述のように、定電流回路１Ａの
トランジスタをｋ個備えることにより、リファレンス電
圧ＶBB，ＶBB′もコントロールし得ることは明白であ
る。 ＜実施例２＞図３は本発明の第２の実施例を説明する図
であり、送信側の論理振幅を１／２とするものである。
論理振幅コントロール端子１ー１によりモード１（ＥＣ
Ｌレベル）の場合は抵抗器Ｒ14、Ｒ12の両者とも電圧Ｖ
EEに接続する。一方、モード２（小振幅レベル）では抵
抗器Ｒ12もしくはＲ14の一方のみを電圧ＶEEに接続し、
電流を半分にする。このことにより、電流ｉ1 の値を半
分にすることができ、実施例１と同様に論理振幅を小さ
くすることが可能である。 ＜実施例３＞図４は本発明の第３の実施例を説明する図
である。本実施例では、定電流回路１Ｃとして抵抗器Ｒ
121 ，Ｒ141 を直列に接続し、この抵抗器Ｒ141 を電気
的に挿脱するようにしたものである。モード１（ＥＣＬ
レベル）では抵抗器Ｒ121 に対し電圧ＶEEを接続するよ
うに論理振幅コントロール端子１ー１で制御する。一
方、モード２（小振幅レベル）では抵抗器Ｒ141 を電圧
ＶEEに接続し、電流ｉ1を１／２となるようにする。こ
のことにより、実施例１と同様１／２の論理振幅を実現
する。 ＜実施例４＞図５は本発明の第４の実施例を説明する図
である。本実施例では、定電流回路１Ｄとしてトランジ
スタＴ12のベース電圧を切り替えるようにしたものであ
る。ＶCS-1は、例えばＶEE＋１．６Ｖ、ＶCS-2はＶEE＋
１．２Ｖとする（正確には論理振幅＋ＶBE）。論理振幅
コントロール端子１ー１により制御することにより、ト
ランジスタＴ12のベースをＶCS-1とすれば、電流ｉ1 は
（ＶCS-1ーＶBE）／Ｒ12＝０．８Ｖ／Ｒ12となり、Ｖ
CS-2に接続すれば（ＶCS-2ーＶBE）／Ｒ12＝０．４Ｖ／
Ｒ12となる。このことにより電流ｉ1 を１／２とでき、
抵抗振幅を１／２とすることが可能である。 ＜実施例５＞図６は本発明の第５の実施例を説明する図
である。本実施例では、負荷抵抗器Ｒ111 ，Ｒ112 を切
り替えるようにしたものである。図６で、電流ｉ1 は一
定であり、論理振幅を決める負荷抵抗器Ｒ111 ，Ｒ112
を論理振幅コントロール端子１ー１により制御するもの
である。 ＜実施例６＞図７は本発明の第６の実施例を説明する図
であり、図１のリファレンス電圧発生回路５Ａの構成を
２個の抵抗器Ｒ26，Ｒ28を切り替えるようにして、リフ
ァレンス電圧発生回路５Ｂとした図である。リファレン
スコントロール端子５ー１により、抵抗器Ｒ28を流れる
電流ｉ2 を決める。Ｒ25・ｉ2 ＝０．４Ｖと設計し、Ｖ
BB＝ー１．２Ｖを得る（モード１）。一方、モード２
（小振幅論理）では、抵抗器Ｒ26かＲ28のいづれか一方
に電圧ＶEEを接続し、電流ｉ2 を１／２とし、Ｒ25・
（１／２）ｉ2 ＝０．２Ｖとし、ＶBB′＝−１．０Ｖを
得る。 ＜実施例７＞図８は本発明の第７の実施例を説明する図
であって、本実施例では、２個の抵抗器Ｒ261 ，Ｒ281
を用い、抵抗器Ｒ281 を電気的に挿脱するようにして、
リファレンス電圧発生回路５Ｃとしたものである。リフ
ァレンスコントロール端子５ー１によりモード１（ＥＣ
Ｌレベル）では抵抗器Ｒ261 に電圧ＶEEを接続し、モー
ド２（小振幅レベル）では抵抗器Ｒ281 に電圧ＶEEを接
続することにより電流ｉ2 を制御する。以下の動作は実
施例６と同様である。 ＜実施例８＞図９は本発明の第８の実施例を説明する図
であって、２個の負荷抵抗器Ｒ251，Ｒ252 を切り替え
るようにしたリファレンス電圧発生回路５Ｄを用いるも
のである。リファレンスコントロール端子５ー１により
モード１（ＥＣＬレベル）では負荷抵抗器Ｒ252 のみに
電圧ＶCCを接続し、モード２（小振幅レベル）では負荷
抵抗器Ｒ251 およびＲ252 に電圧ＶCCを接続する。この
ことにより、電流ｉ2一定下で負荷抵抗器を変え、電圧
ＶBBをかえることができる。なお、負荷抵抗器Ｒ251 、
Ｒ252 を直列に接続し、中間で電圧ＶCCに接続する方式
は容易に類推できる。また、電圧ＶCSをＶCS-1、ＶCS-2
とし、実施例４と同様に電流ｉ2 を制御することも可能
であることは明白である。さらに、バランス伝送（差動
論理）として用いる場合は小振幅、アンバランス伝送
（単相論理）として用いる場合は大振幅として、論理レ
ベルのマージンを確保するインタフェースに応用できる
のは明白である。
【００２０】論理振幅をＶ1 とすると、５０Ωの終端抵
抗器から電圧ＶTTの電源層（プリント基板等）に流れる
電流はｉl ＝Ｖl ／５０となる。論理振幅を１／２とす
ると流れる電流も１／２ｉl となる。電源層のインピー
ダンスをＺとすると、ノイズの振幅は同時動作するハイ
ウエイの数をｍとしてＥＣＬの場合は、 Ｖノイズ＝ｍ・ｉl ・Ｚ 一方、小振幅の場合は、 Ｖノイズ＝ｍ・（１／２）ｉl ・Ｚ となる。つまり、電源層のノイズレベルは論理振幅を１
／ｋとすると、１／ｋとなることが分り、より高密度な
実現も可能となる利点がある。また、モードの切り替え
により伝送のＥＣＬともインタフェースすることができ
る利点がある。
抗器から電圧ＶTTの電源層（プリント基板等）に流れる
電流はｉl ＝Ｖl ／５０となる。論理振幅を１／２とす
ると流れる電流も１／２ｉl となる。電源層のインピー
ダンスをＺとすると、ノイズの振幅は同時動作するハイ
ウエイの数をｍとしてＥＣＬの場合は、 Ｖノイズ＝ｍ・ｉl ・Ｚ 一方、小振幅の場合は、 Ｖノイズ＝ｍ・（１／２）ｉl ・Ｚ となる。つまり、電源層のノイズレベルは論理振幅を１
／ｋとすると、１／ｋとなることが分り、より高密度な
実現も可能となる利点がある。また、モードの切り替え
により伝送のＥＣＬともインタフェースすることができ
る利点がある。
【００２１】図１０は本発明をインタフェース回路とす
るＬＳＩ７を搭載した電子回路基板６の説明図である。
電子回路基板６内の信号はモード２、つまり小振幅を用
い、電源層のノイズを小さくした。また、外部に対して
は、市販のデバイスや他のシステムとの接続が可能なモ
ード１（ＥＣＬレベル）を用いた構成である。システム
ではこのような方式が採用することが可能であり、電源
層のノイズの点で有利である。
るＬＳＩ７を搭載した電子回路基板６の説明図である。
電子回路基板６内の信号はモード２、つまり小振幅を用
い、電源層のノイズを小さくした。また、外部に対して
は、市販のデバイスや他のシステムとの接続が可能なモ
ード１（ＥＣＬレベル）を用いた構成である。システム
ではこのような方式が採用することが可能であり、電源
層のノイズの点で有利である。
【００２２】
【発明の効果】本発明は、以上詳細に述べたように、ハ
イレベルとローレベルからなる２値の論理により送信回
路から受信回路に信号を送信し、前記受信回路で受信し
た信号の電圧をリファレンス電圧と比較してハイレベル
かローレベルかを判別するディジタルのインタフェース
回路において、所定の電圧を供給されている端子と回路
素子との間の接続状態を決定する論理振幅コントロール
端子を有し、前記所定の電圧が印加される回路素子を前
記論理振幅コントロール端子を用いて変更することによ
り前記送信回路をハイレベルとローレベルの論理振幅の
差を可変に構成し、さらに、前記受信回路のリファレン
ス電圧を調整可能に構成したので、モードの切り替えに
より信号の論理振幅を切り替えることができ、ノイズの
低減をはかることができる。また、電圧の異なる複数の
電源や、電圧の可変な電源を用いる必要がないため、低
価格化、省スペース化が可能となる。
イレベルとローレベルからなる２値の論理により送信回
路から受信回路に信号を送信し、前記受信回路で受信し
た信号の電圧をリファレンス電圧と比較してハイレベル
かローレベルかを判別するディジタルのインタフェース
回路において、所定の電圧を供給されている端子と回路
素子との間の接続状態を決定する論理振幅コントロール
端子を有し、前記所定の電圧が印加される回路素子を前
記論理振幅コントロール端子を用いて変更することによ
り前記送信回路をハイレベルとローレベルの論理振幅の
差を可変に構成し、さらに、前記受信回路のリファレン
ス電圧を調整可能に構成したので、モードの切り替えに
より信号の論理振幅を切り替えることができ、ノイズの
低減をはかることができる。また、電圧の異なる複数の
電源や、電圧の可変な電源を用いる必要がないため、低
価格化、省スペース化が可能となる。
【００２３】また、本発明は、送信回路の論理振幅の差
を可変にする構成として、前記電圧が印加される回路素
子を前記論理振幅コントロール回路を用いて変更するこ
とによりＥＣＬ論理を用いた出力バッファの電流切替回
路の電流を制御するようにしたので、送信側での論理振
幅の切り替えを簡単，確実に行なうことができる。
を可変にする構成として、前記電圧が印加される回路素
子を前記論理振幅コントロール回路を用いて変更するこ
とによりＥＣＬ論理を用いた出力バッファの電流切替回
路の電流を制御するようにしたので、送信側での論理振
幅の切り替えを簡単，確実に行なうことができる。
【００２４】さらに、本発明は、さらに、受信回路のリ
ファレンス電圧を調整可能にする構成として、複数の定
電流源を有し、所定の数の定電流源で得られる電流を用
いて所要のリファレンス電圧を得るようにしたので、受
信側でのリファレンス電圧を簡単，確実に得ることがで
きる。
ファレンス電圧を調整可能にする構成として、複数の定
電流源を有し、所定の数の定電流源で得られる電流を用
いて所要のリファレンス電圧を得るようにしたので、受
信側でのリファレンス電圧を簡単，確実に得ることがで
きる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明で得られる論理振幅を説明する図であ
る。
る。
【図３】本発明の第２の実施例を示す要部の回路図であ
る。
る。
【図４】本発明の第３の実施例を示す要部の回路図であ
る。
る。
【図５】本発明の第４の実施例を示す要部の回路図であ
る。
る。
【図６】本発明の第５の実施例を示す要部の回路図であ
る。
る。
【図７】本発明の第６の実施例を示す要部の回路図であ
る。
る。
【図８】本発明の第７の実施例を示す要部の回路図であ
る。
る。
【図９】本発明の第８の実施例を示す要部の回路図であ
る。
る。
【図１０】本発明の使用の一例を説明するための図であ
る。
る。
【図１１】従来のインタフェース回路を示す図である。
【図１２】従来用いられている論理振幅を説明する図で
ある。
ある。
１ 定電流回路 １ー１ 論理振幅コントロール端子 ２ 電流切替回路 ３ 出力バッファ ４ 入力バッファ ５ リファレンス電圧発生回路 ５ー１ リファレンスコントロール端子 Ｒ 抵抗器 Ｔ トランジスタ ＶCC 電圧 ＶTT 電圧 ＶEE 電圧 ＳＥ 送信回路 ＲＥ 受信回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/086
Claims (3)
- 【請求項１】 ハイレベルとローレベルからなる２値の
論理により送信回路から受信回路に信号を送信し、前記
受信回路で受信した信号の電圧をリファレンス電圧と比
較してハイレベルかローレベルかを判別するディジタル
のインタフェース回路において、所定の電圧を供給されている端子と回路素子との間の接
続状態を決定する論理振幅コントロール端子を有し、 前記所定の電圧が印加される回路素子を前記論理振幅コ
ントロール端子を用いて変更することにより 前記送信回
路をハイレベルとローレベルの論理振幅の差を可変に構
成し、 さらに、前記受信回路のリファレンス電圧を調整可能に
構成したことを特徴とするインタフェース回路。 - 【請求項２】 送信回路の論理振幅の差を可変にする構
成として、前記電圧が印加される回路素子を前記論理振
幅コントロール回路を用いて変更することによりＥＣＬ
論理を用いた出力バッファの電流切替回路の電流を制御
することを特徴とする請求項１記載のインタフェース回
路。 - 【請求項３】 受信回路のリファレンス電圧を調整可能
にする構成として、複数の定電流源を有し、所定の数の
定電流源を選択して得られる電流を用いたことを特徴と
する請求項１記載のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23887192A JP3278826B2 (ja) | 1992-08-17 | 1992-08-17 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23887192A JP3278826B2 (ja) | 1992-08-17 | 1992-08-17 | インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667775A JPH0667775A (ja) | 1994-03-11 |
| JP3278826B2 true JP3278826B2 (ja) | 2002-04-30 |
Family
ID=17036502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23887192A Expired - Fee Related JP3278826B2 (ja) | 1992-08-17 | 1992-08-17 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278826B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4956486B2 (ja) | 2008-05-30 | 2012-06-20 | 日本特殊陶業株式会社 | グロープラグ通電制御装置及びグロープラグ通電制御システム |
-
1992
- 1992-08-17 JP JP23887192A patent/JP3278826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667775A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4453095A (en) | ECL MOS Buffer circuits | |
| KR890001359B1 (ko) | 차동신호 드라이버 | |
| USRE34808E (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| US5872813A (en) | Dual differential and binary data receiver arrangement | |
| EP1318601A2 (en) | Voltage mode differential driver and method | |
| EP1011197B1 (en) | Method for generating differential tri-states and differential tri-state circuit | |
| KR19980018045A (ko) | 신호전송 시스템, 반도체 장치 모듈, 입력 버퍼 회로 및 반도체 장치 | |
| AU717718B2 (en) | Universal sender device | |
| US4994690A (en) | Split level bus | |
| US4794317A (en) | ECL-to-CMOS level conversion for use in ECL-BiCMOS circuit | |
| CN100566169C (zh) | 差动渥尔曼放大器电流型驱动器 | |
| JPS60500987A (ja) | Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路 | |
| MXPA98000634A (en) | Univer issuing device | |
| KR19990067387A (ko) | 범용 수신장치 | |
| KR930009491B1 (ko) | Ecl회로 | |
| JP4033275B2 (ja) | 半導体集積回路装置 | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| EP0131205B1 (en) | Current source control potential generator for ecl logic circuits | |
| JP2858270B2 (ja) | Ｅｃｌ／ｃｍｌ擬似レール回路、カットオフドライバ回路及びラッチ回路 | |
| JP3278826B2 (ja) | インタフェース回路 | |
| US4536665A (en) | Circuit for converting two balanced ECL level signals into an inverted TTL level signal | |
| JP2621562B2 (ja) | Ｒｓ２３２ｃラインレシーバｉｃ | |
| JP3467441B2 (ja) | バッファ回路 | |
| US4665327A (en) | Current to voltage interface | |
| US5227680A (en) | ECL/TTL translator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |