FI114513B - Signaalin vastaanotto- ja signaalinprosessointiyksikkö - Google Patents
Signaalin vastaanotto- ja signaalinprosessointiyksikkö Download PDFInfo
- Publication number
- FI114513B FI114513B FI963748A FI963748A FI114513B FI 114513 B FI114513 B FI 114513B FI 963748 A FI963748 A FI 963748A FI 963748 A FI963748 A FI 963748A FI 114513 B FI114513 B FI 114513B
- Authority
- FI
- Finland
- Prior art keywords
- current
- transistor
- circuit
- voltage
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Description
114513
Signaalin vastaanotto- ja signaalinprosessointiyksikkö Tämä keksintö liittyy signaalin vastaanotto- ja prosessointi-yksikköön. Keksintö liittyy tarkemmin sanottuna signaalin vastaanottopiiriin sekä signaalin prosessointipiiriin, joissa signaalit ovat luonteeltaan pulssinmuotoisia jännitevaihtelulta, joiden valittu toistotaajuus on korkea taajuusalueen vaihdellessa esim. alueelta megabittiä sekunnissa (Mb/s) alueelle gigabittiä sekunnissa (Gb/s), ollen yleensä yli 1 Mb/s ja edullisesti yli 100 Mb/s.
Jännitevaihtelut ovat lähettävän piirin ohjaamia edustamaan digitaalista tietoa välittävää strukturoitua signaalia. Digitaalista signaalia vääristää muun muassa signaalia välittävä johdin. Tarkoitus on, että vastaanottava piiri kykenee havaitsemaan ja vastaanottamaan tällä tavoin vääristynyttä digitaalista signaalia.
Tällaisia yksiköitä käytetään (vääristyneinä) vastaanotettujen signaalien muokkaamiseen lähetettäviksi strukturoiduiksi signaaleiksi. Signaalin prosessointiyksikön on sovitettava ·/·/. jossain määrin virheellistä jännitetasoa esittävä ja/tai mää- ;· rättyyn yhteisalueeseen (CM, common mode) sovittamaton vastaan- otettu signaali signaaleiksi, joiden struktuuri sopii paremmin signaalien välitykseen asetettaviin vaatimuksiin.
114513 2 Tällaiset signaalin vastaanotto- ja prosessointiyksiköt ovat olleet hyödyllisiä 200 Mb/s pulssitaajuuksiin saakka ulottuvien jännitepulssien tietosisällön analysointiin.
Tämän kaltaisia signaalin vastaanotto- ja prosessointiyksiköltä on sovitettu havaitsemaan pulssin muotoisia jännitteenvaih-teluita yhdessä johtimessa (yksipäätteinen signaalin siirto), tai kahdessa johtimessa tai niiden välillä (differentiaalinen signaalin siirto).
Yksinkertaisuuden vuoksi seuraavassa kuvauksessa rajoitutaan differentiaalista signaalin siirtoa käyttävään sovellukseen, vaikka keksintö soveltuu molemman tyyppisiin signallointi-järjestelmiin.
Alan ammattimiehelle on selvää, mitä keinoja tulee käyttää yhden johtimen jännitetason pitämiseksi vakiotasolla, mikä on yksipäätteisessä signaalinsiirrossa tarpeen. Siitä huolimatta alempana on tätäkin kuvattu.
. On tunnettua käyttää erilaisten toimintaedellytysten aikaansaa- ; miseksi näiden signaalin vastaanotto- ja prosessointiyksiköi- ·’ den valmistamiseen erilaisia tekniikoita.
.· Edellä mainittujen signaalin vastaanotto- ja prosessointiyksi- ,j.: köiden valmistamiseen on käytetty sekä CMOS-teknologiaa että / : bipolaariteknologiaa. Koska bipolaariteknologian käytöstä johtuvat toimintaeroavaisuudet ovat merkitykseltään vähäiset ja alan ammattimiehelle selviä, kuvaa seuraava selitys pää-asiassa CMOS-teknologiaa. Edelleen alan ammattimiehelle on • % selvää, mitä muutoksia tarvitaan CMOS-teknologian ja/tai bipolaariteknologian sovittamiseksi toisiin tunnettuihin tekno-’ * logioihin.
< i I I
3 114513
Mm. seuraavat kriteerit ovat merkittävän tärkeitä tällaisia yksiköitä valmistettaessa: A. Signaalin vastaanottopiirin- ja prosessointipiirin yhteisalueen (CM-alue) vaihteluväli ja jännitearvot.
(Differentiaalisen signaloinnin järjestelmässä CM-alue on se jännitealue, jonka rajoissa vastaanotettujen jännitepulssien on oltava tullakseen signaalin vastaanottopiirin havaitsemiksi.) B. Toistumistaajuuden rajoittava arvo eli johtimien jännitevaihtelujen korkein taajuus, millä signaalin vastaanottopiiri kykenee havaitsemaan vaihtelut ja erottamaan niitä toisistaan sekä sen jälkeen saamaan vaihtelut signaalin prosessointipiirin prosessoitavaksi .
C. Tarvittavat jännitevaihtelut tai amplitudivaihtelut signaalien havaitsemiseksi, missä pienet amplitudit ovat hyväksyttävissä matalilla taajuuksilla, mutta korkeammilla taajuuksilla vaaditaan suurempia amplitude j a.
*·
On tunnettua kytkeä johtimilla esiintyvät tietoa kantavat signaalit PMOS transistoreihin kuuluviin gate-liitoksiin, jolloin CM-alue käsittää jännitealueen vähän yli syöttöjännit-, teen (Vcc) puolivälistä nollajännitteeseen saakka.
PMOS transistorin käyttö sen perään kytketyn virtapeilin tai kaskodikytkennän kanssa aikaansaa alaspäin ulottuvan CM-alueen, joka ulottuu jonkin verran nollajännitteen alapuolelle \ (suunnilleen -0,7 V).
:··; On myös tunnettua, että PMOS transistorit tarjoavat alemman \ toistumistaajuuden rajoittavan arvon (jopa 200 Mb/s) kuin mitä NMOS transistorit antavat.
114513 4 Käyttämällä PMOS transistoreiden sijasta NMOS transistoreita aikaansaataisiin CM-alue, joka ulottuisi syöttöjännitteestä hieman alle puoleen syöttöjännitteestä saakka. Tämä ei ole hyväksyttävissä, koska käytännön sovelluksessa CM-alueen täytyy olla ainakin PMOS transistorien niiden perään kytkettyine virtapeileineen tai kaskodikytkentöineen tarjoaman alueen puitteissa.
Edellämainittujen tyyppisten signaalin vastaanotto- ja proses-sointiyksiköiden rakentamisessa on tunnettua käyttää ja koordinoida kahta transistoria signaalin prosessointipiirin sisällä niin, että yhden transistorin lävitse kulkeva virta heijastetaan peilikuvana kulkemaan samansuuruisena toisen transistorin lävitse, ja että toisen transistorin drain-source jännitteen voidaan sallia vaihtelevan suhteellisen paljon verrattuna ensimmäisen transistorin lävitse kulkevan virran vaihteluun.
Niinikään on entuudestaan tunnettua tehdä toisen transistorin lävitse kulkeva virta edelleen riippumattomaksi drain-source jännitteestä (suuri-impedanssinen virtageneraattori) kaskodi-kytkennän avulla. Myös muita virtapeilikytkentöjä tunnetaan, ‘ kuten "Wilson Current Mirror" (Wilsonin virtapeili) -nimellä k tunnettu kolmen transistorin kytkentä.
* · V Viittaamme julkaisuun P.E. Allen: CMOS Analogue Circuit design (ISBN 0-03-006587-9), joka tarjoaa lisää ja yksityiskohtaisem-i‘: paa ymmärrystä tunnetusta tekniikan tasosta.
CMOS teknologia käyttää PMOS transistoreita ja NMOS transisto- * I » reita, ja seuraavassa kuvaillaan transistorit "N"- tai "P"-kirjaimella niiden viitenumeronsa edessä sen osoittamisek-si, onko kyseessä NMOS vai PMOS transistori.
t * k. Seuraavassa selityksessä ja patenttivaatimuksessa termi "virtapeili" tulee ymmärtää kattavan jokaisen tyyppisen virtapeilin riippumatta siitä, käytetäänkö siinä kahta, kolmea 5 114513 vaiko useampaa transistoria. Wilson-piiri ja kaskodikytkentä edustavat virtapeilikytkentöjä, jotka tarjoavat parempia ominaisuuksia ollessaan kytkettyinä virtageneraattoreiksi.
Vaikka seuraavassa selityksessä käytetään termiä "NMOS transistorit", on termiin ajateltava sisältyvän NPN bipolaari-transistorit ja vastaavat muiden tekniikoiden transistorit. Niinikään pitää bipolaariset PNP transistorit ja senkaltaiset sisällyttää termiin "PMOS transistorit".
Edelleen on tunnettua, että valitut virranvoimakkuudet signaalia vastaanottavan transistorin lävitse ovat, määrätyn alueen rajoissa, suoraan verrannolliset korkeamman taajuusalueen signaalien vastaanotto-, havaitsemis- ja prosessointikykyyn.
Virranvoimakkuuden ylärajan asettaa se kohta, missä transistori poistuu tai putoaa pois vahvistavasta toimintamuodostaan transistorin sisäisen virrantiheyden vuoksi.
Esillä oleva keksintö voidaan lisäksi pitää sen signaalin vastaanotto- ja prosessointiyksikön edelleen kehityksenä, jota on kuvattu yksityiskohtaisesti ruotsalaisessa patenttihakemuk- t « sessa Nro. 9400593-1, jätetty 21 pnä helmikuuta 1994, joka * sisällytetään tähän viitteenä.
| < I * · t · j ‘'1 Ottaen huomioon tekniikan tason, yllä olevan selityksen ; : : mukaan, sekä tämän tekniikan alan kehityssuunnan, on pidettävä * « t teknisenä ongelmana pystyä esittämään signaalin vastaanotto- yksikkö, jonka signaalin vastaanottopiiriin kuuluvat transis- , tori tai transistorit syötetään erityisen virtageneraattori- piirin kautta ja missä transistorin lävitse kulkevan virran arvo on aseteltavissa maksiminopeuden muuttamiseksi, jotta * vastaanottopiiri kykenee vastaanottamaan, havaitsemaan ja pro- ”* sessoimaan korkeammalla siirtonopeudella.
» i » * » » · 114513 6
On myös pidettävä teknisenä ongelmana pystyä luomaan sellaiset olosuhteet, missä haluttu virran arvo on valittavissa portaittain, niin että voidaan valita yksi useasta kiinteästä virran arvosta ja sen myötä yksi useasta käytettävissä olevasta maksimisiirtonopeudesta.
Tekninen ongelma on myös että, virta-arvojen ollessa portaittain aseteltavissa, yhtä tai useampaa virtageneraattoripiirin laitetta aktivoimalla pitäisi saada muodostetuksi jokainen näistä portaista, jolloin kukin laite generoi osan virrasta.
Tekninen ongelma on pystyä osoittamaan sellaisia konstruktion yksityiskohtia, että osavirtaa generoivia laitteita voidaan aktivoida ja deaktivoida ohjauspiirillä digitaalisten ja/tai analogisten signaalien generoimiseksi.
Tekninen ongelma on myös pystyä osoittamaan, että kyseinen osavirtaa generoiva laite on aktivoitavissa ja deaktivoitavis-sa ohjattavalla transistorilla, jonka gate-liitännän jännite-arvon määrää kahden, toinen PMOS- ja toinen NMOS-transistori, sarjaankytketyn transistorin tila ja joiden sarjaan liitettyjen transistoreiden gate-liitäntöjen tulisi olla toisiinsa i V kytketyt ja niihin tulisi vaikuttaa ohjauspiirin lähtösignaa- ;ΐ' lilla.
t • ♦* ·'; On myös pidettävä teknisenä ongelmana pystyä osoittamaan i virtageneraattoripiiriä, joka tämän lisäksi pystyy tarjoamaan . * t ·;··, virta-arvon analogista asettelua.
, Tekninen ongelma on edelleen pystyä toteuttamaan ne vaaditta- 1 i * ;;; vat teknisen liittämisen toimenpiteet, joilla virtageneraatto- > » ·' ' ripiiri voidaan kytkeä ja katkaista johtimessa esiintyvällä j ännitepulssilla.
< » I i
Tarkoituksen ollessa ratkaista yksi tai useampi edellä esite- tyistä sekä yksi tai useampi mainitussa ruotsalaisessa patenttihakemuksessa mainituista teknisistä ongelmista, esillä oleva i » * 114513 7 keksintö perustuu signaalin vastaanotto- ja prosessointiyksikköön, joka on luonteeltaan edellä esitetyn selityksen kaltainen ja luonteeltaan seuraavassa esitettävän patenttivaatimuksen 1 johdannon mukainen.
Esillä olevan keksinnön mukaisesti jokainen signaalin vastaan-ottopiirin, yksi tai useampi, transistori on yhteistoiminnassa vähintään yhden toisen transistorin kanssa, jotta yhteisesti muodostuisi virtapeili. Signaalin vastaanottopiirin kyky vastaanottaa, havaita ja prosessoida signaaleja on aseteltavissa virtageneraattoripiirillä, siten että kasvava virran arvo mahdollistaa korotetun maksiminopeuden ja päinvastoin.
Yhden suoritusmuodon mukaan virta-arvot voidaan asettaa yhtä tai useampaa virtageneraattoripiirin laitetta aktivoimalla muodostettavin portain, jolloin kukin laite generoi osavirran.
Digitaalisilla signaaleilla aktivoitava ohjauspiiri aktivoi ja deaktivoi osavirrat generoivat laitteet.
Ohjattava transistori aktivoi ja deaktivoi osavirrat generoi- ·/. vat laitteet. Kahden sarjaankytketyn transistorin tila, joista ' I" transistoreista toinen on PMOS- ja toinen NMOS-transistori, määrää ohjaustransistorin gate-liitännän jännitearvon, ja näi- ,, den sarjaankytkettyjen transistorien toisiinsa kytkettyihin * » · • ·’ gate-liitäntöihin vaikuttaa ohjauspiirin eräs digitaalinen lähtösignaali.
• ·
Esillä olevan keksinnön mukaan virta voi olla analogisesti : : : aseteltavissa tietoa kantavien signaalien havaitsemisen ja pro- sessoimisen maksiminopeuden valitsemiseksi jatkuvalta taajuus-asteikolta. Virtageneraattoripiiri on kytkettävissä ja kat- • · . kaistavissa loogisella signaalilla, kuten johtimessa esiintyvällä jännitepulssilla.
114513 8
Esillä olevan keksinnön mukaisen innovatiivisen signaalinvas-taanotto- ja prosessointiyksikön ensisijaisesti tarjoamat edut ovat siinä, että on aikaansaatu mahdollisuudet asetella sovitetulla virta-arvolla signaalin vastaanottopiirin kykyä vastaanottaa, havaita ja prosessoida signaaleja. Virta on aseteltavissa siten, että kasvava virta-arvo saa aikaan korkeamman maksimisiirtonopeuden ja signaalin vastaanotto ja prosessointi voidaan suorittaa korkeammalla erottelukyvyn tasolla ja päinvastoin.
Esillä olevan keksinnön mukaisen signaalin vastaanotto- ja prosessointipiirin ominaispiirteet esitetään patenttivaatimus l:n tunnusmerkkiosassa.
Signaalin vastaanotto- ja prosessointiyksikön esillä olevan keksinnön mukaan parhaina pidetyt suoritusmuodot ovat seuraa-vassa yksityiskohtaisemmin selitetty viittaamalla oheisiin piirustuksiin, joissa:
Kuvio 1 kuvaa keksinnön mukaisen yksikön yleislohkokaaviota;
Kuvio 2 kuvaa signaalin vastaanotto- ja prosessointinyksikön kytkentäkaaviota; ja i · · \ . Kuvio 3 kuvaa virtageneraattoripiirin kytkentäkaaviota.
Keksinnön mukaisen yksikön lohkokaavio on esitetty kuviossa 1, ‘ jossa näkyy signaalin vastaanotto- ja prosessointiyksikkö 1 ja virtageneraattoripiiri 10. Useista käytettävissä olevista kiin-teistä virta-arvoista yhden arvon generoimiseksi ohjauspiiri '/· ί 100 voi vaikuttaa virtageneraattoripiiriin 10.
»
Ohjauspiirin 100 kautta piiri 10 voi myös generoida virta-. arvon, joka on analogisen jännitearvon mukainen.
Analogisesti valittu virta-arvo on lisättävissä kiinteistä virta-arvoista yhteen tai useampaan.
114513 9
Perusteellisemman käsityksen saamiseksi kuvioiden 1 ja 2 mukaisen signaalin vastaanotto- ja prosessointiyksiköstä 1 viitataan yllämainitun ruotsalaisen patenttihakemuksen selitykseen. Esillä olevan keksinnön edelleen selvittämiseksi kuvion 2 yksityiskohdille on annettu samat numerot kuin mitä vastaaville yksityiskohdille on annettu ruotsalaisen patenttihakemuksen kuvioissa 5 ja 6.
Signaalin vastaanotto- ja prosessointiyksikkö 1 on näin liitetty yhteen tai useampaan johtimeen LI, L2, joista kukin on sovitettu siirtämään jännitepulssin muotoisia tietoa kantavia signaaleja. Johdin LI on kytketty signaalin vastaanottopiirin 2 transistoriin NT20. Johdinta L2 varten on transistori NT21.
Sekä johtimien LI, L2 jännitepulssien vaihtelut että yksittäisen pulssin jännitearvo vaikuttavat sekä transistorin NT20 lävitse kulkevaan pulssimuotoiseen virtaan 11 että transistorin NT21 lävitse kulkevaan pulssimuotoiseen virtaan 12. Signaalin prosessointipiiri 3 sovittaa virtasignaalia tietoa kantavaan muotoon johtimelle L3.
k · · ! Signaalin vastaanottopiirin transistori N21 on koordinoitu t vähintään yhden toisen transistorin NT23b kanssa yhteisesti ; " muodostamaan virtapeili. Kokonaisvirta IT on aseteltavissa ; ·’ johtimeen 10a kytketyllä virtageneraattoripiirillä 10. Signaa-
Iin vastaanottopiirin kyky vastaanottaa, havaita ja prosessoi-: da signaaleja on näin aseteltavissa siten, että kasvava virta-arvo saa aikaan paremman ja suuremman herkkyyden, : jolloin vastaanoton luotettavuus paranee ja prosessointi- » t · taajuus nousee, ja päinvastoin.
Kokonaisvirran arvo IT on aseteltavissa portaittain, niin että jokainen porras muodostetaan aktivoimalla yhtä tai useampaa kuvion 3 virtageneraattoripiirin 10 laitetta 11, 12, 13. Kukin ;··· laitteista 11, 12, 13 generoi osavirran.
10 114513
Vastaavat johtimissa 16a, 17a esiintyvät jännitepulssit akti voivat ja deaktivoivat osavirtageneraattorilaitteita li, 12, 13. Jännitepulssit aktivoidaan ohjauspiireillä 15, 15a.
Ohjauspiirin 15 johdin 16a on kytketty ensimmäiseen ja kolmanteen osavirtageneraattorilaitteeseen 11, 13, kun taas ohjaus- piirin 15a johdin 17a on kytketty toiseen ja kolmanteen osavirtageneraattorilaitteeseen 12, 13.
Lähtöjohtimiin 16a tai 17a generoidaan matala signaali vasteeksi ohjauspiirin 100 johtimen 16 tai 17 korkeaan signaaliin.
Johtimilla 16, 17, 21 esiintyviä signaaleja valitsemaan ja aktivoimaan on järjestetty ohjauspiiri 100, haluttua korkeinta bittitaajuutta vastaavan virta-arvon, tai virta-arvojen yhdistelmän valitsemiseksi.
Ohjauspiiri 100 voi myös generoida analogisen signaalin johtimeen 20 laitteiden 11, 12, 13 ja 14 aktivoimiseksi tai deaktivoimiseksi.
• ( Seuraavassa selitetään ainoastaan laitetta 11, koska kuvion 3 ' “ osavirtageneraattorilaitteet 11, 12, 13 ovat olennaisesti . samat. Ensimmäinen osavirtageneraattorilaite 11 voidaan akti- : voida syöttämään virtaa ja deaktivoida ohjattavalla NMOS-tran- :·' sistorilla 11a. Ohjaustransistorin gate-liitännän jännitearvo ' ‘ ‘ määräytyy kahden sarjaankytketyn transistorin tilan avulla, joista toinen on PMOS- transistori ja toinen on NMOS-transis-i I/· tori. Sarjaankytkettyjen transistorien gate-liitännät on : T: liitetty toisiinsa ja niihin vaikuttaa ohjauspiirin 100 läh- tösignaali sekä signaali, joka on kytketty johtimen 16a . ohjauspiirin kautta.
Johtimessa 16a on matala looginen taso, jos johtimessa 16 on korkea looginen taso, ja laite 11 aktivoituu vain, mikäli johtimeen 17 samanaikaisesti ilmaantuu matala looginen arvo.
^ 114513
Toinen laite 12 aktivoituu, jos johtimessa 16 on matala looginen taso ja johtimessa 17 on korkea looginen taso.
Laitteiden 11 ja 12 lisäksi myös kolmas laite 13 aktivoituu johtimien 16 ja 17 korkeilla loogisilla tasoilla.
Transistorin 11b arvo määrää laitteen 11 lävitse kulkevan etukäteen määrätyn virta-arvon; transistorin 12b arvo määrää laitteen 12 lävitse kulkevan virta-arvon; ja niin edelleen.
Laitteiden 11, 12, 13 mitoituksen yhteydessä voidaan valita yksi useista käytettävissä olevista kiinteistä virta-arvoista (0; 111; 112; ja 111 + 112 + 113) piirin 10 kautta.
Jokaista näistä virta-arvoista voidaan kasvattaa, johtimen 21 jännitearvoon verrannollisen, analogisen lisävirran 114 verran. Tämä on edullista virta-arvon nostamiseksi laitteiden 11, 12 ja/tai 13 tarjoamia kiinteitä virta-arvoja suuremmaksi.
Kaikki laitteet 11, 12, 13 voidaan kytkeä tai katkaista . , johtimen 20 korkealla tai matalalla, ohjauspiirin 100 generoi- ’ * maila loogisella arvolla.
« > " Transistoriliitäntä T30 katkaisee virran "Iref", ja johdin 32 ; on kytketty johtimen 33 referenssijännitteeseen (nollataso) transistorin T31 kautta. Korkea taso tai jännite johtimessa 20 I : tukkii laitteet 11, 12, 13 ja 14.
; Silloinkin kun laitteet 11, 12, 13 on katkaistu, voidaan , signaalin vastaanottopiiriin syötettävä virta asetella analogi- • _ sesti johtimen 21 säädettävällä jännitearvolla aktivoimalla piirin 14 transistori 14a (jonka aktivoi kaskodireferenssi-’ ’ jännite) ja sallimalla transistorin 21a asetella virta-arvo ·· johtimessa 21 vallitsevan jännitearvon mukaan.
12 114513
Virta-arvo IT voidaan valita paljon suuremmaksi kuin "Iref" mitoitamalla transistoria 11b käyttäen useita rinnankytkettyjä transistoreita.
On selvää, että keksintö ei rajoitu sen esitettyihin esimerkinomaisiin suoritusmuotoihin, vaan että keksintöä voidaan muuttaa seuraavien patenttivaatimusten puitteissa.
I * t t i r t i · • I i
Claims (6)
1. Signaalin vastaanotto- ja prosessointiyksikkö liitettynä ainakin yhteen jännitepulssimuotoisten tietoa kantavien signaalien siirtoon sovitettuun johtimeen (LI), yksikön koostuessa signaalin vastaanottopiiristä (2) sisältäen transistorin (NT20), joka on kytketty johtimeen (LI) vaikuttamaan virtaan käyttämällä vaihteluita jännitepulsseissa ja yksittäisen pulssin jännitearvossa, virran (II) ollessa transistorin (NT20) lävitse kulkevien pulssien muotoinen ja virran ollessa jännitepulssien vaihteluiden ja jännitetason sekä signaalin prosessointipiirin (3) generoima virran sovittamiseksi tietoa kantavaan muotoon, tunnettu siitä, että transistori (NT20) on kytketty vähintään yhteen toiseen transistoriin (NT23b) muodostamaan virtapeilipiiri, ja että signaalin vastaanottopiirin (2) kyky vastaanottaa, havaita ja prosessoida signaaleja on aseteltavissa virtageneraattoripiirillä (10) sellaisella tavalla, että kasvava virta-arvo (IT) mahdollistaa jännitepulssien havaitsemisen suuremmalla taajuudella ja päinvastoin.
: : : 2. Patenttivaatimuksen 1 mukainen yksikkö, tunnettu ··♦ siitä, että virta-arvo on aseteltavissa yhtä tai useampaa j\ ^ virtageneraattoripiirin laitetta aktivoimalla valittavissa :v. olevin portain, jolloin kukin laite generoi osavirran.
• · » • * · !!! 3. Patenttivaatimuksen 1 tai 2 mukainen yksikkö, tunnet - t » t u siitä, että digitaalisten signaalien aktivoima ohjauspiiri (15, 15a) aktivoi ja deaktivoi laitteet.
4. Patenttivaatimuksen 2 mukainen yksikkö, tunnettu ; siitä, että ohjattava transistori aktivoi ja deaktivoi kunkin virtageneraattoripiirin laitteen, että ohjattavan transistorin • gate-liitännän jännitearvo määräytyy kahden sarjaankytketyn » « : ** transistorin tilasta, joista toinen on PMOS-transistori ja ’...· toinen NMOS-transistori, ja että sarjaankytkettyjen transisto- 114513 14 rien gate-liitännät on kytketty toisiinsa ja niihin vaikuttaa ohjauspiirin (15) lähtösignaali.
5. Patenttivaatimuksen 1 mukainen yksikkö, tunnettu siitä, että virta-arvo on ainakin osittain aseteltavissa analogisesti.
6. Patenttivaatimuksen 1 mukainen yksikkö, tunnettu siitä, että virtageneraattoripiiri kytketään ja katkaistaan vasteena johtimessa (20) esiintyviin valittuihin loogisiin tasoihin. ♦ * * * • » * * * · t i » » · I · as 114513
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9400971A SE503568C2 (sv) | 1994-03-23 | 1994-03-23 | Signalmottagande och signalbehandlande enhet |
SE9400971 | 1994-03-23 | ||
SE9500280 | 1995-01-27 | ||
PCT/SE1995/000280 WO1995026078A1 (en) | 1994-03-23 | 1995-03-20 | Signal-receiving and signal-processing unit |
Publications (3)
Publication Number | Publication Date |
---|---|
FI963748A0 FI963748A0 (fi) | 1996-09-20 |
FI963748A FI963748A (fi) | 1996-11-14 |
FI114513B true FI114513B (fi) | 2004-10-29 |
Family
ID=20393382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI963748A FI114513B (fi) | 1994-03-23 | 1996-09-20 | Signaalin vastaanotto- ja signaalinprosessointiyksikkö |
Country Status (14)
Country | Link |
---|---|
US (1) | US5625648A (fi) |
EP (1) | EP0753217A1 (fi) |
JP (1) | JP3166920B2 (fi) |
KR (1) | KR100276394B1 (fi) |
CN (1) | CN1089505C (fi) |
AU (1) | AU704298B2 (fi) |
BR (1) | BR9507139A (fi) |
CA (1) | CA2186104C (fi) |
FI (1) | FI114513B (fi) |
MY (1) | MY113354A (fi) |
NO (1) | NO963928L (fi) |
SE (1) | SE503568C2 (fi) |
TW (1) | TW271516B (fi) |
WO (1) | WO1995026078A1 (fi) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE504636C2 (sv) * | 1995-07-27 | 1997-03-24 | Ericsson Telefon Ab L M | Universell sändaranordning |
SE509882C2 (sv) * | 1995-11-10 | 1999-03-15 | Ericsson Telefon Ab L M | Mottagarkrets innefattande parallella ingångskretsar |
DE19654221B4 (de) | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
US8234477B2 (en) * | 1998-07-31 | 2012-07-31 | Kom Networks, Inc. | Method and system for providing restricted access to a storage medium |
US6177818B1 (en) * | 1999-04-30 | 2001-01-23 | International Business Machines Corporation | Complementary depletion switch body stack off-chip driver |
JP3833634B2 (ja) * | 2003-08-13 | 2006-10-18 | ローム株式会社 | 伝送装置 |
DE102004013175A1 (de) * | 2004-03-17 | 2005-10-06 | Atmel Germany Gmbh | Schaltungsanordnung zur Lastregelung im Empfangspfad eines Transponders |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2587857B1 (fr) * | 1985-09-24 | 1987-12-24 | Centre Nat Rech Scient | Oscillateur thermostate miniature |
EP0241236A3 (en) * | 1986-04-11 | 1989-03-08 | AT&T Corp. | Cavity package for saw devices and associated electronics |
JPS6429156A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Data exchange transmission line monitor system |
FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
US5023480A (en) * | 1990-01-04 | 1991-06-11 | Digital Equipment Corporation | Push-pull cascode logic |
US5208504A (en) * | 1990-12-28 | 1993-05-04 | Raytheon Company | Saw device and method of manufacture |
US5438305A (en) * | 1991-08-12 | 1995-08-01 | Hitachi, Ltd. | High frequency module including a flexible substrate |
US5406139A (en) * | 1993-03-19 | 1995-04-11 | Advanced Micro Devices, Inc. | Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching |
SE502429C2 (sv) * | 1994-02-21 | 1995-10-16 | Ellemtel Utvecklings Ab | Signalmottagande och signalbehandlande krets |
-
1994
- 1994-03-23 SE SE9400971A patent/SE503568C2/sv not_active IP Right Cessation
-
1995
- 1995-03-02 KR KR1019960705285A patent/KR100276394B1/ko not_active IP Right Cessation
- 1995-03-20 CA CA002186104A patent/CA2186104C/en not_active Expired - Lifetime
- 1995-03-20 EP EP95914616A patent/EP0753217A1/en not_active Withdrawn
- 1995-03-20 AU AU21525/95A patent/AU704298B2/en not_active Ceased
- 1995-03-20 CN CN95192222A patent/CN1089505C/zh not_active Expired - Lifetime
- 1995-03-20 JP JP52458195A patent/JP3166920B2/ja not_active Expired - Lifetime
- 1995-03-20 BR BR9507139A patent/BR9507139A/pt not_active IP Right Cessation
- 1995-03-20 WO PCT/SE1995/000280 patent/WO1995026078A1/en active IP Right Grant
- 1995-03-21 US US08/407,626 patent/US5625648A/en not_active Expired - Lifetime
- 1995-03-22 TW TW084102763A patent/TW271516B/zh not_active IP Right Cessation
- 1995-03-23 MY MYPI95000729A patent/MY113354A/en unknown
-
1996
- 1996-09-19 NO NO963928A patent/NO963928L/no not_active Application Discontinuation
- 1996-09-20 FI FI963748A patent/FI114513B/fi not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1089505C (zh) | 2002-08-21 |
SE9400971L (sv) | 1995-09-24 |
CA2186104A1 (en) | 1995-09-28 |
EP0753217A1 (en) | 1997-01-15 |
WO1995026078A1 (en) | 1995-09-28 |
FI963748A0 (fi) | 1996-09-20 |
AU704298B2 (en) | 1999-04-22 |
MX9603708A (es) | 1997-12-31 |
MY113354A (en) | 2002-01-31 |
FI963748A (fi) | 1996-11-14 |
SE9400971D0 (sv) | 1994-03-23 |
AU2152595A (en) | 1995-10-09 |
KR100276394B1 (ko) | 2000-12-15 |
CN1144582A (zh) | 1997-03-05 |
KR970701948A (ko) | 1997-04-12 |
BR9507139A (pt) | 1997-09-30 |
TW271516B (fi) | 1996-03-01 |
NO963928D0 (no) | 1996-09-19 |
CA2186104C (en) | 2000-05-23 |
JPH09505708A (ja) | 1997-06-03 |
JP3166920B2 (ja) | 2001-05-14 |
US5625648A (en) | 1997-04-29 |
SE503568C2 (sv) | 1996-07-08 |
NO963928L (no) | 1996-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4859877A (en) | Bidirectional digital signal transmission system | |
US7072415B2 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
US6977534B2 (en) | Low voltage differential signaling [LVDS] driver with pre-emphasis | |
CA2199902C (en) | Interface circuit and method for transmitting binary logic signals with reduced power dissipation | |
US5546016A (en) | MOS termination for low power signaling | |
US20020174373A1 (en) | Data transmission system using a pair of complementary signals as an edge-aligned strobe signal and input/output buffers therein | |
US5424657A (en) | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode | |
US5793223A (en) | Reference signal generation in a switched current source transmission line driver/receiver system | |
US5666354A (en) | CMOS bi-directional differential link | |
US5495186A (en) | Differential type MOS transmission circuit | |
JPH06104936A (ja) | 信号伝送方法と信号伝送回路 | |
US20080260049A1 (en) | Serializer and deserializer | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
FI114513B (fi) | Signaalin vastaanotto- ja signaalinprosessointiyksikkö | |
US6166570A (en) | Output buffer circuit with switchable common mode output level | |
JPH09502588A (ja) | 信号化装置 | |
JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
KR19990068063A (ko) | 차동 구동기용 클램프 | |
US20020109618A1 (en) | Digital/analog converter with programmable gain | |
CA2235591C (en) | Serial multi-gb/s data receiver | |
US5969646A (en) | Apparatus and method for decoding differential multi-level data with adaptive threshold control | |
US11128496B2 (en) | Transmitter with equalization | |
US4521766A (en) | Code generator | |
US7176708B2 (en) | Receiver circuit | |
JPH04347922A (ja) | クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG | Patent granted |
Ref document number: 114513 Country of ref document: FI |
|
MA | Patent expired |