JPH09502588A

JPH09502588A - 信号化装置

Info

Publication number: JPH09502588A
Application number: JP7515560A
Authority: JP
Inventors: ヘッドベルグ，マッツ，オロフ，ヨアキム
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン
Priority date: 1993-12-03
Filing date: 1994-12-01
Publication date: 1997-03-11
Also published as: EP0777935A1; CN1084087C; CN1136867A; SE515490C2; WO1995015616A1; AU1207795A; FI962297A0; KR960706717A; CA2176459C; FI962297A; US5761244A; BR9408210A; TW267285B; AU685554B2; SE9304025L; NO962279L; KR100290459B1; MY113300A; NO962279D0; CA2176459A1

Abstract

(57)【要約】本発明は、デジタル信号に適合し、信号伝送器（７０）、信号受信器（８０）および伝送器を受信器に接続する接続とを含む信号化装置に関する。信号伝送器は、”０”電位または接地電位のような最も低いレベルの信号供給電圧（７２）に接続された少なくとも１つのトランジスタ（７１ａ）を有するバッファー回路（７１’）を含む。受信した制御信号（７４）に応答するトランジスタ（７１ａ）の運転すなわち駆動により、前記トランジスタを高インピーダンス状態から、情報搬送出力信号（９０）を形成するような、抵抗的または少なくとも抵抗的性質優位を示す低インピーダンス状態に切り換える。２つの直列接続トランジスタ（７１ａ、７１ｂ）内の第１のトランジスタ（７１ａ）が例えば”０”電位または接地電位に接続され、一方他のトランジスタ（７１ｂ）が信号供給電圧（７２）に接続される。情報搬送信号が伝送される接続導体（９０ａ）がトランジスタ（７１ａ、７１ｂ）間に接続される。トランジスタ（７１ａ、７１ｂ）は同時に異なる状態に変えられ、そして低インピーダンス状態においては、インピーダンス値が接続のインピーダンス値（抵抗値）に対応する。

Description

【発明の詳細な説明】発明の名称信号化装置技術分野本発明は信号化装置に関連し、特に、限定的ではないが、デジタル関連信号、特にデジタル情報搬送信号に適合する信号化装置に関する。本明細書が関連する種類の信号化装置は、第１の電圧レベルを有する装置電圧を介して電圧が印加される信号伝送器および信号受信器を採用し、また伝送器および受信器間の接続を含んでいる。本願に適合する信号伝送器は駆動段および前記接続に属する１つまたは２つの導体に接続された出力バッファーを含んでいる。信号受信器は接続導体に接続された終端回路および１つまたは２つの受信回路を含んでいる。本発明の基本的特徴は、伝送器関連出力バッファー回路が駆動回路によって制御されまたそこに供給電圧または電源から電流が供給される多くのトランジスタを包含することである。さらに詳細には、本発明の基本的特徴は、出力バッファー回路が、公知の方法で、デジタル関連出力信号に対し高電圧レベルおよび低電圧レベル間に接続された２つの直列接続のトランジスタから成ることである。１つのデジタル値を対抗するデジタル値から識別するために、本発明はさらに、前記デジタル信号伝送に関して、出力バッファーの直列接続トランジスタが好ましくは１つの状態において高インピーダンスを示して電流の通過を阻止するように動作し、またもう１つの状態においては低インピーダンスを示して電流を通過させるように動作するということの実現に基づいている。上述の状態間の遷移は、電圧または電流端部または側部を発生させ、それはデジタル情報の１ビットをデジタル情報の他の１ビットから分離する。最短の電圧または電流端部間の時間間隔が指定された『パルス』である。デジタル情報搬送信号の場合、最短の電圧または電流端部間の時間間隔は以下においてパルスと呼ばれるが、それは変化する。背景技術の説明先行技術においては、多数の上述の種類の信号方式が知られており、伝送器と接続間また接続受信器間に使用されるインターフェースに対して選定された信号の特性に関して多くの異なる設計において知られている。これらの信号の特性のあるものはまた標準化されている。ほんの少しの公知の方式が技術の現状の説明のため、そして本発明の重要な性質に関する説明のため記載される。ＬＶＤＳ（低電圧差分信号）ＥＣＬ（エミッター結合論理）、正の供給方式を備えたＰＥＣＬ（擬似エミッター結合論理）ＣＭＬ（電流モード論理）ＧＴＬ（ガントランシーバ論理）ＬＶＤＳ方式に近い記述として、文献ＩＥＥＥ，Ｐ１５９６．３，Ｓｅｐｔｅｍｂｅｒ９１９９３、を引用する。また、ＰＥＣＬ方式に近い記述として、刊行物モトローラＥＣＬ方式ハンドブックを引用する（ＥＣＬ方式は＋５Ｖ供給方式または供給電圧までシフトされたときにＰＥＣＬを与える）。ＧＴＬ方式に近い記述として、文献ＩＥＥＥ／ＩＳＳＣＣ９２、ＷＰ３，７，Ｂ．Ｇｕｎｎｉｎｇ、ＸｅｒｏｘＰＡＲＣを引用する。これらの方式の各々は第１−６図を参照して以下に詳細に記述する。しかしながら、この点について以下のように述べることができる。すなわち、ＬＶＤＳ方式が、信号化の時に、接続を介する駆動電流がバッファー回路中に含まれる２つの第１トランジスタの付勢による制御信号により付勢されるように、構成される点である。これにより、受信器に含まれる終端抵抗またはインピーダンス間に正電圧を発生する電流パルスおよび方向（感知）を作り出す。バッファー回路に含まれまたは伝送器に関連する２つの第２のトランジスタによって、接続を介して駆動される電流が付勢されたとき、低電圧が得られる。これにより、終端抵抗間に負の電圧を発生する電流および方向（感知）を作り出す。これに関し、２つの第１および２つの第２トランジスタに加えて、この方式は１つがトランジスタ（Ｃｒａ）を介して供給電圧に接続され他の１つがトランジスタ（Ｃｒｂ）を介して”０”電位すなわちアース電位に接続されたさらに２つのトランジスタを必要とする点に注目される。また、これら２つの第１および２つの第２トランジスタが、２−および−２がそれらの個々の制御信号媒体を介して導通状態にされて『差分』信号パターンすなわち信号化を作り出すように、接続されることに注目される。この『差分』信号パターンに加えて、トランジスタは、例外的に、『シングルエンド型』信号パターンすなわち信号化を得るために制御されてもよい。これに関し、この方式は、トランジスタの０レベルすなわち接地レベルへの接続を含まず、また４つのトランジスタの使用により『差分』信号パターンを作り出す点に注目すべきである。また、接続導体を介して制御信号によって付勢されるトランジスタにより、受信器に結合される伝送器関連『一定』供給電流が使用されている。トランジスタＣｒａおよびＣｒｂが、駆動回路に関連し、そして１つが、例えば約４ｍＡの所定の値内になるように電流値”Ｉ”を調整するように機能する２つの内部制御回路に接続され、他方においては、他の制御回路が信号電圧の平均値を調整することにより、前記電圧を例えば約1.２Ｖの値の所定の値内になるようにすることを、ここに述べることができる。ＰＥＣＬ信号方式は、２つのバッファー回路関連トランジスタ用のエミッター出力から成る伝送器出力回路によって発生する信号化パターンを含み、このトランジスタは『差分』信号パターンを発生するために動作できるものである。この場合、４つのバイポーラトランジスタが使用され、その２つが実際のバッファー回路に用いられ、そして２つが必要な駆動回路に用いられる。バッファー回路中のトランジスタの１つは駆動回路中のトランジスタによって制御され、後者のトランジスタが第１の状態になるとバッファー回路中のトランジスタが他の状態に変えられ、またその逆となるように動作する。したがって、これらのトランジスタは、信号伝送について２つおよび２つで制御できる。しかしながら、ＣＭＯＳ回路中のコンポーネントの助けにより実行できるバイポーラ的な解決法がここに示される。駆動段は定電流発生器を備えている。ＣＭＬ方式に従うと、必要な信号端部を作る時の電流低下出力信号によって信号化が実行され、そして２つの出力トランジスタが配列され、そして差分対として相互に、”０”電位すなわち接地電位に接続された共通電流源に接続される。このトランジスタ対用のバッファー回路は、信号を低いレベルにシフトするレベルシフターとして機能し、それにより駆動回路のＣＭレンジ（共通モード）を増加させる。ＧＴＬ方式は、伝送器回路中に単一駆動トランジスタを使用し、そのトランジスタは”０”レベルすなわち接地レベルに接続される。この方式は正の供給電圧すなわち電源を使用する。ＧＴＬ方式は、いわゆるシングルエンド型信号化用に単独で適合し、そして接続導体上の信号が２つの論理レベルに対して１．２Ｖと０．４Ｖの間で変動する。さらに、この方式は単に１つの電流レベルを低下させるために構成され、それは何の適合インピーダンスも与えず、何ら内部終端を与えず、基本的にバスライン上に信号を伝送するように適合している。上述の既に知られた信号化方式の全てのものの一般的特徴は、それらが、各内部回路で形成された信号パルスを信号パルスまたは信号構造に変換でき、その信号パルスまたは信号構造が簡単にそして確実に１つまたは複数の接続線上のパルス化信号を受信器に転送でき、その受信器がこれらのパルス化信号を受信および検出しそして前記パルスの各々を受信器に加えることができる内部回路信号パルスに変換することができる。先に述べた先行技術から、単一線または２線接続が伝送器と受信器間に伸びていることが解り、そして信号化パターンが、所謂シングルエンド型信号伝送に対して、１つの導体上の電流を増加させまたは電圧レベルを上げるために、１つの導体上の電流を増加させまたは電圧レベルを上げる原理に基づいており、また所謂『差分』信号伝送を実行するために、他の導体上の電圧レベルを減少または低下させ、またはその逆とする原理に基づいていることが解る。また、１つの電圧レベル（1.２Ｖ）の近辺で、伝送器を介して、信号化を実行するためのＬＶＤＳシステムに対し、バッファー回路のようなインターフェース関連回路を適合させることが知られており、そして伝送器信号が特定の電圧レンジまたは電圧『窓』（ＣＭレンジ；０から2.４Ｖ）内で発生する時にこの伝送信号を受信器で受信することが知られている。この場合、信号受信器は端部関連電圧変動、または適合させたＣＭレンジ内で発生する電圧ジャンプ（例えば０．４Ｖ）にたいして感応する。シングルエンド型システムに従う信号伝送は、”０”レベルのような基準となる周辺を備えた端部関連パルス、信号供給電圧および／または供給電圧を必要とする。実際、これは、システムが１つの導体を使用し、そして短い信号化距離に対して使用でき、また好ましくは回路板または回路カード内部の短い信号化距離に対して使用できることを意味している。『差分』システムに従う信号伝送は、パルス信号に対して２つの導体を必要とし、そして受信器は、パルスエッジ間の発生電圧間の差が信号情報を持つように、パルス化された信号の情報内容を評価し、そこにおいては、周辺に対する基準が重要でなくなる。このシステムはより長い信号距離または通路にもまた使用できる。１つの回路カードまたは回路板上で発生し、そして他の回路カードまたは回路板上で受信される信号を防止するものはなにもない。このカードまたは板は、供給電圧または供給システムそして／または信号供給電圧に関して異なる電圧レベルを有してもよい。以下の刊行物もまた先行技術の一部を成している。ＷＯ−Ａ１−８２／０３７３７この刊行物は、電流制限駆動回路を備えた直列接続トランジスタ２８、３０を含む出力バッファーの使用を教示しており、この駆動回路はトランジスタ１８、２０、２２を含むトランジスタ回路を有する。情報所持出力信号は入力信号に従って選択された論理レベルに割り当てられる。この場合、出力バッファー回路は、第１のトランジスタ２８がシステム電圧の形の信号供給電圧に接続され、そして他のトランジスタ３０が接地電位に接続された２つの直列接続トランジスタ２８、３０として示される。この方法で、入力信号は、出力信号を高レベル、システム電圧に対応するレベルおよび低レベル間で切り換えることができる。この種の信号構造はＣＭＯＳ信号またはＣＭＯＳ回路関連信号として指定される。ＥＰ−Ａ２−０，３４８，８９４この刊行物はまた、システム電圧（Ｖdd）と接地電位７３間に接続された２つの直列接続トランジスタ７０、７２を含むバッファー関連回路装置を開示している。この場合、トランジスタは異なる種類のものであり出力信号は、ＣＭＯＳ信号として、システム電圧と接地電位間で切り換わる。ＵＳ−Ａ−４，７９４，２８３この刊行物はまた、システム電圧（Ｖdd）１９と接地電位２３間に接続された２つの直列接続トランジスタ５０、５２を含むバッファー関連回路装置を開示している。トランジスタは異なる種類のものであり出力信号は、ＣＭＯＳ信号として、システム電圧と接地電位間で切り換わる。ＥＰ−Ａ２−０，３１５，４７３この刊行物はまた、システム電圧（Ｖdd）と接地電位間に接続された２つの直列接続トランジスタ２０、４２を含むバッファー回路を開示している。トランジスタ２０、４２は異なる種類のものであり出力信号は、ＣＭＯＳ信号として、システム電圧と接地電位間で切り換わる。ＥＰ−Ａ１−０，２６１，５２８この刊行物は入力接続１１、出力接続１２および論理回路１３を有する回路を教示している。回路１３は、出力接続１２と基準電位間に接続された第１のＮＰＮバイポーラトランジスタ１５、接地電位および出力接続１２とシステム電圧間に接続された第２のＮＰＮバイポーラトランジスタ１４を含んでいる。出力信号はシステム電圧と接地電位間で切り換わる。本発明に従うバイポーラ技術は使用できない。 IEEE Design&Test of Computers,Dec.1993 文献『シリコンオンシリコンマルチチップモジュール』（”Trends in Silico n-on-Silicon Multichip Modules”）Robert C．Fryes,et al,１５頁、図８および関連テキストは、直列接続トランジスタを含みそしてシステム電圧以下の信号供給電圧を使用する駆動回路を開示している。駆動回路はまた２つの直列接続の類似のトランジスタを使用している。 IEEE Journal of Solid-State Circuits,Vol.28,No.4,April 1993 文献『将来の低電力ＵＬＳＩ用サブ−１−Ｖ揺れ内部バスアーキテクチャー』（”Sub-1-V Swing Internal Bus Architecture for Future Low-Power ULSI'ｓ ”）Y.Nakagome,et al，中には、０．６Ｖと０．７Ｖ間で０．６Ｖふれる伝送された情報搬送信号に対する電圧ジャンプを含む信号化システムと、伝送回路が異なる種類の２つの直列接続トランジスタからなることを記載しまた描いている。ここに用いられた『供給電圧』または『システム電圧』によって、回路板関連回路が動作する電圧が意味され、一方、『信号供給電圧』によって、伝送器関連バッファー回路および／または好ましくはまた受信器関連終端回路を駆動または動作させる電圧を意味する。終端回路を駆動するために受信器回路に要求される電圧は、伝送器内と同一かも知れないが異なっていても使用できる。発明の要約技術的課題上に説明した公知の技術を考慮すると、デジタル関連パルス信号を伝送するシステムであり、そして伝送器側に関しまた特にバッファー回路に関して、バッファー回路に所属するトランジスタについての簡単な回路的解決法を提供することが出来、かつ信号供給電圧または低電圧の信号供給源およびシステム電圧または供給電圧の電圧値以下の電圧値を使用しながら電流低消費機能を提供するシステムであり、そしてバッファー回路関連トランジスタを接続に関するインピーダンス適合回路として作用させることができるシステム、を提供するということが技術的課題であろう。他の技術的課題は、伝送器関連バッファー回路が、ＣＭＯＳ技術に従って作られた回路によって、対を成しておりそして一対のトランジスタ間または個々の直列接続されたトランジスタ対に接続された個々の導体間に接続された接続導体を有する２つまたはそれ以上のＮＭＯＳトランジスタから成ることを実現することである。さらに、これらのＮＭＯＳトランジスタの制御において達成できる簡略化が、前記トランジスタを『差分』信号化処理により同様の方法でまた２つの電圧レベルで制御することにより実現されることが、技術的課題である。類似のトランジスタ、または少なくとも選択された信号伝送用に相互に関連して適合設計されたトランジスタの使用と関連する回路／技術利点を実現することが、他の技術的課題である。さらに、上述の方法で付勢されたトランジスタとの組み合わせにおいて、供給電圧の電圧レベルよりもかなり低い電圧レベルの正の信号供給電圧または信号供給源を簡単に利用出来るようにすることが、技術的課題である。 ”０”レベルより僅かに高いところから、原則として、使用される供給電圧のレベルまでの変動のような、広い作動範囲を有する、すなわち、バッファー回路に含まれるトランジスタへの制御電圧の広い変動を許容出来、そして使用されるトランジスタの全制御範囲を可能にする信号伝送回路を、簡単な手段によって、提供することが他の技術的課題である。信号伝送器に所属するバッファー回路に使用される電流を低下させ、そしてこれらのトランジスタを働かせて電流を上げる状態を形成するために、通常の回路切り換え処理に使用されるＮＭＯＳトランジスタを働かせることが、また技術的課題である。第１の接続導体（ソースおよびドレーン）を有する第１のＮＭＯＳトランジスタが信号供給電圧また信号供給源に接続され、そして他の接続導体が直接的に第２のＮＭＯＳトランジスタの第１の接続導体（ソースおよびドレーン）に接続され、また直接的に接続導体に接続される時に得られる利点を実現することが、また技術的課題である。バッファー関連トランジスタが公知の方法で高インピーダンス状態から低インピーダンス状態（そしてまた低抵抗）に切り換わることが出来る時に、伝送器回路のこれらのトランジスタのために必要な特定の付勢を実現し、また受信器回路が”０”レベルすなわち接地レベルから上下に供給電圧の値まで電圧によって駆動されている時においても、信号変化が受信器回路中で識別されるように、トランジスタ回路用の他のパラメータの選択を実現することが、他の技術的課題である。例えば５０メガビット／秒以上の高伝送速度において、１．５Ｖ以下、好ましくは０．８Ｖ以下、さらに好ましくは可能なだけ低い電圧まで下げた信号供給電圧を使用出来る信号化システムを提供することが、他の技術的課題である。より高い伝送速度でのより高い電圧およびその逆のような、選択された伝送速度における変動に基づいて許された信号供給電圧の変動を実現しまた検討することが他の技術的課題である。関連する低エッジ発生信号を備えた低い信号供給電圧が振れ、または、結果としての低い電力要求により信号振幅が低い信号ノイズ比を与え、一方、関連するより高い信号を備えたより高い信号供給電圧の振れが、結果としてのより高い電力要求によってより高い信号ノイズ比を与えることを実現し、また、伝送器回路中の適切な信号供給電圧レベルが必要信号ノイズ比についての受信器の要求に関連して選択されるという回路関連条件を考慮しつつ、それに基づいて実現することが他の技術的課題である。さらに他の技術的課題は、簡単な手段を使って伝送器関連出力回路を、そして次には特にバッファー回路を作る事であり、差分信号供給電圧および駆動バッファー回路関連トランジスタを次のように利用出来る、つまり１つのパルス端部または信号端部を伝送すると、トランジスタが高インピーダンス性から低インピーダンス性（明確な抵抗的性質を含む）に切り換わり、そして伝送器インピーダンス（抵抗）が接続インピーダンス（抵抗および容量および／またはインダクタンス）および受信器インピーダンス（抵抗）に適合する。１またはそれ以上の上記技術的課題の解放を提供するばかりでなく、デジタル信号についてより早いビット速度で、例えば５０メガビット／秒以上好ましくは１００メガビット／秒以上で動作可能であり、そして伝送器回路、信号供給電圧、接続および受信器回路を選択されたビット速度に適合させる信号化装置を提供することが技術的課題であることがわかる。簡単な手段を使って、比較的低い信号供給電圧レベルが選択出来、そしてビット速度に適合する小さい電流または電圧差を加えることができる信頼性を備えた低消費電力の信号化装置を提供することが技術的課題である。以上を考慮すると、異なる回路技術で動作する信号化装置を提供するが技術的課題であることが解る。同一の回路技術から少なくとも信号伝送駆動およびバッファー回路を構成する重要性、また１つのそして同一の回路技術から信号受信伝送回路および受信回路を構成する重要性を認識し、これら２つの技術が必然的に同一技術である必要がない、というところに他の技術的課題が存在する。同一の技術から必ずしも構成されなくてもよいが、ＣＭＯＳ技術、ＢｉＣＭＯＳ技術、ＧａＡｓ技術のような多くの技術から回路を構成させることができる信号化装置を提供することに技術的課題が存在する。ＣＭＯＳ技術に従って回路を構成する時に、ＢｉＣＭＯＳ技術またはバイポーラ技術と同一の信号速度を達成する条件を少なくとも作り上げ、それにより出力インピーダンスが低いために急速な伝送および受信手段を提供し、またそれと共に、デジタル信号が伝送されるスピードを増加させることができる条件を作ることが技術的課題である。ＣＭＯＳ技術に従う現在の技術を用いて作られた必要回路配列を備え、一方、これに関し必要となる、バッファー回路に選択された数のＮＭＯＳトランジスタを実現し、そしてその１対の直列接続トランジスタには『シングルエンド型』伝送が要求され、また２つの対のトランジスタは『差分』信号伝送時に要求される、このような発明的信号化装置を提供することが他の技術的課題である。伝送器回路のバッファー回路および受信器回路の伝送および／または受信回路の両方において正の信号供給電圧を利用するシステムに要求される適合およびそれによってもたらされる利点を実現できる可能性に、技術的課題がある。『シングルエンド型』信号化において２つのバッファー回路関連トランジスタを含み、『差分』信号化において４つのバッファー回路関連トランジスタを含んだシステムであって、これらトランジスタの１つまたは２つのいずれかが、通常は”０”電位である最も低い電位の信号供給源に直接接続され、そして信号化導体が信号供給電圧と接地電位および／または”０”電位間に直列接続された２つのトランジスタ間に接続されているシステムに要求される適合およびそれによってもたらされる利点を実現することにまた技術的課題がある。供給電圧の”０”電位および／または接地電位が信号供給電圧の”０”電位および／または接地電位とは異なるようにすることによって、外乱を少なくする環境を駆動ユニットに与えることで、回路配列の性質を予期しそして選択することに技術的課題がある。受信器回路のインピーダンスまたは抵抗適合においてより早いビット速度への要求を高め、それにより出力の利用をより良い範囲に抑え、そしてより高い信頼性を得て、そして伝送器回路の選択抵抗優位値、接続のインピーダンス（抵抗）値、および受信器回路のインピーダンスまたは抵抗値が相互に等しく低く保たれるようにすることを実現することが、更に技術的課題である。出力バッファー回路が４つのトランジスタを含むようにし、その２つが反転信号に反応し応答するように共同しまた適合しており、さらに２つが、回路内関連入力または制御信号から引き出した非反転共通位相信号に共同しまた適合しており、同時に前記それぞれの信号を付勢させて２つのバッファー回路トランジスタのそれぞれに影響するようにすることによって、『差分』信号伝送にて得ることのできる簡略化および信頼性の改善を実現することが技術的課題である。伝送器の入力または制御信号が奇数個の信号増幅および／または信号反転段を通って供給できることによって上記反転信号を形成する時に、そして偶数個（０を含む）の信号増幅および／または信号反転段を通って供給できることによって前記非反転信号を形成する時に、利点が得られるが、そこにおいて、バッファー回路に所属するトランジスタの同時駆動のために前記信号が同時に発生するように、１つまたはそれ以上の時間遅延回路の補助により、反転信号と非反転信号を共同させる必要性を実現することに課題が存在する。受信器に適合しない時には信号供給電圧に届くことができ、また接続の両端に適合する時にはその値の約半分に届くことができる接続導体上に、選択された信号供給電圧が、デジタル化された信号電圧を発生させる条件を作り出しそしてそれを実行することに技術的課題がある。所望の応用に従って信号供給電圧のレベルを選択し、そしてまた最も低い信号供給電圧および／または信号電圧レベルを負にさせることにさらに技術的課題がある。信号端部を伝送する時に高インピーダンス状態から低インピーダンス状態（さらに抵抗的な状態）に切り換わるように、前記出力バッファーおよびそれと共に関連ＮＭＯＳトランジスタを設計および適合させる必要性を実現し、それによって、必要な時に、明確な抵抗的性質を有するライン関連直列インピーダンスに対してまたは直列抵抗に対して、直列に接続または並列に接続される抵抗優位伝送器インピーダンスを発生させることができることがわかる。明確な抵抗的性質を示す終端ネットワークを信号受信器中に含む重要性、および最適なまたは少なくとも本質的に最適化された損失の少ない信号伝送を達成するために、公知の方法で、選択された伝送器抵抗値、適性接続（インピーダンス）抵抗値および選択された受信器抵抗値を適合させることの重要性を上記信号化装置内にて実現することがさらに技術的課題である。接続導体上の情報搬送信号上の、非常に小さい信号振幅の、非常に低い電圧または電圧レベルを選択する時に、受信器回路内で得られる利点を実現することに技術的課題があることがわかる。単独で１つの受信器関連差分段を利用できるようにするために、情報搬送、導体関連信号を”０”電位または接地電位にする必要性を実現することが他の技術的課題である。また受信器に対してより低いＣＭ範囲のみを選択する必要性の重要性実現することが技術的課題である。単に僅かの時間誤差また全く誤差を与えず、また導体と”０”電位または接地電位間の抵抗優位インピーダンス値を低電力消費型にし、または『差分』信号伝送の場合の信号供給電圧に関しても低消費電力の受信器回路を構成することが他の技術的課題である。上記信号化装置の場合、受信器中の上記終端ネットワークが、その１つまたは２つのＮＭＯＳトランジスタ等が明確な抵抗的性質を含むように適合されまた設計されているような２つのトランジスタより成ることができることを実現することが他の技術的課題である。異なる信号化装置間で選択することにより、そして選択された制御信号によって付勢および消勢される制御可能なトランジスタを受信器回路中で使用することにより達成される自由度を実現し、またトランシーバ通信において得られる利点およびそれによって期待できる電力削減を実現することが他の技術的課題である。バッファー関連トランジスタが終端ネットワークとして使用される時にトランシーバ通信において得られるこれらの利点を実現することが他の技術的課題である。終端ネットワークを介して受信した信号が、回路適合した信号として出力導体上に現れる前に、信号増幅回路、信号変換回路およびゲートを通過させられることを実現することがさらに他の技術的課題である。信号受信器内で良好な応答性を備えた差分段を１つのみ使用できる可能性が技術的課題であり、この段は小さい電圧ジャンプに対してまた低い電圧レベルに対して適合されているものであり、そしてまたそのような差分段がＣＭＯＳ技術を使って作り出すことができ、また１対のＰＭＯＳトランジスタを含んでいることを特に実現することが技術的課題である。『差分』信号化または『シングルエンド型』信号化の時に、いくつかの可能な終端ネットワーク形体の中から１つの終端ネットワーク形体を選択する重要性を実現することが技術的課題である。バッファー回路が時間遅れまたは時間延長した立ち上がりパルス端部および類似の降下パルス端部を与え、そして容量および／または寄生容量の補助によりパルス端部形状を制御するための信号伝送器を提供することが技術的課題である。異なる付勢時間を有する異なるトランジスタを含むバッファー回路配列の場合、異なる時間遅延を有するパルス端部を発生し、またこれらのパルス端部の時間形状が正弦波曲線に一致するような条件が作られ、そしてそのような曲線形状が調和スペクトルとさらに乱れ放射を減少させるという事実によって、受信器回路内の受信を改善するということが技術的課題である。バッファー回路内の切り換えの時に、信号供給電流の電流変化の派生を低下させることによりこれらの利点が得られることを実現することが技術的課題である。信号受信器内に、簡単な手段を用いて、終端回路による受信信号を選択されたＣＭ範囲に適合させる、すなわち受信信号の電圧レベルを受信器関連回路に適合させるための条件を作り出すことが技術的課題である。受信回路を簡単な手段を用いて低エネルギー回路に適合させることがさらに他の技術的課題である。簡単な手段を用いて、ＬＶＤＳ信号化に要求される２つの制御回路が、信号伝送および信号受信に悪影響を及ぼさずに省略できる条件を作り出すことが技術的課題である。伝送器／受信器および受信器／伝送器、いわゆるトランシーバにおいて、１つまたはそれ以上の本発明の上記特徴を利用することが技術的課題であることがわかる。解決法１つまたはそれ以上の上記技術的課題を解決する発明により、本発明は、まず、デジタル信号に適合し、そして信号伝送器および第１の電圧レベルが与えられた装置電圧を通って電圧が供給される信号受信器を含み、さらに伝送器と受信器を接続しまた１つまたは２つの導体を含む接続を含んでいる信号化装置において、前記信号伝送器は、前記接続に接続されたバッファー回路を含み、かつ高い情報搬送およびデジタル関連出力信号に適合した電圧と、少なくとも１つの前記トランジスタが”０”電位または接地電位のような最も低い信号供給電圧レベルに接続されている低い情報搬送およびデジタル関連出力信号に適合した電圧との間に接続された２つの直列接続トランジスタを含む前記のバッファー回路を含んでいる。また本発明は、伝送器によって受信した制御信号に応答して、トランジスタを高いインピーダンス状態から低いインピーダンス状態に切り換える公知の技術を採用している。本発明は公知の方法で２つの直列接続されたトランジスタを利用しており、その第１の２つのトランジスタが”０”電位または接地電位のような最も低いレベルの前記信号供給電圧に接続され、そして他の前記２つのトランジスタが信号供給電圧の最も高いレベルに接続され、伝送器によって受信された制御信号に応答する前記２つの直列接続されたトランジスタの共通の運転または駆動が次のように適合され、すなわち前記トランジスタが高インピーダンス状態から、抵抗的または少なくとも抵抗的性質優位の抵抗インピーダンス状態に切り換わるように適合され、情報搬送出力信号のパルス端部を形成する。さらに、伝送器から前記情報搬送出力信号を伝送するための伝送器と受信器間の接続導体は、２つの直列接続トランジスタの共通接合点に接続される。本発明に従えば、高い情報搬送信号に適合した電圧は、装置電圧に割り当てられた第１の電圧レベル以下である電圧レベルに選択され、そして前記情報搬送出力信号を形成するため受信制御信号に応答する前記トランジスタの運転または駆動により、前記トランジスタを高インピーダンス状態から低インピーダンス状態に切り換える。本発明に従えば、低インピーダンス状態の時、前記トランジスタは抵抗的に、または接続のインピーダンス値に適合したインピーダンス値を備えた少なくとも抵抗的性質優位を示し、そして直列接続トランジスタが相互に同一種類であり、また制御信号によって異なる状態に同時に運転される。本発明の概念中に入る提案された実施例に従えば、伝送器回路に所属するバッファー回路中前記２つのトランジスタの第１のトランジスタの１つの接続が、” ０”電位および／または接地電位に接続され、一方他の接続が直接前記導体および他のトランジスタの第１の接続に接続され、その第２の接続が直接正の信号供給電圧に接続される。１つの実施例に従えば、直列抵抗または並列抵抗のような、バッファー回路トランジスタの抵抗優位インピーダンス値（任意的に補足的抵抗を備えた）、接続の抵抗またはインピーダンス値および受信器の抵抗優位インピーダンス値は同一でありまたは全般的に同一である。第２のトランジスタに加えられる信号供給電圧は、それ故、１．２Ｖ以下、通常は０．８Ｖと０．４Ｖの間である。本発明に従えば、信号供給電圧の値またはレベルの選択は、伝送速度の選択を含んで、要求される最も小さい信号ノイズ比の受信器要求に依存する。伝送器ユニット中の駆動およびバッファー回路は同一の技術から構成され、そして受信器ユニット中の終端および受信器回路はまた同一の技術から構成され、ただしこれらの技術は必ずしも同一ではない。トランジスタがＣＭＯＳ技術に従い製作され、バッファー回路中に使用されたトランジスタがＮＭＯＳトランジスタから成ることが特に好ましい。本願の場合、信号供給電圧が第２のトランジスタに接続され、そして正の電圧である時に、利点が得られる。１つの好適実施例に従えば、２つの直列接続トランジスタが『シングルエンド型』信号化と共に使用でき、一方対として直列接続された４つのトランジスタが『差分』信号化と共に使用できる。ＣＭＯＳ技術を用いる場合、出力バッファー回路が４つのＮＭＯＳトランジスタを有し、その２つが反転信号によって制御および運転されるように共同および適合され、２つが非反転信号によって制御および運転されるように共同および適合され、２つのトランジスタが前記２つの制御信号のそれぞれ１つによって同時に付勢されることが提案される。入力信号または制御信号が送られる伝送器が、前記反転信号を形成するように、奇数個の信号増幅および／または信号反転段を通して供給でき、そしてまた前記非反転信号を形成するように、偶数個（０を含む）の信号増幅および／または信号反転段を通して供給できる。反転および非反転信号は、時間遅延回路によって、１対の包含されたトランジスタのそれぞれのトランジスタ中において同時に発生する。本発明の目的は、本発明の低消費電力である低レベル信号供給電圧により上記ＮＭＯＳトランジスタを駆動することであり、また実際の応用において、この電圧レベルが１．０Ｖ以下、好ましくは約０．８−０．４Ｖの間程度の低さにある。本発明に１つの実施例に従えば、出力バッファー回路およびそのトランジスタは、駆動段においてそしてパルスまたはパルス端部信号伝送において選択された抵抗性優位伝送器インピーダンスが形成されるように、設計されまた適合される。最大限に適合され、また伝送器関連および受信器関連の抵抗優位インピーダンスとして駆動されるＮＭＯＳトランジスタを含む信号回路の場合、導体上の情報搬送出力信号は、１つまたはそれ以上のパルス端部関連電圧ジャンプまたは電流ジャンプが割り当てられ、これらジャンプは少なくとも通常は信号供給電圧のレベル以下であり、また適合されたインピーダンスおよび／または抵抗値において二重終端の信号供給電圧の半分に対応または少なくとも対応する。信号受信器が明確な抵抗的性質を示す終端ネットワークを含み、そしてまた選択されたインピーダンス（抵抗）値を接続のインピーダンス値へ適合させることを含むことの効果について述べている。本発明の１つの実施例に従えば、終端ネットワークは少なくとも２つのトランジスタから成ることができ、それらは好ましくはＣＭＯＳ技術の場合におけるＮＭＯＳトランジスタから成る。終端ネットワークを介して受信器回路で受信した信号は、好ましくは、回路適合信号として出力ラインに発生する信号の前に、信号増幅回路、信号反転回路およびゲートを通過される。本発明は信号受信器に関連する構成及び範囲を決めるステップを含み、その場合、前記信号受信器はまた、好ましくは異なる段を有し、それは低レベルの小さい電圧ジャンプを備えた受信信号に適合されているものである。差分段がＣＭＯＳ技術に従って構成され、また１対のＰＭＯＳトランジスタから成る。『差分』信号伝送の場合、終端ネットワークが、明確な抵抗的性質を示しそして接続の個々の導体と”０”電位、接地電位、信号供給電圧または供給電圧との間に接続された少なくとも２つの回路から成ることが提案される。『シングルエンド型』信号伝送の場合、明確な抵抗的性質を示す２つの回路が、接続の導体と一方において”０”電位または接地電位、他方においた信号供給電圧または供給電圧との間に接続されている。バッファー回路の関連トランジスタの別の配列が、立ち上がりパルス端部および／または降下パルス端部が多くのそのような配列の付勢によって連続的に時間遅延されるように、時間遅延を伴って、付勢されることが提案される。このように、遅延または延長されたパルス端部は容量によって正弦波に等化される。連続的に遅延されたトランジスタ対の複数の配列の場合、要求される制御信号が同一の信号反転段の連鎖から取り出される。受信器の終端回路は、受信信号が受信器回路に関する選択された低ＣＭ範囲内に入るように設計されまた適合される。本発明はまた伝送器／受信器および受信器／伝送器ユニットの使用を含む。利点本発明に従うデジタル信号に適合する信号化装置によって得られる主な利点は、デジタル信号が高速で低電力消費にて伝送されることである。効果的な電気的適合が、低信号化レベル以下に装置電圧を選択し、デジタル信号のパルス端部を形成するように小さい電流ジャンプおよび／または電圧ジャンプを選択することによって達成され、そして伝送器関連トランジスタによって発生した抵抗優位伝送器インピーダンスを接続のインピーダンスおよび抵抗優位受信器インピーダンスに適合させることによって達成される。必要な伝送器および受信器回路配列は簡単であり、パルス信号伝送に信頼性がある。本発明はまた、両駆動回路を受信器回路のＣＭ範囲として使用することにより、伝送器および受信器それぞれの接地基準を互いに＋／−供給電圧までそらすことが可能となる。本発明の信号化装置の主要な特徴が特許請求の範囲の特徴項に記載されている。図面の簡単な説明先行技術および本発明に従い構成された信号伝送および信号受信回路の実施例が付随の図面を参照することによりさらに詳細に説明される。第１図は公知のＬＶＤＳシステムの機能の原理的回路図である。第２図は『シングルエンド型』信号原理により第１図に示すシステムの機能を表すための１．０Ｖと１．４Ｖ間の選択的電圧変化を示す。第３図は『差分』信号原理により第１図に示すシステムの機能を表すための１．０Ｖと１．４Ｖ間の選択的電圧変化を示す。第４図は公知のＰＥＣＬシステムの機能を示す原理的回路図である。第５図は公知のＣＭＬシステムの機能を示す原理的回路図である。第６図は公知のＧＴＬシステムの機能を示す原理的回路図である。第７図は本発明の原理に従い構成された信号伝送ユニットであり、『シングルエンド型』信号化に適合する、一部詳細に示すブロック図である。第８図は本発明の原理に従い構成された信号伝送ユニットであり、『差分』信号化に適合する、一部詳細に示すブロック図である。第９図は本発明の原理に従い構成された信号受信ユニットであり、『差分』（そしてまた『シングルエンド型』）信号化に適合する、一部詳細に示すブロック図である。第１０図は伝送器の入力または制御ラインおよび接続上で発生する電圧変化の時間遅れを示す。第１１図は、『差分』信号化の場合の、本発明の原理に従うパルス発生パルス端部関連信号伝送位相における適正抵抗および／またはインピーダンス値を示す。第１２図は低い電圧ジャンプまたは振幅の『差分』信号伝送において接続上の時間関連信号パターンを示す。第１３図は選択された高い電圧ジャンプにおける相当信号パターンを示す。第１４図は、ＣＭＯＳ回路で乱された、時間関連信号供給電圧および”０”電圧または接地電圧を示す。第１５図は『時間延長』パルス終端時間を備えた信号伝送の場合のバッファー回路および駆動回路のトランジスタ配列を示す原理的な回路図である。第１６図は第１５図に従う回路配列にけるパルスエッジ用の時間関連信号パターンを示す。第１７図は第１５図に従う時間関連信号パターンおよび倍増した回路を示す。第１８図は第１５図に従うさらに拡張した回路を備えたパルスエッジ用の『理想化』信号パターンを示す。第１９図は信号受信器の終端回路の第１の実施例を示す。第２０図は信号受信器の終端回路の第２の実施例を示す。第２１図は信号受信器の終端回路の第３の実施例を示す。第２２図は信号受信器の終端回路の第３の実施例を示す。第２３図は信号受信器の第１の実施例を示す。第２４図は信号受信器の第２の実施例を示す。第２５図は信号受信器の第３の実施例を示す。第２６図は第１の形体に従う補助抵抗を備えたバッファー回路を示す。第２７図は、第２６図に与えた値とは異なる抵抗値を備えた、第１の形体に従う補助抵抗を備えたバッファー回路を示す。第２８図はバッファー回路に含まれる全てのトランジスタを高インピーダンス状態に向けることができる回路配列を示す。第２９図は受信器中の全ての終端関連トランジスタを高インピーダンス状態に向けることができる回路配列を示す。第３０図は本発明の原理が適用できる伝送器／受信器、受信器／伝送器（トランシーバ）の簡略化された回路図を示す。第３１図は両端で終端しているバス導体システム上に本発明の原理を適用した例を示す。第３２図は伝送器が複数（３つ）の受信器と平行に情報所持デジタル信号を伝送するように適合し、本発明の原理が適用された回路配列を示す。第１−６図に従う公知技術の説明ＬＶＤＳシステムが、第１図を参照してまた第２及び３図に示す時間式信号変化を参照して、さらに詳細に説明される。このシステムは、パルス伝送回路（Ｔ）、接続または伝送手段（ＴＬ）及びパルス受信回路（Ｒ）を必要とする。図示された接続（ＴＬ）は、望ましくない放電電流に対して遮蔽する為に必要な保護回路（Ｓ）を備えた２つのラインまたは導体から成る。トランジスタＣｒａは伝送器回路（Ｔ）に送られる電流Ｉを決定する。電流の大きさはトランジスタＣｒａのゲートに加えられる電圧によって決定される。電流Ｉは２つの第１の調整トランジスタまたは２つの第２の調整トランジスタを介し、そしてトランジスタＣｒｂを介して接地電位に通じる。この場合、『差分』信号伝送について述べると、制御信号＋Ａが２つの調整トランジスタに加わると、高いＩＨ電流レベルおよび電圧レベルが発生し、それが受信器回路（Ｒ）において、受信器中に設けた終端抵抗ＲＴｄ間に正の電圧を発生させる。制御信号−Ａが２つの調整トランジスタに加わると、低いＩＬ電流レベルおよび電圧レベルが発生し、それが受信器回路（Ｒ）において、終端抵抗ＲＴｄ間に負の電圧を発生させる電流を発生させる。そのようなＬＶＤＳシステムは相補的差分ＣＭＯＳ出力信号に対応する性質を示し、そして終端抵抗ＲＴｄ間の両方向の電流、代表的には３ｍＡを発生させる。この点に関し、システムが『シングルエンド型』信号システム（第２図に従う）または『差分』信号システム（第３図に従う）として使用できることに注意すべきである。選択駆動電流ＩがトランジスタＣｒａ，Ｃｒｂによって決定され、これらはまた信号および中央ラインである”Ｖｏａ”および”Ｖｏｂ”を、第２および３図による約１．２Ｖに調節するように適合されている。この場合、信号特性の時間変化は、第２および３図に関して、分離した電圧エッジを有するデジタル”１”およびデジタル”０”として示され、これら図はピーク対ピークで０．４ＶのＬＶＤＳ信号振幅を示している。第１図に示すシステムは、ＣＭＯＳおよびＢｉＣＭＯＳ技術において使用でき、従ってトランジスタはＮＭＯＳおよび／またはＰＭＯＳ型である。これに関し、これらのトランジスタがＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの形を有しているとしても、ＰＭＯＳトランジスタは動作のための所定の高信号供給電圧または駆動電圧を必要とし、これは駆動電圧を低くし過ぎる事ができないと言う意味であることに注目すべきである。ＰＭＯＳトランジスタの機能は、多分２Ｖ以下の電圧において難しくなり、実際そのような回路の使用が困難となる。信号の１つの端部が第２図の”Ｆａ”であり、また最も近い隣接端部が”Ｆｂ ”で示される。信号Ｆの高台すなわちレベルは”Ｆｃ”として示される。第３図において、この信号の端部はＦａおよびＦａ’として参照され、またこの信号の他端部はＦｂおよびＦｂ’として参照されている。この信号レベルはＦｃおよびＦｃ’として参照されている。第４図は公知のＰＥＣＬシステムの原理を示しており、伝送器回路が２つの伝送器関連トランジスタのエミッター回路を利用している。この場合、伝送器回路（Ｔ）は２つのトランジスタと接地電位に接続された定電流電源を有する駆動回路によって接続されてある。このシステムはまたＣＭＯＳ技術に適合でき、接続を介しまた終端抵抗（インピーダンス）を介する電流を駆動するように、駆動回路Ｄの入力信号または制御信号が、２つのトランジスタ（１つが駆動回路内、また１つが信号伝送回路またはバッファー回路内）を付勢するという形で、対として働く４つのトランジスタを有している。第５図は、とりわけ第４図に関して説明したものと本質的に同一のＣＭＬ方式の機能を示す原理的な回路図である。しかしながら、この場合、伝送器回路の２つのトランジスタのコレクター回路は、それぞれ接続（ＴＬ）の個々の導体に接続されている。第６図に示すＧＴＬ方式に関し、１つの単一伝送器関連トランジスタが直接” ０”電位または接地電位に接続されているが、この方式はこのトランジスタを備えた１つの単一終端信号化方式のみにより構成されていると言うことができる。この装置は伝送器（Ｔ）および保護回路（Ｓ）、伝送器ライン（ＴＬ）および受信器（Ｒ）を包含している。伝送器トランジスタ（Ｔ１）は”０”電位または接地電位に接続され、そしてトランジスタ(Ｔ１）は、『ゲート』で発生する制御信号に応答して、高インピーダンス状態から明確な抵抗的性質を有する低インピーダンス状態に切り換わり、この変化によりパルスを導体すなわちライン（ＴＬ）により受信器（Ｒ）に送る。この場合、パルスエッジＦａおよびＦｂで限定されるパルスの時間図に従い、電圧が信号供給電圧１．２Ｖから０．４Ｖに変化する。さらに、この種の装置は選択された出力インピーダンスには適合できず、また電流消費はおおよそ２０−４０ｍＡである。この方式の信号伝送は、単に接続（ＴＬ）上の選択信号電圧レベル（１．２Ｖ）を低下させることによって実行され、また受信器は内部終端を有していない。本発明の好適実施例の説明本発明の信号化装置の実施例を、ＣＭＯＳ技術への適用および主にＮＭＯＳトランジスタについて第７図およびその付随図を参照して説明する。当業者は５０オーム以外の終了値も選択できることに気づくあろうが、以下の説明においては必要な終端値が５０オームと選定する。第７図は２つのバッファー回路関連ＮＭＯＳトランジスタから成り、そしてシングルエンド型信号化に適合する信号伝送回路の詳細について示しており、第８図は４つのバッファー回路関連ＮＭＯＳトランジスタから成り、そして差分信号化に適合する信号伝送（Ｔ）回路を詳細に示す。第９図は差分信号化に主に適合する信号受信（Ｒ）回路を示す一部詳細ブロック図である。終端回路８１を備えたライン９０ｂはシングルエンド型信号化のためには除外され、そして基準電圧（Ｒｅｆ）が受信器回路８２に加えられる。したがって、デジタル信号に適合し、そして信号伝送器（Ｔ）７０および信号受信器（Ｒ）８０を含む信号化装置、および伝送器を受信器に接続する接続（ＴＬ）９０が示される。伝送器は駆動段７１および出力バッファー回路７１’に割り当てられ、この出力バッファー回路は２つ（第７図に従う）または４つ（第８図に従う）ＮＭＯＳトランジスタを含んでいる。第７図はただ１つの信号導体９０ａを有する伝送ライン９０を備えたシングルエンド型信号化用の回路を示すものである。この回路は２つの共同するトランジスタ７１ａ、７１ｂを有し、第１のトランジスタ７１ａはソース接続のような接続手段によって”０”電位または接地電位に接続され、他のトランジスタ７１ｂは、ドレーン接続のような第２の接続によって、導体７２上に発生する信号供給電圧の最も高い正のレベルに接続される。ドレーン接続のような第１のトランジスタ７１ａの１つの接続は、第２のトランジスタ７１ｂのソース接続のような第２の接続に直接接続され、導体９０ａがこの接続から伸びている。２つのＮＭＯＳトランジスタ７１ａ、７１ｂは受信制御信号に応答して共通に駆動され、この回路で内部的に発生した信号は、図示の場合、システム電圧すなわち供給電圧例えば３．３Ｖに応じた振幅を有するライン７３上のＣＭＯＳ関連信号から成る。トランジスタのこの共通の駆動は、前記トランジスタの１つが抵抗優位性質を有する低インピーダンス状態を示し、一方他のトランジスタが高インピーダンス状態を示し、またその逆となるように、適合される。これは、選択されたインピーダンス値および／または抵抗値に関し、第１１図にさらに詳細に示されている。駆動回路７１は第８図に示す駆動回路に類似の構成であり、第８図のみを参照して説明する。制御信号が導体７３上で受信されたとき、トランジスタ７１ａは導電性となり、または閉じられ、そして低インピーダンス性質を示し、一方トランジスタ７１ｂは開かれ、そして高インピーダンス性質を示す。さらに詳細には、第８図の実施例の場合、選択された出力バッファー７１’は、２つ（７１ａ、７１ｂ）が共同しそしてライン７４上で発生する反転信号に共通に反応するように適合し、また残りの２つ（７１ｃ、７１ｄ）が共同しそして導体７４ａ上で発生する非反転信号に共通に反応するように適合する、４つのＮＭＯＳトランジスタを含んでいる。個々の導体７４および７４ａ上の各々の信号は、それぞれのトランジスタ対７１ａ、７１ｄおよび７１ｂ、７１ｃそれぞれを同時に付勢しかつ影響を与えることを意図する。入力信号または制御信号が導体またはライン７３上に送られる伝送器７０は、導体７３ａを介して、駆動回路に所属する奇数の信号増幅および／または信号反転段７５を通過して供給出来、この段は反転信号を作る３つの逐次接続段７５ａ、７５ｂおよび７５ｃとして示される。さらにこの伝送器は導体７３ｂを介して、駆動回路に所属する偶数（０を含む）の信号増幅および／または信号反転段７６を通過して供給出来、この偶数段７６は非反転信号を作るような２つの逐次接続段７６ａ、および７６ｂとして示される。これらの段の全ては、いわゆる駆動段７１中で共同し、駆動段を形成する。実際、導体７４ａ上の反転信号および導体７４上の非反転信号が同時に発生することが必要であり、それは時間遅れ回路の助けにより達成される。これらの時間遅れ回路は詳細には示されないが、回路７６ａ’の形で段７６ａのような１つまたはそれ以上の上述の段に組み込まれてもよいし、または回路７６ａおよび７６ｂまたは回路７５ａ−７５ｃの設計に従って組み込まれてもよい。導体またはライン７２上で発生し、そして出力バッファー回路７１’に含まれるＮＭＯＳトランジスタを駆動する信号供給電圧は、１．０Ｖ以下のレベルで好ましくは約０．８−０．４Ｖのレベルに、図示の場合は０．５Ｖに設定されている。上述の出力バッファー７０’およびそこに含まれるＮＭＯＳトランジスタは、実際上、可能な限り最も純粋な『抵抗』伝送器インピーダンスを形成するように設計および適合され、そして明白な抵抗性質を有しそして受信器８０に接続された終端インピーダンスを有し、そしてまた後に第１１図にて説明するように、信号伝送を最適化可能にする相当のインピーダンス接続を有し、そしてそれと共に非整列の端部関連回路から反射を減衰させる。そうでないと、この回路は歪み信号を発生させ、それは時間誤差および乱れ発散増を引き起こす。この最適化の結果、伝送器によって伝送されたそれぞれの信号は端部形成電圧ジャンプに割り当てられ、それは通常は導体すなわちライン７２上の信号供給電圧以下であり、また十分に適合されそして最適化された抵抗および／またはインピーダンス値の場合には、導体７２上の信号供給電圧の半分に相当または少なくとも本質的には相当する。個々の信号反転段７５ａ、７５ｂ、７５ｃおよび７６ａ、７６ｂは２つのトランジスタ７８ａ、７８ｂから成り、そして第７図または８図に従い接続されている。段７５ａ、７５ｂで選択された時間遅れ７５ａ’、７５ｂ’は段７６ａで選択された時間遅れ７６ａ’に対応しなければ成らない。第９図は信号受信器（Ｒ）のブロック図であり、導体すなわちライン９０ａ、９０ｂ上の『差分』信号化のために適合された回路解決法に適合したＣＭＯＳにより、いくつかのブロックは明確になっている。この場合、信号受信器８０が、低インピーダンスの抵抗的性質を示し、そして２つのトランジスタ好ましくはそれぞれが接続すなわち導体９０ａ、９０ｂを備えた２つのトランジスタから成る終端ネットワークを有していることが特に重要である。第９図に示すトランジスタ８１ａおよび８１ｂの接続は、受信器回路８２の非接続入力（Ｒｅｆ）に対する基準を提供するために、信号端部信号化の場合には適切である。差分信号化の場合、各導体９０ａ，９０ｂのトランジスタは”０”電位または接地電位に接続されてもよく、または代わりに、第１１図に示すような半分の値ではあるが、供給電圧または信号供給電圧に接続されてもよい。これにより、高い応答性の要求を損ねる事なく、受信回路中の消費電力を節約出来る。終端ネットワーク８１を介して受信した信号は、出力導体８５上に、システム電圧レベルと０レベルの間で変化するＣＭＯＳゲート適合および回路内部適合信号パルスとして現れる前に、信号増幅回路８２、公知の信号変換回路８３および公知の構成のＣＭＯＳゲート８４を通過させる。第１０図は接続９０の２つの導体９０ａ、９０ｂ上の信号パターンを示し、ここでは、平均値を作るピーク・ツ・ピーク電圧値が平均値を０．２５Ｖとして０．１５Ｖと０．３５Ｖの間で変化する。第１０図はＣＭＯＳ適合入力または導体７３上で発生する制御信号を示している。導体８５上のＣＭＯＳ適合出力信号は、図示された導体７３上の入力信号と同一形を有している。第１１図は回路構造を示し、そこにおいては、伝送器回路中で付勢されたバッファー回路関連ＮＭＯＳトランジスタが、伝送器関連出力回路と受信器関連入力回路間の所望の抵抗および／またはインピーダンス適合を有し、そして接続９０のインピーダンスを有している。図示の状態は例示的な特定抵抗値を備えた理想状態であることは言うまでもない。第８図で与えられたトランジスタ識別基準はまた、明確化のため第１１図においても与えられる。第１２図は、低電圧ジャンプすなわち振幅と低信号ノイズ比を備えた差分信号伝送の場合における接続９０の２つの導体９０ａおよび９０ｂ上の時間的信号パターンを示している。この場合、信号ジャンプは０．１と０．４Ｖの間であり信号供給電圧７２は０．５Ｖである。第１３図は、大きい電圧ジャンプすなわち振幅と高い信号ノイズ比を備えた接続９０の２つの導体９０ａおよび９０ｂ上の時間的信号パターンを示している。この場合、電圧ジャンプは０．２と０．６Ｖの間であり信号供給電圧７２は０．８Ｖである。第１２および１３図に示す信号端部またはパルス端部は、第３図に使用したのと同じ参照符号で識別されている。第１４図は、０．８Ｖの平均値を備えた時間的に乱れた（ＣＭＯＳ回路による）信号供給電圧７２を示す。第１４図はまた、”０”電位または接地電位の時間変化を示し、それもまた内部回路で乱される。図示されたパルスおよび電圧の時間変動が回路内部スイッチに起因しており、したがって、場合場合で変わることが分かる。しかしながら、ここに示したものよりも小さい電圧変化の発生も異常とは言えない。第９図に示す受信器回路８０に戻ると、このように、この回路が、小さい電圧変動および／または０遷移の低い情報搬送電圧を受信しまた認識することが出来るはずであることがわかるであろう。したがって、受信器８２は、公知の技術に従って、１対のＰＭＯＳトランジスタを含むことができる１つの単一差分段を含むことができる（第９図参照）。この差分段は低いＣＭ範囲で動作し、したがって、より少ない電力破壊でありまた時間誤差も少ない。 ”０”以下のレベル、例えば−０．６Ｖのレベルも起こるが、低ＣＭレンジは ”０”から僅かに半分を越える供給電圧を意味する。もしトランジスタについて明白な抵抗性質を有する低いインピーダンス値が調整を要求する場合、これは、第２６および２７図について後にさらに詳細に説明するように直列抵抗または並列抵抗を接続９０の導体９０ａおよび９０ｂに接続することによって達成出来る。第１５図はバッファー回路７１’、トランジスタ配列および『時間遅れ』または時間延長信号端部時間を備えた信号伝送のための駆動回路７１を示す原理的回路図である。第７または８図に従う端部形成の時に、スイッチ時間が短かすぎて、立ち上がりおよび降下時間が短くなってしまい、発生した高調波が放射を作りそして反射乱れの結果として受信を悪くすることが解った。第１５図はこの問題に対する解決法を示し、そこにおいては共同するトランジスタ対がうまく付勢されている。第１５図に従うと、トランジスタ７１ａ、７１ｄが、導体７４で発生するパルスによって、第１６図に与えられた第１の時間区分ｔ１中に付勢され、一方トランジスタ７１ｃ、７１ｂは導体７４ａで発生するパルスによって、同時に消勢される。次の時間区分ｔ２間に、トランジスタ７１ｂ’および７１ｃ’が導体７４’で発生するパルスによって消勢され、一方トランジスタ７１ｄ’および７１ａ’が導体７４ａ’で発生するパルスによって、同時に付勢される。もし、付勢された状態のトランジスタが抵抗値またはインピーダンス値（例えば１００オーム）を有すると、伝送器回路からの総抵抗値は時間区分ｔ１から時間区分ｔ２の上記値の半分に低下し、導体を通過する電流の増加をまねく。付勢された容量７９によって引き起こされた平滑されまたは等化された電圧上昇が、第１６図の破線で示される。時間距離ｔ２−ｔ１は反転および／または時間遅延段７５ｄおよび７５ｃで選択される。第１６図は、信号端部Ｆａ、が選択された抵抗値またはインピーダンス値（１００オーム）の２段階付勢のみによって、いくぶん正弦波形状になることを示す。第１７図は、平滑にされた電圧上昇によって同一程度相互に遅延された４つの段を使用する時の信号端部Ｆａの形を示し、それは容易に理解出来るように第１５図に示す回路を変更することによって簡単に達成される。第１８図は、複数の存在している段から個々に段を選択し、そして個々の段の付勢間の時間距離を適合させることにより、一層正弦波適合した信号端部を形成する可能性を示すことを意図している。明らかに、逆の意味での対応手段は、詳細には述べないが、信号端部Ｆｂの対応時間延長を起こさせる。第１５図に示す回路装置は、このように、ゆっくり上昇しまたは下降する（示さないが）適合化した信号端部を形成するための条件を提供するように意図されており、そこにおいては、トランジスタ対７１ａ、７１ｄのインピーダンス値（例えば１００オーム）が付勢され、そしてもう１つのトランジスタ対７１ｂ、７１ｃが消勢され（無限抵抗になり）、その後、別のトランジスタ対７１ａ’、７１ｄ’が消勢され、そして別のトランジスタ対７１ｂ’、７１ｃ’が付勢され、それと共に全体で抵抗値の半分を与える。放射が減少出来、そして誘導供給の誘導効果がゆっくり上昇または下降する側部によって減少出来る。さらに、図示の容量７９は信号端部を形成する時に起こる電圧変動を平滑化する。多くの区分が選択される（第１８図に示すような）時は、トランジスタ対に対する必要信号は、反転段７５ａ−７５ｄ等の１つの単一連鎖から取り出す事が出来る。第１９図は、信号受信器８０に所属する終端回路８１の第１の例示的実施例を示す。この場合、対称の１００オーム抵抗器または抵抗が信号導体９０ａおよび接地または”０”電位および信号供給電圧間に接続される。この場合、信号情報は０．２５Ｖの平均点のまわりで対称的に発生する。 ”０”電位は必然的に”０”すなわち接地電位である必要はないが、正であって、そして場合によっては負で、それに相当する平均値の変化があることが解る。第２０図は、選択された６０オームの抵抗および３００オームの抵抗が信号情報電圧レベルを上昇させている非対称適合を示すことを意図している。電圧レベルは反対の抵抗値では低下される。シングルエンド型信号化および信号供給電圧の付勢の場合、供給電圧が信号供給電圧（０．５Ｖ）に代えて使用できる。選択された抵抗値は、勿論、別の電圧を作るように変化されてもよい。第２１図は差分信号化に対し”０”電位に接続された５０オーム抵抗を示し、そして第２２図は、信号情報電圧レベルを”０”電位または信号供給電圧レベル（供給電圧レベル）に関連させるような、信号供給電圧に接続された５０オーム抵抗を示している。この適合は、受信器が設計または適合される受信レベルに関して実行されねばならない。第１９−２２図に示した終端回路は回路内または回路外とされる。第２１および２２図に示した回路はまた、内部電流供給無しで構成される。第１９−２２図の例示的実施例に示した抵抗を、必要な場合に補足的抵抗を付勢することによって、好ましくは明白な抵抗性質を示す低インピーダンス状態に駆動されるトランジスタにより置き換えることは、本発明の範囲内に入る。第２３図は、遷移または切り換え電圧またはレベルに対する内部基準を有する信号受信器の第１の例示的実施例を示す事を意図し、そこにおいては、伝送器側で発生しそして制御信号によって起こる電圧変動が評価できる。第２４図は、第２３図に示す回路が外部電圧基準を含んでもよいことを示すことを意図している。第２５図は、基準電圧が接地電位に関連し、または同一又は別の値を有する高オーム抵抗Ｒ１、Ｒ２の媒体を通った電圧値に関連することを示す意図である。第２３−２５図に示す非終端受信器は、第１９−２２図の１つに従うかまたはこれらの図の組み合わせに従う選択された終端回路に接続されてもよい。これにより、信号レベルが受信器の遷移または切り換えレベルについて対称になるように、伝送器および受信器それぞれの信号供給電圧が適合されていることになる。伝送器信号供給電圧は受信器信号供給電圧と同一または異なっていてもよい。第２６−２７図は図示のバッファー回路および／または図示の終端回路８１の代替例を示すためのものである。第２６図は、使用トランジスタ７１ａ、７１ｂが選択された状態に応じて５オームの低インピーダンス値または無限インピーダンスを提供し、そして直列抵抗Ｒ３（４５オーム）が導体９０と受信器適合（８０）に対して接続され、例えば５０オームの選択値への適合を得ていることを示している。第２７図は、抵抗Ｒ４（４０オーム）およびライン関連抵抗Ｒ５（５オーム）に直列に接続されたトランジスタ７１ａ、７１ｂを示している。第２６及び２７図に示すように１つまたはそれ以上の抵抗を１つまたはそれ以上のトランジスタと混合する原理は、信号受信器８０の終端ネットワーク８１として加えられる。より良い処理許容度が存在する、すなわち抵抗に関して低い時、付勢状態にあるトランジスタの値に関してこれらが優位にある（大きい）ことを許容し、全体の許容度を改善することは有益である。駆動回路の供給電圧及びバッファー回路の信号供給電圧が異なる”０”電位および／または接地電位を有してもよいことが解る。 ”０”電位は、選択された抵抗（第２０図のＲ１０）上であれば、接地または接地基板に接続されてもよい。信号供給電圧が、接地電位または”０”電位に関して例えば０．２Ｖと−０．２Ｖ間で代えられるように、信号供給電圧７７を低下させることも可能である。信号供給電圧の選択は、ある程度、スピードに依存し、ある種の好ましいＣＭＯＳ技術および５０メガビット以上の場合、その値が好ましくは０．３−０．４Ｖであり、高スピードの場合、＋０．２Ｖの低レベルであることを意味する。選択された伝送器供給電圧および受信器供給電圧は、信号歩留まりおよび信号伝送に影響せず、選択された信号供給電圧に影響する。また、第２３から２５図に従い、非終端受信器回路に関して差分信号を働かせることは本発明の範囲中にある。第２８図は、バッファー回路の全てのトランジスタが高インピーダンス状態にされる回路配列を示すことを意図している。結果として、制御信号の媒体を介して高インピーダンス性を示す状態に持って行くＰＭＯＳトランジスタ７５ｅが使用され、段７５ｃおよび段７５ｂは、両方とも、付勢された低抵抗７５ｆおよび７５ｆ’を介して導体７４および７４ａ上に”０”電位が発生する状態を取る事ができ、これにより、バッファー回路の全てのトランジスタが高インピーダンス性を示す状態を採用する。バッファー回路の全てのトランジスタが高インピーダンス性を示す状態の時、選択されたトランジスタは別の回路７１ｋによって影響され、明確に抵抗性を示す。これらのトランジスタは、今や必要な抵抗関連インピーダンス値を終端ネットワークに与えるように選択される。第２９図は受信器中の終端ネットワーク８１に所属する全てのトランジスタが高インピーダンス状態にされる回路配列を示すことを意図している。結果として、トランジスタを高インピーダンス状態にするトランジスタ７５ｇ、７５ｈ、７５ｉおよび７５ｊに、制御信号が送られる。補足的抵抗および／またはインピーダンスが先に説明したような方法で付勢される。第３０図は伝送器／受信器ユニット（トランシーバ）の簡略化された回路図であり、本発明に従い説明されたバッファー回路／終端ネットワーク（またはそれなしに）が使用できる。伝送器７０は、接続９０を介して、受信器８０と共に伝送モードにあり、そして受信器８０’は信号受信に対し阻止され、すなわち信号受信に対し開放である。これに関し、バッファー回路関連トランジスタ（７１ａ’、７１ｂ’、７１ｃ ’および７１ｄ’それぞれ）適合された終端ネットワークを形成するために包含されてもよい。このネットワークは信号受信側に接続される。第３１図は、両端に適合終端８１を有するバス導体９０’に適用された本発明の原理を示す。第３０図の実施例と同様に、伝送器７０は情報搬送信号を１つまたはそれ以上の受信器８０’および／または８０’’に送ることができる。終端ネットワーク８１はまた受信器の回路内ネットワークでもある。第３２図は、伝送器７０が情報搬送デジタル信号を、本発明の原理が適用できる多くの受信器８０、８０’、および８０’’に平行に送るように機能する回路配列を示している。これは、信号が意図した分配ネットワークに分岐する状態を提供する。これは、信号レベル（第３１図も参照）を維持するために、駆動容量の増加と出力インピーダンスの減少を必要とする。第２８図に従う遮断可能な駆動ユニットはまた、可変駆動容量が望ましい駆動ユニットに使用してもよい。１つが第８図の単一駆動容量（すなわち５０オーム）で、他の１つが二重駆動容量（２５オーム）のような駆動容量である、異なる駆動容量を有する２つのバッファー回路が得られる場合、駆動容量は、その駆動容量の組み合わせにより、４段階０、１、２、３倍、Ｚｕｔ＝無限大、５０オーム、２５オームまたは１７オームで変えることができる。通常、簡単な補足的手段によって、さらに別の段が加えられてもよい。上述の説明および以下の特許請求の範囲において、『抵抗的』性質が、本発明の重要な性質を明確化する目的のために使用され、選択されたトランジスタの特定段を定義するために使用されている。選択された表現の通常の解釈に加えて、この表現がまた特定の解釈を与えられなければならない。このように、ドレーン接続とソース接続間の線形抵抗成分が優位となるように、使用トランジスタの選択電圧値が相互に適合されねばならないということは、本発明の範囲内にある。さらに特定すれば、これは、ＮＭＯＳトランジスタの抵抗値が、変動電圧のもとで、一定または少なくとも概ね一定であることも意味する。本発明が上述のそして図面に示した例示的実施例には限定されず、またその変更が以下の請求の範囲に定めた本発明の概念の範囲内にあることは言うまでもない。

───────────────────────────────────────────────────── 【要約の続き】値が接続のインピーダンス値（抵抗値）に対応する。

Claims

【特許請求の範囲】１．デジタル信号に適合する信号化装置であり、第１の電圧レベルのシステム電圧を介して電圧が供給される信号伝送器および信号受信器と、伝送器を受信器に接続する接続とを含み、信号伝送器には、高い情報搬送デジタル関連出力信号に適合する電圧と、低い情報搬送デジタル関連出力信号に適合する電圧との間に接続された２つの直列接続されたトランジスタを含む出力バッファー回路が割り当てられ、前記トランジスタの１つ（７１ａ）は、”０”電位または接地電位のような最も低いレベルの信号供給電圧に接続され、他方のトランジスタ（７１ｂ）は最も高いレベルの前記信号供給電圧（７２）に接続され、情報搬送信号を伝送するように機能する接続（９０）の１つの導体（９０ａ）は、前記トランジスタ間に接続され、高い情報搬送信号に適合する前記信号供給電圧は、前記第１の電圧レベルの装置電圧以下の電圧が選択され、そして前記情報搬送出力信号を形成するように受信制御信号に応答する前記トランジスタ（７１ａ、７１ｂ）の運転すなわち駆動により、前記トランジスタを高インピーダンス状態から低インピーダンス状態に切り換える構成において、低インピーダンス状態にある時、トランジスタが、接続インピーダンス値に適合するインピーダンス値を備えた抵抗的または少なくとも抵抗的性質優位を示すように駆動され、直列接続トランジスタが相互に同一型であり、前記制御信号が、１つのトランジスタを高インピーダンス状態に、他のトランジスタを低インピーダンス状態にするように駆動するよう適合されていることを特徴とする、前記の信号化装置。２．第１のトランジスタ（７１ａ）の１つの接続が”０”電位および／または接地電位に接続され、一方第２の接続が前記導体（９０ａ）と第２のトランジスタ（７１ｂ）の第１の接続に接続され、その第２の接続は正の信号供給電圧（７２）に接続され、そして両トランジスタ（７１ａ、７１ｂ）は受信した制御信号（７３）に応じて同時にそれらの状態を変化させるように構成されていることを特徴とする、請求項（１）に従う信号化装置。３．任意的に補足抵抗を備えたバッファー回路のトランジスタの選択された抵抗優位インピーダンス値、接続インピーダンス値、および抵抗優位値を備えた受信器インピーダンス値が同一または本質的に同一であることを特徴とする、請求項（１）または（２）に従う信号化装置。４．第２のトランジスタに加えられる信号供給電圧が１．５Ｖ以下であることを特徴とする、請求項（１）、（２）または（３）に従う信号化装置。５．信号供給電圧の値が、最小の信号ノイズ比を要求する受信器に従って選択されることを特徴とする、請求項（４）に従う信号化装置。６．信号伝送駆動およびバッファー回路に対して相互に同一の技術を選択し、そして信号受信終端および受信器回路に対して相互に同一の技術を選択されることを特徴とする、請求項（１）に従う信号化装置。７．バッファー回路関連トランジスタがＣＭＯＳ技術に従って作られることを特徴とする、請求項（１）に従う信号化装置。８．トランジスタがＮＭＯＳトランジスタであることを特徴とする、請求項（１）または（７）に従う信号化装置。９．第２のトランジスタ（７１ｂ）に加えられる信号供給電圧が正の電圧であることを特徴とする、請求項（１）、（７）または（８）に従う信号化装置。 10．２つの直列接続トランジスタがシングルエンド型信号化のために使用され、４つの対をなす直列接続トランジスタが差分信号化のために使用されることを特徴とする、請求項（１）、（７）、（８）または（９）に従う信号化装置。 11．前記出力バッファー回路は、１つまたは２つが共同しそして反転制御信号によって制御または運転されるように適合され、また１つまたは２つが共同しそして非反転制御信号によって制御または運転されるように適合された少なくとも２つのＮＭＯＳトランジスタを含み、そして前記２つの制御信号の各々が個々のトランジスタに同時に付勢および影響することを特徴とする、請求項（１）、（７）、または（１０）に従う信号化装置。 12．伝送器に送られる入力または制御信号が、前記反転信号を形成するように、奇数の信号増幅および／または信号反転段によって供給することが出来、そして前記非反転信号を形成するように、偶数（０を含む）の信号増幅および／または信号反転段によっても供給することが出来ることを特徴とする、請求項（１１）に従う信号化装置。 13．反転信号および非反転信号が時間遅延回路によって同時に発生することを特徴とする、請求項（１２）に従う信号化装置。 14．前記ＮＭＯＳトランジスタを通して駆動するための信号供給電圧が１．０Ｖ以下、好ましくは約０．８−０．４Ｖであることを特徴とする、請求項（１）、（９）または（１１）に従う信号化装置。 15．前記出力バッファー回路が、個々のトランジスタ媒体を通して、信号伝送において選択された抵抗優位伝送器インピーダンスを形成するように構成および適合されたことを特徴とする、請求項（１）、（１１）または（１２）に従う信号化装置。 16．情報搬送出力信号は、適合インピーダンス値において信号供給電圧の半分に対応または少なくとも全般的に対応する１つまたはそれ以上の端部関連電圧ジャンプまたは電流ジャンプが割り当てられていることを特徴とする、請求項（１）または（５）に従う信号化装置。 17．信号受信器が明確な抵抗的性質を示す終端ネットワークを含むことを特徴とする、請求項（１）または（５）に従う信号化装置。 18．終端ネットワークが少なくとも２つのトランジスタ好ましくは２つのＮＭＯＳトランジスタから成ることを特徴とする、請求項（１７）に従う信号化装置。 19．終端ネットワークを介して受信した信号が、回路適合信号として出力導体に発生する前記信号に先行して、信号増幅回路、信号変換回路およびゲートを通過できることを特徴とする、請求項（１７）に従う信号化装置。 20．信号受信器が、小さい電圧ジャンプおよび低い電圧レベルを備えた信号を受信するように適合された差分段を含むことを特徴とする、請求項（１）に従う信号化装置。 21．差分段が１対のＰＭＯＳトランジスタから成ることを特徴とする、請求項（７）または（２０）に従う信号化装置。 22．差分信号伝送の場合、終端ネットワークが、明確な抵抗的性質を示しそして接続の個々の導体と”０”電位、接地電位、信号供給電圧または供給電圧との間に接続された少なくとも２つの回路から成ることを特徴とする、請求項（１７）に従う信号化装置。 23．シングルエンド型信号伝送の場合、終端ネットワークが、明確な抵抗的性質を示しそして接続の個々の導体と、一方において、”０”電位または接地電位、他方において、信号供給電圧または供給電圧との間に接続された少なくとも２つの回路から成ることを特徴とする、請求項（１７）に従う信号化装置。 24．バッファー回路に含まれるトランジスタが、情報搬送信号の立ち上がり端部および／または降下端部を遅延または延長するように時間遅れをもって付勢できることを特徴とする、請求項（１）または（１１）に従う信号化装置。 25．遅延信号端部が容量を用いて正弦波に等化されることを特徴とする、請求項（２４）に従う信号化装置。 26．複数対の連続的に時間遅延されたトランジスタ用の制御信号が、１つおよびその信号反転段連鎖から取り出されることを特徴とする、請求項（２４）または（２５）に従う信号化装置。 27．受信器の終端回路が、受信器回路の選択されたＣＭ範囲中に存在する受信信号を受信するように構成および適合されたことを特徴とする、請求項（１）に従う信号化装置。 28．第１の伝送器／受信器ユニット（第３０図の７０、８０’）、伝送器導体またはライン（９０）および第２の受信器／伝送器ユニット（９０）を含んだ請求項（１）に従う信号化装置において、伝送器が、２つの直列接続された低インピーダンスで導体適合されたトランジスタ（７１ａ、７１ｂ）を有するバッファー回路を含むことを特徴とする、前記の信号化装置。 29．伝送器が対で直列接続された４つのトランジスタを含むことを特徴とする、請求項（２８）に従う信号化装置。 30．伝送器が、立ち上がり時間の長いパルス端部を形成するように対となった直列接続トランジスタをさらに含むことを特徴とする、請求項（２８）または（２９）に従う信号化装置。 31．バッファー回路（７１’）に所属する全てのトランジスタが制御信号に応じて高いインピーダンス値を採用するようにされ、伝送器回路を遮断することを特徴とする、請求項（２８）に従う信号化装置。 32．前記制御信号がトランジスタ（７５ｅ）付勢するように機能することを特徴とする、請求項（１）に従う信号化装置。 33．選択された伝送器に所属するバッファー回路関連トランジスタ（７１ａ’ 、７１ｂ’、７１ｃ’および７１ｄ’それぞれ）が、隣接する受信器に信号を受信する時、適合した終端ネットワークを形成するような低インピーダンスおよび抵抗優位値を示すために別の回路（７１ｋ）媒体を介して付勢されることを特徴とする、請求項（３１）または（３２）に従う信号化装置。 34．多くの受信器／伝送器ユニット（７０、８０’）バス導体に接続され、そして前記バス導体が終端ネットワークを含むことを特徴とする、請求項（３１）に従う信号化装置。 35．少なくとも１つの終端ネットワークが信号受信器用の回路内ネットワークから成ることを特徴とする、請求項（３４）に従う信号化装置。 36．受信器回路に含まれ、そして明確な抵抗的性質を示すトランジスタ（７５ｇ、７５ｈ、７５ｉ、７５ｊ）を有する終端ネットワークが、制御信号によって付勢および消勢されることを特徴とする、請求項（２８）に従う信号化装置。 37．消勢されたトランジスタが高インピーダンス値を与え、それにより受信器が非終端性を示すことを特徴とする、請求項（３６）に従う信号化装置。 38．伝送器および／または受信器が、第１、単一、駆動容量を有する配列および二重駆動容量のような第２を有する配列に調和するバッファー回路関連または終端ネットワーク関連トランジスタを含み、そしてこれらの配列が制御信号媒体を介して組合わされることを特徴とする、請求項（１）または（２８）に従う信号化装置。