JP4438877B2 - 通信システム、受信装置、および受信方法 - Google Patents
通信システム、受信装置、および受信方法 Download PDFInfo
- Publication number
- JP4438877B2 JP4438877B2 JP2008063004A JP2008063004A JP4438877B2 JP 4438877 B2 JP4438877 B2 JP 4438877B2 JP 2008063004 A JP2008063004 A JP 2008063004A JP 2008063004 A JP2008063004 A JP 2008063004A JP 4438877 B2 JP4438877 B2 JP 4438877B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- amplifier
- amplitude
- phase
- synchronous clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 68
- 230000005540 biological transmission Effects 0.000 claims description 41
- 230000005669 field effect Effects 0.000 claims description 4
- 230000010076 replication Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、たとえば近接チップ間での高速データ伝送を実現可能な低振幅データ伝送技術を採用する通信システム、受信装置、および受信方法に関するものである。
従来、近接チップ間での高速データ伝送においてＳＳＴＬ_1.8やＬＶＤＳ等のＩ／Ｏ規格が実用化されているが、以下の欠点があった。
第１に、電源電圧が変わったり製造プロセスの微細化をすると接続ができなかったり、製造工程を追加してわざわざ時代を遡った構造の素子でＩ／Ｏ回路を作るという、性能を落としコストを上げることが要求されていた。
第２に、ラインドライバの消費電力だけでも数十ｍＷ／Ｃｈ.もあるにもかかわらず、伝送レートは６００Ｍｂｐｓと低く今後の映像モバイル機器に必要とされる１０Ｇｂｐｓ以上のデータバンド幅に対応することが消費電力やＬＳＩのピン数の点で不可能である。
第２に、ラインドライバの消費電力だけでも数十ｍＷ／Ｃｈ.もあるにもかかわらず、伝送レートは６００Ｍｂｐｓと低く今後の映像モバイル機器に必要とされる１０Ｇｂｐｓ以上のデータバンド幅に対応することが消費電力やＬＳＩのピン数の点で不可能である。
そこで、これらの問題を解決するための低振幅データ伝送技術が種々提案されている（たとえば、非特許文献１、２、特許文献１参照）。
ところで、この種の近接チップ間の通信システムにおいては、伝送するデータの振幅が０．２Ｖ等の低振幅データ伝送技術が採用される。
そして、その通信にはいわゆるソースシンクロナス方式が適用される。
そして、その通信にはいわゆるソースシンクロナス方式が適用される。
ソースシンクロナス方式の通信方法では、送信装置はデータに同期したクロックを送信し、受信装置が受信したクロック信号のタイミングに同期して受信データをラッチする。
図１は、低振幅データ伝送技術が採用された一般的な通信システムの構成例を示す図である。
図１の通信システム１は、送信装置２、受信装置３、伝送線路４により構成されている。
送信装置２は、データセレクタ２１、ラインドライバ２２，２３を有し、複数の位相同期した送信データＤＴ１，ＳＴＤ２、送信データと同期したクロック信号ＣＬＫを、伝送線路４を介して受信装置３に送信する。
送信装置２は、データセレクタ２１、ラインドライバ２２，２３を有し、複数の位相同期した送信データＤＴ１，ＳＴＤ２、送信データと同期したクロック信号ＣＬＫを、伝送線路４を介して受信装置３に送信する。
受信装置３は、低振幅のデータおよびクロックをチップの電源電圧に応じた振幅となるように増幅するための増幅器３１，３２、増幅器３１で増幅されたクロック信号ＣＬＫに位相同期した再生クロックＲＣＫを生成するデジタル同期回路（ＤＬＬ）３３、クロックバッファ３４、および再生クロックＲＣＫに同期して増幅器３２で増幅された伝送データＤＴ１，ＤＴ２を再生するデータ再生回路３５を有する。
Mats Hedberg et al.," I/O Family with 200mV to 500mV Supply Voltage " , ISSCC Dig. of Technical Papers pp.340-341,1997
R.Palmer et al.,"A 14mW 6.25Gb/s Transceiver in 90nm CMOS for Serial Chip-to-Chip Communications"
ＵＳＰ５７６１２４４号公報
ところが、非特許文献１および特許文献１に開示された技術によれば、前述した第１の問題を解決することが可能となったが、振幅を拡大する増幅器３１，３２の周波数特性と遅延の問題により伝送速度を十分に上げることができなかった。
より具体的には、図２に示すように、増幅器３２の周波数特性が不十分なために、増幅器３２の出力のデータにＩＳＩが大きく影響し、高速化を妨げている。
より具体的には、図２に示すように、増幅器３２の周波数特性が不十分なために、増幅器３２の出力のデータにＩＳＩが大きく影響し、高速化を妨げている。
また、非特許文献２には、前述した第１および第２の双方の問題を解決する技術が開示されている。
しかし、この技術では、クロックデータリカバリ(Clock Data Recovery : CDR)方式を使用して高速化を図っているために、８b-１０b変換のような回路規模を著しく増大させる符号化処理が必要となり、またプロセッサＬＳＩによるソフト処理も前提であり容易にＬＳＩの中で扱うことができない。
しかし、この技術では、クロックデータリカバリ(Clock Data Recovery : CDR)方式を使用して高速化を図っているために、８b-１０b変換のような回路規模を著しく増大させる符号化処理が必要となり、またプロセッサＬＳＩによるソフト処理も前提であり容易にＬＳＩの中で扱うことができない。
本発明は、振幅を拡大する増幅器における遅延を補償でき、データ再生に最適なクロックを再生することが可能な、ひいては高精度にデータを再生することが可能な通信システム、受信装置、および受信方法を提供することにある。
本発明の第１の観点の通信システムは、同期クロックと、当該同期クロックに同期したシリアルデータとを低振幅で線路に送信する送信装置と、上記送信装置から送信されたシリアルデータと、上記同期クロックを受信する受信装置と、を有し、上記受信装置は、受信した低振幅の上記同期クロックを増幅し振幅を回復する増幅器と、再生クロックに同期して受信したシリアルデータをラッチするラッチ型コンパレータと、を含み、低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを生成する周波数逓倍回路を有する位相同期回路と、を含む。
本発明の第２の観点は、低振幅で線路を伝送された同期クロックと、当該同期クロックに同期したシリアルデータとを受信する受信装置であって、受信した低振幅の上記同期クロックを増幅し振幅を回復する増幅器と、再生クロックに同期して受信したシリアルデータをラッチするラッチ型コンパレータと、を含み、低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを生成する周波数逓倍回路を有する位相同期回路と、を含む。
好適には、上記位相同期ループ内において、上記ラッチ型コンパレータのセットアップ信号を模した遅延を与える遅延素子が配置されている。
好適には、上記位相同期回路は、上記再生クロックを生成する電圧制御発振器と、上記再生クロックの周波数を分周する分周器と、上記分周器による上記再生クロックを受けて増幅する上記複製増幅器と、上記増幅器で増幅された同期クロックと上記複製増幅器による出力クロックとの位相を比較し、比較結果に応じた制御信号を上記電圧制御発振器に出力する位相比較器と、を含む。
好適には、上記複製増幅器の入力段に、上記分周された再生クロックをゲートに受けて入力信号レベルを下げることが可能な電界効果トランジスタを含むレベルダウン回路を有する。
本発明の第３の観点は、低振幅で線路を伝送された同期クロックと、当該同期クロックに同期したシリアルデータとを受信する受信方法であって、受信した低振幅の上記同期クロックを増幅器で増幅し振幅を回復するステップと、低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを周波数逓倍回路により生成するステップと、上記生成した再生クロックに同期して受信したシリアルデータをラッチ型コンパレータによりラッチするステップとを有する。
本発明によれば、送信装置から低振幅で線路を伝送された同期クロックと、この同期クロックに同期したシリアルデータとが送信され、受信装置で受信される。
受信装置においては、受信した低振幅の同期クロックが増幅器で増幅され振幅が回復される。
次に、低振幅の同期クロックから増幅器によって振幅が回復された同期クロックを基に、位相同期ループ内に配置された増幅器と同等の構成を有する複製増幅器により増幅器の遅延を補償した再生クロックが周波数逓倍回路により生成される。
そして、生成した再生クロックに同期して受信したシリアルデータがラッチ型コンパレータによりラッチされる。
受信装置においては、受信した低振幅の同期クロックが増幅器で増幅され振幅が回復される。
次に、低振幅の同期クロックから増幅器によって振幅が回復された同期クロックを基に、位相同期ループ内に配置された増幅器と同等の構成を有する複製増幅器により増幅器の遅延を補償した再生クロックが周波数逓倍回路により生成される。
そして、生成した再生クロックに同期して受信したシリアルデータがラッチ型コンパレータによりラッチされる。
本発明によれば、振幅を拡大する増幅器における遅延を補償できる。
その結果、データ再生に最適なクロックを再生することが可能となり、ひいては高精度にデータを再生することができる。
その結果、データ再生に最適なクロックを再生することが可能となり、ひいては高精度にデータを再生することができる。
以下に本発明の実施形態を図面に関連付けて説明する。
図３は、本発明の一実施形態に係る通信システムの基本的な構成を示す図である。図４は、図３の送信装置および受信装置をより具体的に示す図である。
本通信システム１００は、送信装置２００と受信装置３００と伝送線路４００により構成されている。
送信装置２００は、Ｔの時間毎に更新されるＮビット（bit）のパラレルデータをＴ/Ｎ時間毎に更新される１ビットのシリアルデータに変換する並列直列変換器(Serializer)２１０と、並列直列変換の区切りで変化する同期クロックＳＹＮＣＣＬＫを生成するクロック生成回路２２０と、シリアルデータを接地電位近傍において低振幅（たとえば２００ｍＶ（０．２Ｖ）、あるいは３００ｍＶ（０．３Ｖ））で送出するラインドライバ２３０と、を有し、同期クロックＳＹＮＣＣＬＫをシリアルデータＳＤＴと同じラインドライバで送出する。
送信装置２００から送出されたシリアルデータＳＤＴと同期クロックＳＹＮＣＣＬＫは共に伝送線路４００を通して受信側に伝達される。
図５は、本実施形態に係る送信装置のラインドライバの要部の構成例を示す図である。
また、図６は、本実施形態に係るラインドライバにおける静電保護回路の構成例を示す図である。
また、図６は、本実施形態に係るラインドライバにおける静電保護回路の構成例を示す図である。
ラインドライバ２３０は、図５に示すように、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ２３１〜ＮＴ２３４によるプッシュプル(Push Pull)型差動出力回路２３１により構成されている。
ＮＭＯＳトランジスタＮＴ２３１，ＮＴ２３２のドレインがラインドライバ用電源Ｖｄｄｉｏに接続され、ＮＭＯＳトランジスタＮＴ２３３，ＮＴ２３４のソースが電源Ｖｓｓｉｏに接続されている。
ＮＭＯＳトランジスタＮＴ２３１のソースとＮＭＯＳトランジスタＮＴ２３３のドレインが接続され、その接続点により第１の出力ノードＮＤ２３１が形成されている。
ＮＭＯＳトランジスタＮＴ２３２のソースとＮＭＯＳトランジスタＮＴ２３４のドレインが接続され、その接続点により第２の出力ノードＮＤ２３２が形成されている。
そして、ＮＭＯＳトランジスタＮＴ２３１およびＮＭＯＳトランジスタＮＴ２３４のゲートが正相側データＤＴの供給ラインに接続されている。
ＮＭＯＳトランジスタＮＴ２３２およびＮＭＯＳトランジスタＮＴ２３３のゲートが逆相側データ／ＤＴ（／は反転を示す）の供給ラインに接続されている。
電源Ｖｄｄｉｏの電圧は、たとえば０．４Ｖに設定される。
ＮＭＯＳトランジスタＮＴ２３１のソースとＮＭＯＳトランジスタＮＴ２３３のドレインが接続され、その接続点により第１の出力ノードＮＤ２３１が形成されている。
ＮＭＯＳトランジスタＮＴ２３２のソースとＮＭＯＳトランジスタＮＴ２３４のドレインが接続され、その接続点により第２の出力ノードＮＤ２３２が形成されている。
そして、ＮＭＯＳトランジスタＮＴ２３１およびＮＭＯＳトランジスタＮＴ２３４のゲートが正相側データＤＴの供給ラインに接続されている。
ＮＭＯＳトランジスタＮＴ２３２およびＮＭＯＳトランジスタＮＴ２３３のゲートが逆相側データ／ＤＴ（／は反転を示す）の供給ラインに接続されている。
電源Ｖｄｄｉｏの電圧は、たとえば０．４Ｖに設定される。
本実施形態においては、図示しないコア回路から転送される、たとえば２００ＭＨｚ×８ビットのデータを並列直列変換器２１０において１．６Ｇｂｐｓ×１ビットに変換し、ＮＭＯＳプッシュプル型差動出力回路２３１により伝送線路４００に送出される。
また、同期クロックＳＹＮＣＣＬＫは周波数２００ＭＨｚで送出される。
また、同期クロックＳＹＮＣＣＬＫは周波数２００ＭＨｚで送出される。
また、本実施形態に係る高速データ伝送システムに適用したラインドライバ２３０において、伝送されるシリアルデータＳＤＴおよび同期クロックＳＹＮＣＣＬＫの信号電位をＰＮ接合ダイオードの順方向立ち上がり電圧（たとえば０．４〜０．８Ｖ）より小さく設定し、かつ入力端子Ｔおよび出力端子Ｔの静電保護回路２３２に順方向のＰＮ接合ダイオードＤ２３１を入れて静電強度を強化してある。Ｄ２３２は逆方向に接続されたＰＮ接合ダイオードを示す。
すなわち、本実施形態においては、入出力およびラインドライバ用電源（Ｖｄｄｉｏ）は接地電位ＧＮＤに近接した低電位のため、ＥＳＤ保護回路として順方向の向きにＰＮ接続ダイオードが入れられて、ＥＳＤ強度が大きく改善されている。
すなわち、本実施形態においては、入出力およびラインドライバ用電源（Ｖｄｄｉｏ）は接地電位ＧＮＤに近接した低電位のため、ＥＳＤ保護回路として順方向の向きにＰＮ接続ダイオードが入れられて、ＥＳＤ強度が大きく改善されている。
この場合、信号電位がＰＮ接合ダイオードの順方向立ち上がり電圧より大きくなると、順方向のＰＮ接合ダイオードＤ２３１がオンすることになり、その結果、順方向のＰＮ接合ダイオードＤ２３１がない場合より静電強度が高くなっている。
受信装置３００は、伝送線路４００を伝送されたデータをラッチ型コンパレータにより振幅拡大しデータを再生する。このときの再生クロックＲＣＬＫは、伝送された低振幅の同期クロックＳＹＮＣＣＬＫから増幅器によって振幅が回復された信号（同期クロック）を基に、少なくともクロック増幅器の複製（レプリカ：Ｒｅｐｌｉｃａ）を位相同期ループ内に配置して増幅器の遅延を補償した周波数逓倍回路によって生成される。
受信装置３００は、図４に示すように、クロック増幅器３１０、位相同期回路（ＰＬＬ）３２０、ラッチ型コンパレータ(Latched Comparator)３３０、クロックバッファ３４０、タイミングジェネレータ３５０、および直列並列変換器(Deserializer)３６０を有する。
増幅器３１０は、伝送線路４００を伝送された同期クロックＳＹＮＣＣＬＫを増幅して振幅を回復し、ＰＬＬ３２０に出力する。
図７は、本実施形態に係るクロック増幅器の構成例を示す回路図である。
図７のクロック増幅器３１０は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ３１１〜ＰＴ３１４、および演算増幅器ＯＰ３１１により構成されている。
ＰＭＯＳトランジスタＴ３１１，ＮＴ３１２のソースが電源Ｖｄｄに接続され、ＰＭＯＳトランジスタＰＴ３１３，ＰＴ３１４のドレインが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＰＭＯＳトランジスタＰＴ３１１のドレインとＰＭＯＳトランジスタＰＴ３１３のソースが接続され、その接続点により第１のノードＮＤ３１１が形成されている。
ＰＭＯＳトランジスタＰＴ３１２のドレインとＰＭＯＳトランジスタＰＴ３１４のソースが接続され、その接続点により第２のノードＮＤ３１２が形成されている。
ＰＭＯＳトランジスタＰＴ３１１およびＰＭＯＳトランジスタＰＴ３１２のゲートがバイアス電圧Ｖｂｉａｓの供給ラインに接続されている。
ＰＭＯＳトランジスタＰＴ３１３のゲートが同期クロックＳＹＮＣＣＬＫの入力ラインに接続され、ＰＭＯＳトランジスタＰＴ３１４のゲートが同期クロックＳＹＮＣＣＬＫの反転クロック／ＳＹＮＣＣＬＫ（／は反転を示す）の供給ラインに接続されている。
そして、第１のノードＮＤ３１１が演算増幅器ＯＰ３１１の非反転入力端子（＋）に接続され、第２のノードＮＤ３１２が演算増幅器ＯＰ３１１の反転入力端子（−）に接続されている。
ＰＭＯＳトランジスタＰＴ３１１のドレインとＰＭＯＳトランジスタＰＴ３１３のソースが接続され、その接続点により第１のノードＮＤ３１１が形成されている。
ＰＭＯＳトランジスタＰＴ３１２のドレインとＰＭＯＳトランジスタＰＴ３１４のソースが接続され、その接続点により第２のノードＮＤ３１２が形成されている。
ＰＭＯＳトランジスタＰＴ３１１およびＰＭＯＳトランジスタＰＴ３１２のゲートがバイアス電圧Ｖｂｉａｓの供給ラインに接続されている。
ＰＭＯＳトランジスタＰＴ３１３のゲートが同期クロックＳＹＮＣＣＬＫの入力ラインに接続され、ＰＭＯＳトランジスタＰＴ３１４のゲートが同期クロックＳＹＮＣＣＬＫの反転クロック／ＳＹＮＣＣＬＫ（／は反転を示す）の供給ラインに接続されている。
そして、第１のノードＮＤ３１１が演算増幅器ＯＰ３１１の非反転入力端子（＋）に接続され、第２のノードＮＤ３１２が演算増幅器ＯＰ３１１の反転入力端子（−）に接続されている。
このように、クロック増幅器３１０は、初段（入力段）にレベルシフト機能を有するＰＭＯＳのソースフォロワ回路が配置されて、伝送線路４００を伝送された低振幅の同期クロックＳＹＮＣＣＬＫの振幅を増幅して拡大する機能を有する。
受信された同期クロックＳＹＮＣＣＬＫは、このクロック増幅器３１０の増幅処理により、たとえば時間τ１だけ遅延する。
なお、クロックは、周波数特性の制約のある増幅器を通過しても一定周期の信号であることから、ＩＳＩのような揺らぎは生じない。
この遅延された同期クロックＤＬＣＬＫはＰＬＬ２２０に入力される。
受信された同期クロックＳＹＮＣＣＬＫは、このクロック増幅器３１０の増幅処理により、たとえば時間τ１だけ遅延する。
なお、クロックは、周波数特性の制約のある増幅器を通過しても一定周期の信号であることから、ＩＳＩのような揺らぎは生じない。
この遅延された同期クロックＤＬＣＬＫはＰＬＬ２２０に入力される。
ＰＬＬ３２０は、図３に示すように、位相周波数比較器（ＰＦＤ）およびチャージポンプ回路（ＣＰ）（以下、ＰＤＦおよびＣＰという）３２１、ＶＣＯ３２２、分周器３２３、クロックバッファ３２４、および複製増幅器３２５を有する。
ＰＦＤおよびＣＰ３２１は、入力クロック信号ＤＬＣＬＫの位相（周波数）と位相同期ループにおいて分周器３２３で分周された、クロックバッファ３２４、複製増幅器３２５を介した再生クロック（ＶＣＯクロック)ＤＲＣＬＫの位相（周波数）を比較し、その結果を所定レベルの制御電圧ＶＣＴＬとしてＶＣＯ３２２に供給する。
ＶＣＯ３２２は、ＰＦＤおよびＣＰ３２１による制御電圧ＶＣＴＬに応じた周波数で発振して再生クロックＲＣＬＫ（ＶＣＯクロックＶＣＫ）を分周器３２３およびクロックバッファ３４０に供給する。
分周器３２３は、ＶＣＯ３２２により供給されるＶＣＯクロックＶＣＫの周波数をｎ分の１に分周（ｎ逓倍）した分周再生クロックＤＲＣＬＫをクロックバッファ３２４、およびタイミングジェネレータ３５０に出力する。
クロックバッファ３２４は、分周器３２３による分周再生クロックＤＲＣＬＫを、たとえば時間τ２だけ遅延させ、分周再生クロックＤＲＣＬＫ２として複製増幅器３２５に出力する。
複製増幅器３２５は、クロック増幅器３１０と同様の構成、機能、特性を有し、クロックバッファ３２４による分周再生クロックＤＲＣＬＫ２を増幅し、時間τ１だけ遅延させてＰＦＤおよびＣＰ３２１に出力する。
ＰＬＬ３２０において、再生クロックＲＣＬＫは、伝送された低振幅の同期クロックＳＹＮＣＣＬＫから増幅器３１０によって振幅が回復された信号を基に、少なくともクロック増幅器３１０の複製（レプリカ）を位相同期ループ内に入れて増幅器３１０の遅延を補償した周波数逓倍回路によって生成される。
すなわち、ＰＬＬ３２０は“遅延補償ＰＬＬ”として機能する。
このとき、ＰＬＬ３２０のクロックバッファ３２４等では、電源電圧が１．２Ｖあるいは１．８Ｖ系で動作する。
すなわち、ＰＬＬ３２０は“遅延補償ＰＬＬ”として機能する。
このとき、ＰＬＬ３２０のクロックバッファ３２４等では、電源電圧が１．２Ｖあるいは１．８Ｖ系で動作する。
これに対して、クロック増幅器３１０は、０．３Ｖ等の低振幅（低電圧）で動作する。
受信段のクロック増幅器３１０の遅延を補償するための複製増幅器３２５が使われるが、十分な遅延補償をするためには、複製増幅器３２５はクロック増幅器３１０と全く同じ回路構成とすることが想定される。
その場合、複製増幅器３２５の入力は、受信段（インタフェース（ＩＦ）段）と同じ信号レベルである０．３Ｖ等の低電圧とする必要があり、前述したように、前段回路は１．８Ｖ等の電源電圧レベルで動作することから、そこに“レベルダウン回路”が必要になる。
受信段のクロック増幅器３１０の遅延を補償するための複製増幅器３２５が使われるが、十分な遅延補償をするためには、複製増幅器３２５はクロック増幅器３１０と全く同じ回路構成とすることが想定される。
その場合、複製増幅器３２５の入力は、受信段（インタフェース（ＩＦ）段）と同じ信号レベルである０．３Ｖ等の低電圧とする必要があり、前述したように、前段回路は１．８Ｖ等の電源電圧レベルで動作することから、そこに“レベルダウン回路”が必要になる。
このようなレベルダウンを行う回路としては抵抗を使った分圧回路が考えられるが、これが使えるのは複製増幅器の入力インピーダンスが高い場合のみである。
これに対して、本実施形態の回路方式の高速増幅器では、その入力インピーダンスが低いため、上記の分圧抵抗値を低くする必要があり、よって信号振幅を作るのに大きな電流を流さなければならず、低電力化できない問題がある。
これに対して、本実施形態の回路方式の高速増幅器では、その入力インピーダンスが低いため、上記の分圧抵抗値を低くする必要があり、よって信号振幅を作るのに大きな電流を流さなければならず、低電力化できない問題がある。
そこで、本実施形態においては、たとえば図８または図９の示すようなレベルダウン回路が採用される。
図８は、本発明の実施形態に係るレベルダウン回路の基本構成（等価回路）を示す図である。
このレベルダウン回路３２５０は、信号レベルが電源電圧−ＧＮＤのＣＭＯＳ回路（クロックバッファ３２４）から、高速ＩＦの初段のクロック増幅器３１０を模擬した複製増幅器３２５の入力信号レベル（たとえば０．３Ｖ−ＧＮＤ）へとレベルダウンする回路が、電界効果トランジスタ（ＦＥＴ）３２５１一つで構成されている。
この例では、ＦＥＴ３２５１はＮＭＯＳトランジスタにより構成されている。なお、必要に応じて、別途バイアス源などを付加した回路構成とすることも可能である。
図８において、Ｒｉｎは、複製増幅器３２５の入力インピーダンスを示し、上記ＦＥＴ３２５１のｇｍ（トランスコンダクタンス）と入力インピーダンスＲｉｎによって、レベルダウン後の信号レベルが決定される。
よって、ＦＥＴ２３５１のｇｍを任意に選択することで、信号レベルを調整することができる。
この例では、ＦＥＴ３２５１はＮＭＯＳトランジスタにより構成されている。なお、必要に応じて、別途バイアス源などを付加した回路構成とすることも可能である。
図８において、Ｒｉｎは、複製増幅器３２５の入力インピーダンスを示し、上記ＦＥＴ３２５１のｇｍ（トランスコンダクタンス）と入力インピーダンスＲｉｎによって、レベルダウン後の信号レベルが決定される。
よって、ＦＥＴ２３５１のｇｍを任意に選択することで、信号レベルを調整することができる。
図９は、本発明の実施形態に係るレベルダウン回路の他の構成例を示す図である。
図９のレベルダウン回路３２５０Ａは、図８の回路の変形例である。
図９において、Ｒｐはレベルダウン後の信号レベルを調整する抵抗を示し、その信号レベルは上記ｇｍと入力インピーダンスＲｉｎ、および抵抗Ｒｐで決定される。
このため、図９の回路によれば、信号レベル調整の自由度を上げることができる。
図９において、Ｒｐはレベルダウン後の信号レベルを調整する抵抗を示し、その信号レベルは上記ｇｍと入力インピーダンスＲｉｎ、および抵抗Ｒｐで決定される。
このため、図９の回路によれば、信号レベル調整の自由度を上げることができる。
本実施形態のレベルダウン回路によれば、抵抗分圧によるレベルダウン回路等と比較して、以下の効果を得ることができる。
次段回路の入力インピーダンスが低い場合でも、低消費電力で動作できる。
小さなＦＥＴ（必要に応じて、さらに小さな抵抗）で実現可能なため、回路の（レイアウト）サイズが、小さくできる。
また、シンプルな回路（素子１つ／２つ）で実現できる。
次段回路の入力インピーダンスが低い場合でも、低消費電力で動作できる。
小さなＦＥＴ（必要に応じて、さらに小さな抵抗）で実現可能なため、回路の（レイアウト）サイズが、小さくできる。
また、シンプルな回路（素子１つ／２つ）で実現できる。
ラッチ型コンパレータ３３０は、伝送線路４００を伝送されたシリアルデータＳＤＴの振幅を拡大し、データ再生系の直列並列変換器３６０に出力する。
ラッチ型コンパレータ３３０は、受信データのラッチ処理と並行して、データを増幅する機能を有している。
このように、受信データＳＤＴは周波数特性の制約のある増幅器を通さずに低振幅ままラッチすることによりデータ再生の高速化を実現することができる。
ラッチ型コンパレータ３３０は、受信データのラッチ処理と並行して、データを増幅する機能を有している。
このように、受信データＳＤＴは周波数特性の制約のある増幅器を通さずに低振幅ままラッチすることによりデータ再生の高速化を実現することができる。
図１０は、本実施形態に係るラッチ型コンパレータの構成例を示す回路図である。
図１０のラッチ型コンパレータ３３０は、ＰＭＯＳトランジスタＰＴ３３１〜ＰＴ３３４、ＮＭＯＳトランジスタＮＴ３３１〜ＮＴ３３６、およびラッチ出力部３３１を有している。
そして、ＰＭＯＳトランジスタＰＴ３３１，ＰＴ３３２、およびＮＭＯＳトランジスタＮＴ３３１，ＮＴ３３２により入力段（初段）のレベルシフト部３３２が構成されている。
また、ＰＭＯＳトランジスタＰＴ３３３，ＰＴ３３４、およびＮＭＯＳトランジスタＮＴ３３４〜ＮＴ３３６によりラッチおよび増幅部３３３が構成されている。
そして、ＰＭＯＳトランジスタＰＴ３３１，ＰＴ３３２、およびＮＭＯＳトランジスタＮＴ３３１，ＮＴ３３２により入力段（初段）のレベルシフト部３３２が構成されている。
また、ＰＭＯＳトランジスタＰＴ３３３，ＰＴ３３４、およびＮＭＯＳトランジスタＮＴ３３４〜ＮＴ３３６によりラッチおよび増幅部３３３が構成されている。
入力段（初段）のレベルシフト部３３２において、ＰＭＯＳトランジスタＴ３３１，ＮＴ３３２のドレインが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＰＭＯＳトランジスタＰＴ３３１のソースがＮＭＯＳトランジスタＮＴ３３１のソースに接続され、ＮＭＯＳトランジスタＮＴ３３１のドレインがＰＭＯＳトランジスタＰＴ３３３のドレインに接続されている。
ＰＭＯＳトランジスタＰＴ３３２のソースがＮＭＯＳトランジスタＮＴ３３２のソースに接続され、ＮＭＯＳトランジスタＮＴ３３２のドレインがＰＭＯＳトランジスタＰＴ３３４のドレインに接続されている。
そして、ＰＭＯＳトランジスタＰＴ３３１のゲートが正相側データＤＴの入力ラインに接続され、ＰＭＯＳトランジスタＰＴ３３２のゲートが逆相側データ／ＤＴの入力ラインに接続されている。
ＮＭＯＳトランジスタＮＴ３３１、ＮＴ３３２のゲートが反転クロックＸＣＫの供給ラインに共通に接続されている。
ＰＭＯＳトランジスタＰＴ３３１のソースがＮＭＯＳトランジスタＮＴ３３１のソースに接続され、ＮＭＯＳトランジスタＮＴ３３１のドレインがＰＭＯＳトランジスタＰＴ３３３のドレインに接続されている。
ＰＭＯＳトランジスタＰＴ３３２のソースがＮＭＯＳトランジスタＮＴ３３２のソースに接続され、ＮＭＯＳトランジスタＮＴ３３２のドレインがＰＭＯＳトランジスタＰＴ３３４のドレインに接続されている。
そして、ＰＭＯＳトランジスタＰＴ３３１のゲートが正相側データＤＴの入力ラインに接続され、ＰＭＯＳトランジスタＰＴ３３２のゲートが逆相側データ／ＤＴの入力ラインに接続されている。
ＮＭＯＳトランジスタＮＴ３３１、ＮＴ３３２のゲートが反転クロックＸＣＫの供給ラインに共通に接続されている。
このような構成を有するレベルシフト部３３２においては、低振幅のデータのレベルを０．３Ｖ等の低レベルから、たとえばＶｄｄ（たとえば１．８Ｖ）／２の０．８や０．９Ｖ程度までレベルをシフトする。
ラッチおよび増幅部３３３において、ＰＭＯＳトランジスタＰＴ３３３，ＰＴ３３４のソースが電源Ｖｄｄに接続されている。
ＰＭＯＳトランジスタＰＴ３３３のドレインがＮＭＯＳトランジスタＮＴ３３３のドレインに接続され、その接続点により第１のノードＮＤ３３１が形成されている。
ＰＭＯＳトランジスタＰＴ３３４のドレインがＮＭＯＳトランジスタＮＴ３３４のドレインに接続され、その接続点により第２のノードＮＤ３３２が形成されている。
ＮＭＯＳトランジスタＮＴ３３３のソースがＮＭＯＳトランジスタＮＴ３３５のドレインに接続され、ＮＭＯＳトランジスタＮＴ３３５のソースが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＮＭＯＳトランジスタＮＴ３３４のソースがＮＭＯＳトランジスタＮＴ３３６のドレインに接続され、ＮＭＯＳトランジスタＮＴ３３６のソースが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＰＭＯＳトランジスタＰＴ３３３、ＰＴ３３４のゲートがバイアス電圧Ｖｂｉａｓの供給ラインに接続されている。
ＮＭＯＳトランジスタＮＴ３３３のゲートが第２のノードＮＤ３３２に接続され、ＮＭＯＳトランジスタＮＴ３３４のゲートが第１のノードＮＤ３３１に接続されている。
そして、ＮＭＯＳトランジスタＮＴ３３５，ＮＴ３３６のゲートがクロックＣＫの供給ラインに共通に接続されている。
ＰＭＯＳトランジスタＰＴ３３３のドレインがＮＭＯＳトランジスタＮＴ３３３のドレインに接続され、その接続点により第１のノードＮＤ３３１が形成されている。
ＰＭＯＳトランジスタＰＴ３３４のドレインがＮＭＯＳトランジスタＮＴ３３４のドレインに接続され、その接続点により第２のノードＮＤ３３２が形成されている。
ＮＭＯＳトランジスタＮＴ３３３のソースがＮＭＯＳトランジスタＮＴ３３５のドレインに接続され、ＮＭＯＳトランジスタＮＴ３３５のソースが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＮＭＯＳトランジスタＮＴ３３４のソースがＮＭＯＳトランジスタＮＴ３３６のドレインに接続され、ＮＭＯＳトランジスタＮＴ３３６のソースが電源Ｖｓｓ（接地電位ＧＮＤ）に接続されている。
ＰＭＯＳトランジスタＰＴ３３３、ＰＴ３３４のゲートがバイアス電圧Ｖｂｉａｓの供給ラインに接続されている。
ＮＭＯＳトランジスタＮＴ３３３のゲートが第２のノードＮＤ３３２に接続され、ＮＭＯＳトランジスタＮＴ３３４のゲートが第１のノードＮＤ３３１に接続されている。
そして、ＮＭＯＳトランジスタＮＴ３３５，ＮＴ３３６のゲートがクロックＣＫの供給ラインに共通に接続されている。
このような構成を有するラッチ型コンパレータ３３０において、入力段（初段）のレベルシフト部３３２には反転クロックＸＣＫが供給され、次段のラッチおよび増幅部３３３にクロックＣＫが供給されることから、初段でレベルシフトされた後、クロックＣＫで次段のラッチおよび増幅部３３３が動作状態となって、入力データのラッチおよび増幅処理が並行して行われる。
そして、第１のノードＮＤ３３１および第２のノードＮＤ３３２から、ラッチされ増幅されたデータがラッチ出力部３３１に入力される。
ラッチ出力部３３１では、クロックＣＫおよび反転クロックＸＣＫに同期して入力データがラッチされ、データＱ，Ｑｂとして出力される。
そして、第１のノードＮＤ３３１および第２のノードＮＤ３３２から、ラッチされ増幅されたデータがラッチ出力部３３１に入力される。
ラッチ出力部３３１では、クロックＣＫおよび反転クロックＸＣＫに同期して入力データがラッチされ、データＱ，Ｑｂとして出力される。
クロックバッファ３４０は、ＰＬＬ３２０による再生クロックＲＣＬＫ（ＶＣＯクロックＶＣＫ）を時間τ２だけ遅延させて、クロックＣＫ、ＸＣＫとしてラッチ型コンパレータ３３０、および直列並列変換器３６０に出力する。
タイミングジェネレータ３５０は、ＰＬＬ３２０の分周器３２３よる分周クロックを受けて直列並列変換器３６０における変換、出力タイミング信号を生成して直列並列変換器３６０に供給する。
直列並列変換器３６０は、クロックバッファ３４０によるクロック信号ＣＫ，ＸＣＫ、およびタイミングジェネレータ３５０によるタイミング信号に同期してシリアルデータとして受信したデータをＮビットのパラレベルデータに変換する。
次に、上記構成による動作を図１１のタイミングチャートに関連付けて説明する。
なお、図１１は、本実施形態に係る通信システムにおける受信装置のタイミングチャートを示している。
なお、図１１は、本実施形態に係る通信システムにおける受信装置のタイミングチャートを示している。
送信装置２００側では、並列直列変換器２１０において、同期クロックＳＹＮＣＣＬＫに同期して、Ｔの時間毎に更新される図示しないコア回路から転送されたＮビット（bit）のパラレルデータがＴ/Ｎ時間毎に更新される１ビットのシリアルデータに変換される。
そして、このシリアルデータと同期クロックＳＹＮＣＣＬＫがラインドライバ２３０により接地電位近傍の低振幅（０．２Ｖあるいは０．３Ｖ）で伝送線路４００に送出される。
伝送線路４００を伝送されたシリアルデータＳＤＴと同期クロックＳＹＮＣＣＬＫは、受信装置３００側で受信される。
受信装置３００においては、シリアルデータＳＤＴが、図１１（Ａ）に示すようなタイミングで、ラッチ型コンパレータ３３０に入力され、同期クロックＳＹＮＣＣＬＫは、図１１（Ｂ）に示すようなタイミングでクロック増幅器３１０に入力される。
そして、このシリアルデータと同期クロックＳＹＮＣＣＬＫがラインドライバ２３０により接地電位近傍の低振幅（０．２Ｖあるいは０．３Ｖ）で伝送線路４００に送出される。
伝送線路４００を伝送されたシリアルデータＳＤＴと同期クロックＳＹＮＣＣＬＫは、受信装置３００側で受信される。
受信装置３００においては、シリアルデータＳＤＴが、図１１（Ａ）に示すようなタイミングで、ラッチ型コンパレータ３３０に入力され、同期クロックＳＹＮＣＣＬＫは、図１１（Ｂ）に示すようなタイミングでクロック増幅器３１０に入力される。
クロック増幅器３１０において、伝送線路４００を伝送された低振幅の同期クロックＳＹＮＣＣＬＫの振幅が増幅されて拡大される。
クロック増幅器３１０で増幅処理を受けた同期クロックＳＹＮＣＣＬＫは、このクロック増幅器３１０の増幅処理により、図１１（Ｂ），（Ｃ）に示すように、たとえば時間τ１だけ遅延して、信号ＤＬＣＬＫとして、ＰＬＬ３２０のＰＦＤおよびＣＰ３２１に入力される。
なお、クロックＤＬＣＬＫは、周波数特性の制約のある増幅器を通過しても一定周期の信号であることから、ＩＳＩのような揺らぎは生じない。
クロック増幅器３１０で増幅処理を受けた同期クロックＳＹＮＣＣＬＫは、このクロック増幅器３１０の増幅処理により、図１１（Ｂ），（Ｃ）に示すように、たとえば時間τ１だけ遅延して、信号ＤＬＣＬＫとして、ＰＬＬ３２０のＰＦＤおよびＣＰ３２１に入力される。
なお、クロックＤＬＣＬＫは、周波数特性の制約のある増幅器を通過しても一定周期の信号であることから、ＩＳＩのような揺らぎは生じない。
ＰＦＤおよびＣＰ３２１においては、入力クロック信号ＤＬＣＬＫの位相（周波数）と位相同期ループにおいて分周器３２３で分周された、クロックバッファ３２４、複製増幅器３２５を介した再生クロック（ＶＣＯクロック)ＤＲＣＬＫ２との位相（周波数）が比較される。その結果、ＰＦＤおよびＣＰ３２１から所定レベルの制御電圧ＶＣＴＬがＶＣＯ３２２に供給される。
ＶＣＯ３２２においては、ＰＦＤおよびＣＰ３２１による制御電圧ＶＣＴＬに応じた周波数で発振して、たとえば図１１（Ｄ）に示すように、再生クロックＲＣＬＫ（ＶＣＯクロックＶＣＫ）が生成され、分周器３２３およびクロックバッファ３４０に供給される。
分周器３２３では、ＶＣＯ３２２により供給されるＶＣＯクロックＶＣＫの周波数がｎ分の１に分周（ｎ逓倍）されて、分周再生クロックＤＲＣＬＫとして、クロックバッファ３２４、およびタイミングジェネレータ３５０に出力される。
なお、分周器３２３における信号遅延は無視できる程度に小さい。
したがって、ここでは、図１１（Ｄ）に示すように、ＶＣＯ３２２による再生クロックＲＣＬＫと分周器３２３による分周再生クロックＤＲＣＬＫとは同位相として示している。
分周器３２３では、ＶＣＯ３２２により供給されるＶＣＯクロックＶＣＫの周波数がｎ分の１に分周（ｎ逓倍）されて、分周再生クロックＤＲＣＬＫとして、クロックバッファ３２４、およびタイミングジェネレータ３５０に出力される。
なお、分周器３２３における信号遅延は無視できる程度に小さい。
したがって、ここでは、図１１（Ｄ）に示すように、ＶＣＯ３２２による再生クロックＲＣＬＫと分周器３２３による分周再生クロックＤＲＣＬＫとは同位相として示している。
クロックバッファ３２４においては、分周器３２３による分周再生クロックＤＲＣＬＫが、たとえば図１１（Ｄ），（Ｅ）に示すように、時間τ２だけ遅延されて、クロックＤＲＣＬＫ２として複製増幅器３２５に出力される。
そして、複製増幅器３２５においては、クロック増幅器３１０と同様の構成、機能、特性を有し、クロックバッファ３２４による分周再生クロックＤＲＣＬＫ２を増幅され、クロック増幅器３１０と同様の時間τ１だけ遅延させてＰＦＤおよびＣＰ３２１に出力される。
そして、複製増幅器３２５においては、クロック増幅器３１０と同様の構成、機能、特性を有し、クロックバッファ３２４による分周再生クロックＤＲＣＬＫ２を増幅され、クロック増幅器３１０と同様の時間τ１だけ遅延させてＰＦＤおよびＣＰ３２１に出力される。
このように、ＰＬＬ３２０において、再生クロックＲＣＬＫは、伝送された低振幅の同期クロックＳＹＮＣＣＬＫから増幅器によって振幅が回復された信号を基に、位相同期ループ内の挿入されたクロック増幅器３１０の複製増幅器３２５によりクロック増幅器３１０の遅延が補償される周波数逓倍回路によって生成される。
ＶＣＯ３２２による再生クロックＲＣＬＫは、クロックバッファ３４０で時間τ２だけ遅延されてクロックＣＫ、ＸＣＫとして、ラッチ型コンパレータ３３０および直列並列変換器３６０に供給される。
ラッチ型コンパレータ３３０においては、クロックバッファ３４０による再生クロックＣＫ，ＸＣＫに同期して受信データのラッチ処理とデータの増幅処理が同時並列的に行われる。
そして、直列並列変換器３６０において、クロックバッファ３４０によるクロック信号ＣＫ，ＸＣＫ、およびタイミングジェネレータ３５０によるタイミング信号に同期してシリアルデータとして受信したデータがＮビットのパラレベルデータに変換される。
そして、直列並列変換器３６０において、クロックバッファ３４０によるクロック信号ＣＫ，ＸＣＫ、およびタイミングジェネレータ３５０によるタイミング信号に同期してシリアルデータとして受信したデータがＮビットのパラレベルデータに変換される。
以上説明した本実施形態によれば、通信システム１００は、Ｔの時間毎に更新されるＮビット（bit）のパラレルデータをＴ/Ｎ時間毎に更新される１ビットのシリアルデータに変換する並列直列変換器２１０と並列直列変換の区切りで変化する同期クロックＳＹＮＣＣＬＫを生成するクロック生成回路２２０と、シリアルデータを接地電位近傍において低振幅で送出するラインドライバ２３０と、を有し、同期クロックＳＹＮＣＣＬＫをシリアルデータと同じラインドライバで送出する送信装置２００と、伝送線路４００を伝送されたデータをラッチ型コンパレータ３３０により振幅拡大しデータを再生し、このときの再生クロックＲＣＬＫは、伝送された低振幅の同期クロックＳＹＮＣＣＬＫから増幅器３１０によって振幅が回復された信号を基に、少なくともクロック増幅器３１０の複製増幅器３２５を位相同期回路３２０のＰＬＬループ内に入れて増幅器３１０の遅延を補償した周波数逓倍回路によって生成する受信装置３００と、を有することから、以下の効果を得ることができる。
受信装置側において、振幅を拡大する増幅器における遅延を補償できる。
その結果、データ再生に最適なクロックを再生することが可能な、ひいては高精度にデータを再生することが可能となる。
その結果、データ再生に最適なクロックを再生することが可能な、ひいては高精度にデータを再生することが可能となる。
また、送信装置側において、高速データ伝送システムに適用したラインドライバ２３０において、伝送されるデータＳＤＴおよび同期クロックのＳＹＮＣＣＬＫの信号電位をＰＮ接合ダイオードの順方向立ち上がり電圧より小さく設定し、かつ入力端子および出力端子の静電保護回路２３２に順方向のＰＮ接合ダイオードＤ２３１を挿入してあることから、静電強度を強化することが可能で、低振幅信号の安定した送信動作を実現できる利点がある。
図１２は、本発明の他の実施形態に係る通信システムの基本的な構成を示す図である。
図１２の実施形態が図４の実施形態と異なる点は、ＰＬＬ３２０Ａの位相同期ループ内において（図１２ではクロックバッファ３２４の出力側において）、図１３に示すようなラッチ型コンパレータ３３０のセットアップ信号Ｔｓを模した遅延素子３２６を挿入して、より高速化した高速データ伝送システムを実現している点にある。
図１２の実施形態によれば、その他の構成は、上述した実施形態と同様であり、上述した実施形態と同様の効果を得ることができる。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１００，１００Ａ・・・通信システム、２００・・・送信装置、２１０・・・並列直列変換器(Serializer)２１０，２２０・・・クロック生成回路、２３０・・・ラインドライバ、２３１・・・プッシュプル(Push Pull)型差動出力回路、２３２・・・静電保護回路、Ｄ２３１・・・順方向のＰＮ接合ダイオード、３００，３００Ａ・・・受信装置、３１０・・・クロック増幅器、３２０・・・位相同期回路（ＰＬＬ）、３２１・・・位相周波数比較器（ＰＦＤ）およびチャージポンプ回路（ＣＰ）（ＰＤＦおよびＣＰ）、３２２・・・ＶＣＯ、３２３・・・分周器、３２４・・・クロックバッファ、３２５・・・複製増幅器、３２６・・・遅延素子、３３０・・・ラッチ型コンパレータ(Latched Comparator)、３４０・・・クロックバッファ、３５０・・・タイミングジェネレータ、３６０・・・直列並列変換器(Deserializer)。
Claims (9)
- 同期クロックと、当該同期クロックに同期したシリアルデータとを低振幅で線路に送信する送信装置と、
上記送信装置から送信されたシリアルデータと、上記同期クロックを受信する受信装置と、を有し、
上記受信装置は、
受信した低振幅の上記同期クロックを増幅し振幅を回復する増幅器と、
再生クロックに同期して受信したシリアルデータをラッチするラッチ型コンパレータと、を含み、
低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを生成する周波数逓倍回路を有する位相同期回路と、を含む
通信システム。 - 上記位相同期ループ内において、上記ラッチ型コンパレータのセットアップ信号を模した遅延を与える遅延素子が配置されている
請求項１記載の通信システム。 - 上記位相同期回路は、
上記再生クロックを生成する電圧制御発振器と、
上記再生クロックの周波数を分周する分周器と、
上記分周器による上記再生クロックを受けて増幅する上記複製増幅器と、
上記増幅器で増幅された同期クロックと上記複製増幅器による出力クロックとの位相を比較し、比較結果に応じた制御信号を上記電圧制御発振器に出力する位相比較器と、を含む
請求項１記載の通信システム。 - 上記複製増幅器の入力段に、上記分周された再生クロックをゲートに受けて入力信号レベルを下げることが可能な電界効果トランジスタを含むレベルダウン回路を有する
請求項３記載の通信システム。 - 低振幅で線路を伝送された同期クロックと、当該同期クロックに同期したシリアルデータとを受信する受信装置であって、
受信した低振幅の上記同期クロックを増幅し振幅を回復する増幅器と、
再生クロックに同期して受信したシリアルデータをラッチするラッチ型コンパレータと、を含み、
低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを生成する周波数逓倍回路を有する位相同期回路と、を含む
受信装置。 - 上記位相同期ループ内において、上記ラッチ型コンパレータのセットアップ信号を模した遅延を与える遅延素子が配置されている
請求項５記載の受信装置。 - 上記位相同期回路は、
上記再生クロックを生成する電圧制御発振器と、
上記再生クロックの周波数を分周する分周器と、
上記分周器による上記再生クロックを受けて増幅する上記複製増幅器と、
上記増幅器で増幅された同期クロックと上記複製増幅器による出力クロックとの位相を比較し、比較結果に応じた制御信号を上記電圧制御発振器に出力する位相比較器と、を含む
請求項５記載の受信装置。 - 上記複製増幅器の入力段に、上記分周された再生クロックをゲートに受けて入力信号レベルを下げることが可能な電界効果トランジスタを含むレベルダウン回路を有する
請求項７記載の受信装置。 - 低振幅で線路を伝送された同期クロックと、当該同期クロックに同期したシリアルデータとを受信する受信方法であって、
受信した低振幅の上記同期クロックを増幅器で増幅し振幅を回復するステップと、
低振幅の同期クロックから上記増幅器によって振幅が回復された上記同期クロックを基に、位相同期ループ内に配置された上記増幅器と同等の構成を有する複製増幅器により当該増幅器の遅延を補償した上記再生クロックを周波数逓倍回路により生成するステップと、
上記生成した再生クロックに同期して受信したシリアルデータをラッチ型コンパレータによりラッチするステップと
を有する受信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008063004A JP4438877B2 (ja) | 2008-03-12 | 2008-03-12 | 通信システム、受信装置、および受信方法 |
| EP09250612A EP2101438A3 (en) | 2008-03-12 | 2009-03-04 | Communication system, receiver and reception method |
| US12/401,657 US8467490B2 (en) | 2008-03-12 | 2009-03-11 | Communication system, receiver and reception method |
| CN200910127263A CN101534187A (zh) | 2008-03-12 | 2009-03-12 | 通信系统、接收机和接收方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008063004A JP4438877B2 (ja) | 2008-03-12 | 2008-03-12 | 通信システム、受信装置、および受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009219035A JP2009219035A (ja) | 2009-09-24 |
| JP4438877B2 true JP4438877B2 (ja) | 2010-03-24 |
Family
ID=40756380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008063004A Expired - Fee Related JP4438877B2 (ja) | 2008-03-12 | 2008-03-12 | 通信システム、受信装置、および受信方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8467490B2 (ja) |
| EP (1) | EP2101438A3 (ja) |
| JP (1) | JP4438877B2 (ja) |
| CN (1) | CN101534187A (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7716510B2 (en) | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
| US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
| US7969813B2 (en) | 2009-04-01 | 2011-06-28 | Micron Technology, Inc. | Write command and write data timing circuit and methods for timing the same |
| JP5711949B2 (ja) * | 2010-12-03 | 2015-05-07 | ローム株式会社 | シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法 |
| US8984320B2 (en) | 2011-03-29 | 2015-03-17 | Micron Technology, Inc. | Command paths, apparatuses and methods for providing a command to a data block |
| US8509011B2 (en) | 2011-04-25 | 2013-08-13 | Micron Technology, Inc. | Command paths, apparatuses, memories, and methods for providing internal commands to a data path |
| US8687752B2 (en) * | 2011-11-01 | 2014-04-01 | Qualcomm Incorporated | Method and apparatus for receiver adaptive phase clocked low power serial link |
| US8755480B1 (en) * | 2011-12-30 | 2014-06-17 | Altera Corporation | Integrated circuit (IC) clocking techniques |
| US8552776B2 (en) | 2012-02-01 | 2013-10-08 | Micron Technology, Inc. | Apparatuses and methods for altering a forward path delay of a signal path |
| US9166579B2 (en) * | 2012-06-01 | 2015-10-20 | Micron Technology, Inc. | Methods and apparatuses for shifting data signals to match command signal delay |
| US9054675B2 (en) | 2012-06-22 | 2015-06-09 | Micron Technology, Inc. | Apparatuses and methods for adjusting a minimum forward path delay of a signal path |
| US9001594B2 (en) | 2012-07-06 | 2015-04-07 | Micron Technology, Inc. | Apparatuses and methods for adjusting a path delay of a command path |
| US9329623B2 (en) | 2012-08-22 | 2016-05-03 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal |
| US8913448B2 (en) | 2012-10-25 | 2014-12-16 | Micron Technology, Inc. | Apparatuses and methods for capturing data in a memory |
| US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
| US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
| US9183904B2 (en) | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
| US9508417B2 (en) | 2014-02-20 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses for controlling timing paths and latency based on a loop delay |
| US9530473B2 (en) | 2014-05-22 | 2016-12-27 | Micron Technology, Inc. | Apparatuses and methods for timing provision of a command to input circuitry |
| US9531363B2 (en) | 2015-04-28 | 2016-12-27 | Micron Technology, Inc. | Methods and apparatuses including command latency control circuit |
| US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
| US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
| US9601170B1 (en) | 2016-04-26 | 2017-03-21 | Micron Technology, Inc. | Apparatuses and methods for adjusting a delay of a command signal path |
| US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
| US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
| CN113810893B (zh) * | 2021-11-17 | 2022-03-18 | 北京紫光青藤微系统有限公司 | 用于时钟信号恢复的装置及方法、nfc芯片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515490C2 (sv) | 1993-12-03 | 2001-08-13 | Ericsson Telefon Ab L M | Signaleringssystem |
| JP2710214B2 (ja) * | 1994-08-12 | 1998-02-10 | 日本電気株式会社 | フェーズロックドループ回路 |
| JP2773703B2 (ja) * | 1995-10-05 | 1998-07-09 | 日本電気株式会社 | Ｐｌｌ回路 |
| US5859669A (en) * | 1996-11-26 | 1999-01-12 | Texas Instruments Incorporated | System for encoding an image control signal onto a pixel clock signal |
| JP2000132266A (ja) * | 1998-10-23 | 2000-05-12 | Mitsubishi Electric Corp | 内部クロック信号発生回路、位相比較器、および内部クロック信号発生回路の試験方法 |
| JP2003163592A (ja) * | 2001-11-26 | 2003-06-06 | Mitsubishi Electric Corp | 位相比較器およびそれを用いたクロック発生回路 |
| JP2003304225A (ja) * | 2002-04-09 | 2003-10-24 | Mitsubishi Electric Corp | データリカバリ回路 |
| US6801080B1 (en) * | 2003-04-07 | 2004-10-05 | Pericom Semiconductor Corp. | CMOS differential input buffer with source-follower input clamps |
| KR100559378B1 (ko) * | 2004-07-02 | 2006-03-10 | 삼성전자주식회사 | 동작 주파수에 따라 소모 전류를 제어하는 저전압 차동신호 방식 수신 장치 및 그 동작 방법 |
| US7221201B2 (en) * | 2004-08-11 | 2007-05-22 | Micron Technology, Inc. | Fast-locking digital phase locked loop |
| JP2010503256A (ja) * | 2006-08-29 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高速ｌｖｄｓ通信の同期のための方法及びシステム |
-
2008
- 2008-03-12 JP JP2008063004A patent/JP4438877B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-04 EP EP09250612A patent/EP2101438A3/en not_active Withdrawn
- 2009-03-11 US US12/401,657 patent/US8467490B2/en not_active Expired - Fee Related
- 2009-03-12 CN CN200910127263A patent/CN101534187A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US8467490B2 (en) | 2013-06-18 |
| EP2101438A2 (en) | 2009-09-16 |
| US20090232250A1 (en) | 2009-09-17 |
| JP2009219035A (ja) | 2009-09-24 |
| EP2101438A3 (en) | 2009-10-07 |
| CN101534187A (zh) | 2009-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4438877B2 (ja) | 通信システム、受信装置、および受信方法 | |
| JP5600237B2 (ja) | 集積回路 | |
| US7656984B2 (en) | Circuits and methods for recovering a clock signal | |
| US7814359B2 (en) | High-speed phase-adjusted quadrature data rate (QDR) transceiver and method thereof | |
| US9973329B2 (en) | Circuit and method for creating additional data transitions | |
| Loh et al. | A 3x9 Gb/s shared, all-digital CDR for high-speed, high-density I/O | |
| Song et al. | A 0.47–0.66 pJ/bit, 4.8–8 Gb/s I/O transceiver in 65 nm CMOS | |
| US20100135430A1 (en) | Data transmitting device, data receiving device, data transmitting system, and data transmitting method | |
| Lee et al. | A 5-Gb/s 0.25-/spl mu/m CMOS jitter-tolerant variable-interval oversampling clock/data recovery circuit | |
| US7456673B2 (en) | Multi-phase clock generator | |
| US8278969B2 (en) | Method and apparatus for voltage level shifting with concurrent synchronization | |
| KR20120061761A (ko) | 시리얼 데이터의 수신 회로, 수신 방법 및 이들을 이용한 시리얼 데이터의 전송 시스템, 전송 방법 | |
| KR20210020584A (ko) | 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치 | |
| US6407682B1 (en) | High speed serial-deserializer receiver | |
| US9088276B2 (en) | Pre-emphasis control circuit for adjusting the magnitude of a signal over a period according to a fraction of a bit-time | |
| JP2008153983A (ja) | ラッチ回路およびデシリアライザ回路 | |
| CN107925639A (zh) | 脉冲决策反馈均衡电路 | |
| JP2004356701A (ja) | ハーフレートｃｄｒ回路 | |
| JP5682458B2 (ja) | データ送受信システム | |
| KR100646336B1 (ko) | 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기 | |
| KR20230012692A (ko) | 용량성 송신기 | |
| Song et al. | Low-Power 10-Gb/s Transmitter for High-Speed Graphic DRAMs Using 0.18-$\mu\hbox {m} $ CMOS Technology | |
| US11095426B1 (en) | Method and apparatus for clock recovery | |
| JP7324579B2 (ja) | 半導体回路、データ伝送システム及び半導体回路の動作方法 | |
| Ghaderi et al. | An 8Gb/s serial link transceiver, using MPPM and PAM schemes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |