TWI477953B - 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法 - Google Patents

電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法 Download PDF

Info

Publication number
TWI477953B
TWI477953B TW099129324A TW99129324A TWI477953B TW I477953 B TWI477953 B TW I477953B TW 099129324 A TW099129324 A TW 099129324A TW 99129324 A TW99129324 A TW 99129324A TW I477953 B TWI477953 B TW I477953B
Authority
TW
Taiwan
Prior art keywords
mos transistor
type mos
transistor
coupled
gate
Prior art date
Application number
TW099129324A
Other languages
English (en)
Other versions
TW201209560A (en
Inventor
Wei Jie Lee
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Priority to TW099129324A priority Critical patent/TWI477953B/zh
Priority to US13/047,797 priority patent/US20120049906A1/en
Publication of TW201209560A publication Critical patent/TW201209560A/zh
Application granted granted Critical
Publication of TWI477953B publication Critical patent/TWI477953B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Description

電源開啟/重置電路與相關控制數位電路之開啟/重置狀態的方法
本發明係揭露一種電源開啟/重置電路與相關之控制數位電路之開啟/重置狀態的方法，尤指一種包含有至少一個以串疊(Stack)方式串聯之電晶體的電源開啟/重置電路與相關之控制數位電路之開啟/重置狀態的方法。
一般的積體電路為了整合更多的功能，已多是系統單晶片(System-on-a-chip，SOC)與混合模式(mixed-mode)的型態，基本上包含數位電路與類比電路，而數位電路部份除了提供控制、邏輯運算、資料儲存等等功能外，也需包含積體電路初始狀況(initial condition)的設定，而初始狀況之初始值的設定需要有一所謂開啟/重置訊號(Power on/Reset Signal)。
請參閱第1圖與第2圖，其為先前技術中所揭露之二種積體電路的示意圖。第1圖所圖示之積體電路100包含一電源開啟/重置電路(Power On/Reset Circuit)110、一穩壓器(Regulator)120、一電源開啟/重置脈衝產生器130、及一數位電路140。電源開啟/重置電路110與穩壓器120係以一直流電壓源VDD來供應電源。電源開啟/重置電路110用來產生一開啟/重置訊號，以適時的決定開啟或重置數位電路140的時機；電源開啟/重置脈衝產生器130會根據電源開啟/重置電路110所產生的開啟/重置訊號與穩壓器120所提供的電源來產生一重置脈衝，使得數位電路140可根據該開啟/重置訊號對應的致能時間被啟動或重置。同理，第2圖所圖示之積體電路200包含電源開啟/重置電路110、穩壓器120、一電源開啟/重置脈衝產生器230、及數位電路140。電源開啟/重置脈衝產生器230亦用來根據穩壓器120提供的電源與電源開啟/重置電路110所產生之該開啟/重置訊號來產生該重置脈衝，以決定數位電路140被開啟或被重置的時機。一般積體電路係以第1圖或第2圖所示的方式來實現其對數位電路的重置。
在理想的情況下，供給積體電路100及200之電壓源VDD只會被開啟一次，接著並持續進行其運作。然而實際的使用或測試時，會有非理想的情形發生，使得電源開啟與關閉連續重複產生。例如：提供給積體電路的電壓源由起始狀態被開啟，電壓源電位由0伏特上升至3伏特，然後再因電壓源被關閉，該電壓源之電位由3伏特下降至0.9伏特，這時電壓源剛好又被開啟，電壓源之電位由0.9伏特上升至3伏特，如此非理想的變化。
請參閱第3圖，其為先前技術中常使用之電源開啟/重置電路250用來產生上述之開啟/重置訊號的示意圖。如第3圖所示，電源開啟/重置電路250包含一電壓追隨模組310、一P型金氧半電晶體QS1、一N型金氧半電晶體QS2、及一反向器INV，其中電壓追隨模組310係以一直流電壓源VCC供電。電壓追隨模組310所產生之一電壓V1的電位會追隨著直流電壓源VCC的電位變化。P型金氧半電晶體QS1與N型金氧半電晶體QS2即對電壓V1實施反向器的功能，使得所產生的電壓V2之電位係與電壓V1相反。最後電壓V2再經由反向器INV的運作而被轉換為第3圖所示之開啟/重置訊號。例如在電源開啟/重置電路250中，電壓源VCC之電位由0伏特上升到3伏特，電壓V1之電位會跟隨著電壓源VCC上升，當電壓V1之電壓準位尚未上升至足以觸發由電晶體QS1與電晶體QS2所組成的反向器時，電壓V2的電位變化等同於電壓源VCC的電位變化，使得耦接於其後的反向器INV此時的輸出維持一低電壓準位0V，亦即開啟/重置訊號此時輸出一低電壓準位重置後端的數位電路。而後電壓V1上升至足以觸發由電晶體QS1與電晶體QS2所組成的反向器時，電壓V2轉態為一低電壓準位，耦接於其後的反向器INV輸出一高電壓準位3伏特，以結束電源開啟/重置電路250對數位電路的重置。
但當接下來電壓源VCC之電位產生如上所述由3伏特下降至0.9伏特再上升至3伏特的變化情況時，先前技術之電源開啟/重置電路250將不會再次對後端之數位電路于以重置，然而電壓源VCC在此電位變化過程中的最低電位0.9伏特對一般的數位電路來說，已低於可正常運作的最低電壓準位，因此使得該數位電路內所記錄的資料進入一個未知狀態(Unknown Status)，最後導致該數位電路無法繼續正常運作，此乃係因電源開啟/重置電路250中之電壓V1追隨電壓源VCC所變化的電壓準位，不足以使得由電晶體QS1與電晶體QS2所組成的反向器再次觸發轉態所致。
本發明揭露一種電源開啟/重置電路。該電源開啟/重置電路包含一電壓追隨模組、一反向放大模組、及至少一個以串疊方式(Stack)串聯之第一電晶體。該電壓追隨模組耦接於一第一直流電壓源。該電壓追隨模組係產生一第一類比訊號。該第一類比訊號之電位高低變化係跟隨該第一直流電壓源之電位高低變化。該反向放大模組用來接收該第一類比訊號並產生一第二類比訊號。該第二類比訊號之電位邏輯係與該第一類比訊號之電位邏輯相反。該電源開啟/重置電路係根據該第二類比訊號來控制一數位電路之開啟/重置狀態。該反向放大模組係利用串疊電晶體的方式去調整該第二類比訊號。
本發明係揭露一種控制數位電路之開啟/重置狀態的方法。該方法包含使一第一類比訊號之電位高低變化跟隨一第一直流電壓源之電位高低變化；反轉該第一類比訊號之電位邏輯，並提高或降低已反轉電位邏輯之該第一類比訊號的電位，以產生一第二類比訊號；調整反轉時之啟始條件，並以串疊電晶體的方式調整該第二類比訊號；以及以該第二類比訊號控制一開啟/重置訊號，並藉由該開啟/重置訊號控制一數位電路之開啟/重置狀態。
請參閱第4圖，其為本發明所揭露之電源開啟/重置電路300的示意圖。如第4圖所示，電源開啟/重置電路300包含電壓追隨模組310、一反向放大模組320、一電流供給器330、及一反相邏輯模組340。請同時參閱第8圖，其為根據本發明之一實施例所揭露之第4圖所示的反向放大模組320之詳細示意圖。如第8圖所示，反向放大模組320包含一反向器CM及一電晶體組TN。
電壓追隨模組310包含P型金氧半電晶體Q12、Q13、Q14、Q17、Q18、N型金氧半電晶體Q11、Q15、Q16及一電容C1，並耦接於一直流電壓源VDD1以形成第4圖所示之等效電流源I1。P型金氧半電晶體Q12之源極耦接於直流電壓源VDD1。P型金氧半電晶體Q13之源極耦接於P型金氧半電晶體Q12之汲極與閘極。P型金氧半電晶體Q13之基極耦接於P型金氧半電晶體Q12之基極。P型金氧半電晶體Q14之源極耦接於P型金氧半電晶體Q12之源極。P型金氧半電晶體Q14之閘極耦接於P型金氧半電晶體Q12之閘極。P型金氧半電晶體Q14之汲極係耦接於P型金氧半電晶體Q13之閘極。N型金氧半電晶體Q11之汲極耦接於P型金氧半電晶體Q14之汲極與P型金氧半電晶體Q13之閘極。N型金氧半電晶體Q15之汲極耦接於N型金氧半電晶體Q11之源極與N型金氧半電晶體Q15之閘極。N型金氧半電晶體Q15之源極接地。N型金氧半電晶體Q16之源極接地。N型金氧半電晶體Q16之閘極耦接於N型金氧半電晶體Q15之閘極。N型金氧半電晶體Q16之汲極耦接於N型金氧半電晶體Q11之閘極。P型金氧半電晶體Q17之汲極耦接於N型金氧半電晶體Q16之汲極。P型金氧半電晶體Q17之閘極耦接於N型金氧半電晶體Q15之閘極。P型金氧半電晶體Q18之汲極耦接於P型金氧半電晶體Q17之源極。P型金氧半電晶體Q18之閘極耦接於P型金氧半電晶體Q17之閘極。P型金氧半電晶體Q18之源極耦接於P型金氧半電晶體Q12之源極。在電壓追隨模組310中，類比訊號V1之電位變化會跟隨直流電壓源VDD1之電位變化，亦即如先前技術中所述開啟/重置訊號Trig1之電位跟隨直流電壓源VDD1之電位的情形。
電晶體組TN包含至少一個以串疊方式(Stack)串聯之N型金氧半電晶體QN1、...、QNm。其中電晶體QN1耦接於互補式金氧半電晶體CM，電晶體QNm之源極接地。反向器CM包含P型金氧半電晶體Q21及N型金氧半電晶體Q22。N型金氧半電晶體Q22之閘極耦接於電壓追隨模組310之一輸出端以接收一類比訊號V1。P型金氧半電晶體Q21之閘極係耦接於N型金氧半電晶體Q22之閘極。P型金氧半電晶體Q21之源極耦接於一直流電壓源VDD2，且P型金氧半電晶體之Q21汲極耦接於N型金氧半電晶體Q22之汲極並輸出一類比訊號V2，其中類比訊號V2之電位極性相反於類比訊號V1，且類比訊號V2係為後端之一數位電路控制其開啟/重置狀態的依據。電晶體QN1之汲極耦接於N型金氧半電晶體Q22之源極。
電流供給器330包含N型金氧半電晶體Q31、Q32、Q37及P型金氧半電晶體Q33、Q34。N型金氧半電晶體Q31之汲極透過電流供給器330所產生之一等效電流源I2耦接於直流電壓源VDD1及N型金氧半電晶體Q31之閘極。N型金氧半電晶體Q32之閘極耦接於N型金氧半電晶體Q31之閘極。N型金氧半電晶體Q37之閘極耦接於N型金氧半電晶體Q32之閘極。P型金氧半電晶體Q33之閘極與汲極耦接於N型金氧半電晶體Q32之汲極。且P型金氧半電晶體Q33之源極耦接於直流電壓源VDD1。P型金氧半電晶體Q34之閘極耦接於P型金氧半電晶體Q33之閘極。P型金氧半電晶體Q34之源極耦接於直流電壓源VDD1。電流供給器另外包含三個P型金氧半電晶體Q38、Q39、Q40。P型金氧半電晶體Q38、Q39、Q40的閘極係彼此相耦接並皆接地。P型金氧半電晶體Q38的源極耦接於直流電壓源VDD1。P型金氧半電晶體Q38的汲極耦接於P型金氧半電晶體Q39的源極。P型金氧半電晶體Q39的汲極耦接於P型金氧半電晶體Q40的源極。P型金氧半電晶體Q40的汲極耦接於N型金氧半電晶體Q31的汲極。
反相邏輯模組340包含P型金氧半電晶體Q35及N型金氧半電晶體Q36。P型金氧半電晶體Q35之閘極耦接於反向器CM。P型金氧半電晶體Q35之源極耦接於P型金氧半電晶體Q34之汲極。N型金氧半電晶體Q36之閘極耦接於P型金氧半電晶體Q35之閘極。N型金氧半電晶體Q36之汲極耦接於P型金氧半電晶體Q35之汲極。N型金氧半電晶體Q36之源極耦接於N型金氧半電晶體Q37之汲極。P型金氧半電晶體Q35之基極係耦接於直流電壓源VDD1。N型金氧半電晶體Q36之基極耦接於N型金氧半電晶體Q37之基極。其中電晶體Q34、Q35在輸出電壓Vout處產生一等效電容C2，且電晶體Q36、Q37在輸出電壓Vout處產生一等效電容C3。反相邏輯模組340透過電流供給器330所包含之電晶體Q32、Q33、Q34、Q37來得到其所需要的操作電流，電流供給器330亦用來將該操作電流控制在一臨界電流強度以下，以產生如第4圖所示位於電容C2與C3之間節點的開啟/重置訊號Vout；開啟/重置訊號Vout之電位邏輯與第二類比訊號V2相反，並直接用於控制上述數位電路之開啟/重置狀態，換言之，透過第二類比訊號V2可間接控制上述數位電路之開啟/重置狀態。
在第4圖所示之開啟/重置電路300與第8圖所示之反向放大模組320中，在節點N1(位於N型金氧半電晶體Q11之閘極)之電壓隨著電壓源VDD1提供而上升，當節點N1之電壓上升至足夠開啟(turn on)Q11電晶體後，電流源I1經P型金氧半電晶體Q12與Q13向電容C1充電。因電容器C1之充電，在電晶體Q13的汲極處產生類比訊號V1並提供給反向放大模組320。類比訊號V1之電位會直接影響到反向放大模組320所輸出之類比訊號V2之電位，且類比訊號V2之電位也會影響到用來提供給後端數位電路之開啟/重置訊號Vout的電位。請參閱第6圖，反向放大模組320包含之電晶體組TN，藉由包含至少一個以串疊方式串聯之電晶體，將反相放大模組320之電壓轉換特徵(voltage transfer characteristic)曲線L1向右移動至L2，使得類比訊號V1在之前所述直流電壓源VDD1因電源關閉(例如電位由3伏特驟減至0.9伏特)且接著直流電壓源VDD1又恰巧開啟(例如電位由0.9伏特再次上升至3伏特)過程中，類比訊號V2得以再次觸發轉態，也就是說反向放大模組320會經由反相邏輯模組340，發出開啟/重置訊號Vout到如第1-2圖所示之數位開啟/重置脈衝產生器230，進而產生一重置脈衝，以將第1-2圖所示之數位電路140于以重置。
請參閱第6圖與第7圖，其中二圖分別輸入一非理想之電壓源VDD1(電壓源VDD1連續重複產生開啟與關閉的狀況，如先前技術所提及)到第3圖所示之電源開啟/重置電路250與第8圖所示之電源開啟/重置電路300後，各自輸出開啟/重置訊號Vout的波形示意圖。觀察第6圖可知，開啟/重置訊號Vout在非理想電壓源VDD1之電位由3伏特下降至0.9伏特時也跟隨著由3伏特下降至0.9伏特，並在之後隨即由0.9伏特直接回升至3伏特，因此會產生如先前技術所述開啟/重置訊號無法有效的重新開啟後端之數位電路的問題。而反觀第7圖可知，開啟/重置訊號Vout在非理想電壓源VDD1之電位由3伏特下降至0.9伏特並跟隨著由3伏特下降至0.9伏特時，會受到反向器CM及電晶體組TN的影響而短暫的被下拉至0伏特，然後才由0伏特回升至3伏特，因此開啟/重置訊號Vout之電位足以使後端之數位電路產生一次有效的開啟，而避免了如先前技術所述無法順利重新開啟的問題。
在本發明之其他實施例中，第8圖所示之電晶體組TN可各自被第9圖所示之電晶體組Tnpn、第10圖所示之電晶體組Tpnp、第11圖所示之電晶體組TP所取代，而達成與第8圖所示電晶體組TN相同的目的；其中電晶體組Tnpn包含有至少一個以串疊方式串聯的npn型雙載子電晶體Qnpn1、...、Qnpnm，電晶體組Tpnp包含有至少一個以串疊方式串聯的pnp型雙載子電晶體Qnpn1、...、Qnpnm，且電晶體組TP包含有至少一個以串疊方式串聯的P型金氧半電晶體QP1、...、QPm。
除此以外，在本發明之部分實施例中，電晶體組TN、TP、Tnpn、Tpnp的設置位置也並非受限耦接於N型金氧半電晶體Q22。如第12圖所示，電晶體組TN直接耦接於P型金氧半電晶體Q21，且電晶體QN1之汲極耦接於直流電壓源VDD1，電晶體QNm之源極耦接於P型金氧半電晶體Q21之源極。當第12圖所示之電晶體組TN以電晶體組TP、Tnpn、或Tpnp取代時，其設置方式係類似於第8圖所示電晶體組TN，此處不再多加贅述。再者，如第13圖所示，互補式金氧半電晶體CM中P型金氧半電晶體Q21與N型金氧半電晶體Q22亦可各自耦接於電晶體組TP與TN，且在本發明之其他實施例中，第13圖所示電晶體組TP與TN亦可以其他上述之電晶體組替換。因此將第12、13圖中所示之電晶體組以第8-11圖所示之電晶體組替換而產生之其他實施例，仍應屬於本發明之範疇。
請參閱第14圖，其為第4-13圖所揭露電源開啟/重置電路之運作方法的概略示意圖。如第14圖所示，該方法包含步驟如下：
步驟402：使第一類比訊號之電位高低變化跟隨第一直流電壓源之電位高低變化。
步驟404：反轉第一類比訊號之電位邏輯，以產生第二類比訊號。
步驟406：調整反轉時之啟始條件，以調整第二類比訊號之電壓轉換特性曲線。
步驟408：以第二類比訊號之電位邏輯以產生開啟/重置訊號，並藉由開啟/重置訊號控制數位電路之開啟/重置狀態。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200．．．積體電路
250、300．．．電源開啟/重置電路
120．．．穩壓器
130．．．電源開啟/重置脈衝產生器
140．．．數位電路
230．．．電源開啟/重置脈衝產生器
310．．．電壓追隨模組
330．．．電流供給器
340．．．反相邏輯模組
402、404、406、408．．．步驟
I1、I2、I3．．．等效電流源
C1、C2、C3．．．電容
Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q21、Q22、Q31、Q32、Q33、Q34、Q35、Q36、Q37、Q38、Q39、Q40、QN1、QNm、QP1、QPm、Qnpn1、Qnpnm、Qpnp1、Qpnpm、QS1、QS2．．．電晶體
V1、V2．．．類比電壓
Vout．．．開啟/重置訊號
TN、TP、Tnpn、Tpnp．．．電晶體組
VDD1、VDD2、VCC．．．直流電壓源
CM、INV．．．反向器
第1圖與第2圖為先前技術中所揭露之二種積體電路的示意圖。
第3圖為先前技術中常使用之電源開啟/重置電路的示意圖。
第4圖為根據本發明之實施例所揭露之第3圖所示的電源開啟/重置電路之詳細示意圖。
第5圖為第8圖所示之反向放大模組包含之電晶體組藉由包含至少一個以串疊方式串聯之電晶體，將反相放大模組之電壓轉換特徵曲線向右移動的示意圖。
第6圖與第7圖示意分別輸入一非理想之電壓源到第3圖所示之電源開啟/重置電路與第4圖所示之電源開啟/重置電路後，各自輸出開啟/重置訊號的波形示意圖。
第8-13圖為第4圖所示反向放大模組之不同實施例的示意圖。
第14圖為第4-13圖所揭露電源開啟/重置電路之運作方法的概略示意圖。
320．．．反向放大模組
Q21、Q22、QN1、QNm．．．電晶體
V1、V2．．．類比電壓
TN．．．電晶體組
VDD2．．．直流電壓源
CM．．．反向器

Claims (20)

  1. 一種電源開啟/重置電路，包含：一電壓追隨模組，耦接於一第一直流電壓源，該電壓追隨模組係產生一第一類比訊號，且該第一類比訊號之電位高低變化係跟隨該第一直流電壓源之電位高低變化；一反向放大模組，包含：一第一N型金氧半電晶體，其閘極係耦接於該電壓追隨模組之一輸出端以接收該第一類比訊號；及一第一P型金氧半電晶體，其閘極係耦接於該第一N型金氧半電晶體之閘極，該第一P型金氧半電晶體之源極係耦接於一第二直流電壓源，且該第一P型金氧半電晶體之汲極係耦接於該第一N型金氧半電晶體之汲極並輸出一第二類比訊號，該第二類比訊號之電位邏輯係與該第一類比訊號之電位邏輯相反；及一第一電晶體組，包含至少一個以串疊方式串聯之第一電晶體，該第一電晶體組耦接於該第一N型金氧半電晶體的源極或耦接於該第一P型金氧半電晶體的源極，每一第一電晶體包含第一極、第二極及控制極，而該控制極連接至該第一極，且該控制極用以控制該第一極與該第二極之間的電性連接；且該電源開啟/重置電路係根據該第二類比訊號來控制一數位電路之開啟/重置狀態，其中該反向放大模組係利用 串疊電晶體的方式去調整該第二類比訊號。
  2. 如請求項1所述之電源開啟/重置電路，其中該第一電晶體組的該至少一個第一電晶體中的一個第一電晶體耦接於該第一N型金氧半電晶體之源極。
  3. 如請求項2所述之電源開啟/重置電路，其中該第二直流電壓源之電位係高於該第一直流電壓源之電位。
  4. 如請求項2所述之電源開啟/重置電路，其中該反向放大模組另包含：一第二電晶體組，包含至少一個以串疊方式串聯之第二電晶體，其中一第二電晶體係耦接於該第二直流電壓源，且另有一第二電晶體係耦接於該第一P型金氧半電晶體之源極。
  5. 如請求項4所述之電源開啟/重置電路，其中該至少一個第一電晶體係為N型金氧半電晶體，且該至少一個第二電晶體係為P型金氧半電晶體。
  6. 如請求項4所述之電源開啟/重置電路，其中該至少一個第一電晶體係為P型金氧半電晶體，且該至少一個第二電晶體係為N型金氧半電晶體。
  7. 如請求項4所述之電源開啟/重置電路，其中該至少一個第一電晶體係為npn型雙載子接面電晶體，且該至少一個第二電晶體係為pnp型雙載子接面電晶體。
  8. 如請求項4所述之電源開啟/重置電路，其中該至少一個第一電晶體係為pnp型雙載子接面電晶體，且該至少一個第二電晶體係為npn型雙載子接面電晶體。
  9. 如請求項1所述之電源開啟/重置電路，其中該第一電晶體組的該至少一個第一電晶體中的一個第一電晶體之第一極耦接於該第一P型金氧半電晶體之源極。
  10. 如請求項9所述之電源開啟/重置電路，其中該第二直流電壓源之電位係高於該第一直流電壓源之電位。
  11. 如請求項9所述之電源開啟/重置電路，其中該反向放大模組另包含：一第二電晶體組，包含至少一個以串疊方式串聯之第二電晶體，其中一第二電晶體係耦接於該第一N型金氧半電晶體之源極。
  12. 如請求項11所述之電源開啟/重置電路，其中該至少一個第一電晶體係為N型金氧半電晶體，且該至少一個第二電晶體係為 P型金氧半電晶體。
  13. 如請求項11所述之電源開啟/重置電路，其中該至少一個第一電晶體係為P型金氧半電晶體，且該至少一個第二電晶體係為N型金氧半電晶體。
  14. 如請求項11所述之電源開啟/重置電路，其中該至少一個第一電晶體係為npn型雙載子接面電晶體，且該至少一個第二電晶體係為pnp型雙載子接面電晶體。
  15. 如請求項11所述之電源開啟/重置電路，其中該至少一個第一電晶體係為pnp型雙載子接面電晶體，且該至少一個第二電晶體係為npn型雙載子接面電晶體。
  16. 如請求項1所述之電源開啟/重置電路，其中該電壓追隨模組係包含：一第二P型金氧半電晶體，其源極係耦接於該第一直流電壓源；一第三P型金氧半電晶體，其源極係耦接於該第二P型金氧半電晶體之汲極與閘極，該第三P型金氧半電晶體之基極係耦接於該第二P型金氧半電晶體之基極；一第四P型金氧半電晶體，其源極係耦接於該第二P型金氧半電晶體之源極，該第四P型金氧半電晶體之閘極係耦接於該第二P型金氧半電晶體之閘極，且該第四P型金氧半電 晶體之汲極係耦接於該第三P型金氧半電晶體之閘極；一第二N型金氧半電晶體，其汲極係耦接於該第四P型金氧半電晶體之汲極與該第三P型金氧半電晶體之閘極；一第三N型金氧半電晶體，其汲極係耦接於該第二N型金氧半電晶體之源極與該第三N型金氧半電晶體之閘極，且該第三N型金氧半電晶體之源極係接地；一第四N型金氧半電晶體，其源極係接地，該第四N型金氧半電晶體之閘極係耦接於該第三N型金氧半電晶體之閘極，且該第四N型金氧半電晶體之汲極係耦接於該第二N型金氧半電晶體之閘極；一第五P型金氧半電晶體，其汲極係耦接於該第四N型金氧半電晶體之汲極，且該第五P型金氧半電晶體之閘極係耦接於該第三N型金氧半電晶體之閘極；及一第六P型金氧半電晶體，其汲極係耦接於該第五P型金氧半電晶體之源極，該第六P型金氧半電晶體之閘極係耦接於該第五P型金氧半電晶體之閘極，且該第六P型金氧半電晶體之源極係耦接於該第二P型金氧半電晶體之源極。
  17. 如請求項1所述之電源開啟/重置電路，另包含：一電流供給器，耦接於該第一直流電壓源，並用來產生一電流；及一反相邏輯模組，耦接於該反向放大模組以接收該第二類比訊號，並耦接於該電流供給器以被該電流所驅動，該電流供 給器亦用來控制該電流之強度在一臨界電流強度以下，且該反相邏輯模組係反轉該第二類比訊號之電位邏輯以產生一開啟/重置訊號，使得該電源開啟/重置電路藉由該開啟/重置訊號來控制該數位電路之開啟/重置狀態。
  18. 如請求項17所述之電源開啟/重置電路，其中該電流供給器係包含：一第二N型金氧半電晶體，其汲極係耦接於該第一直流電壓源及該第二N型金氧半電晶體之閘極；一第三N型金氧半電晶體，其閘極係耦接於該第二N型金氧半電晶體之閘極；一第四N型金氧半電晶體，其閘極係耦接於該第三N型金氧半電晶體之閘極；一第二P型金氧半電晶體，其閘極與汲極係耦接於該第三N型金氧半電晶體之汲極，且該第二P型金氧半電晶體之源極係耦接於該第一直流電壓源；及一第三P型金氧半電晶體，其閘極係耦接於該第二P型金氧半電晶體之閘極，且該第三P型金氧半電晶體之源極係耦接於該第一直流電壓源；其中該反相邏輯模組係包含：一第四P型金氧半電晶體，其閘極係耦接於該互補式金氧半電晶體，該第四P型金氧半電晶體之源極係耦接於該第三P型金氧半電晶體之汲極；及 一第五N型金氧半電晶體，其閘極係耦接於該第四P型金氧半電晶體之閘極，該第五N型金氧半電晶體之汲極係耦接於該第四P型金氧半電晶體之汲極，且該第五N型金氧半電晶體之源極係耦接於該第四N型金氧半電晶體之汲極；其中該第四P型金氧半電晶體之基極係耦接於該第一直流電壓源，且該第五N型金氧半電晶體之基極係耦接於該第四N型金氧半電晶體之基極。
  19. 一種控制數位電路之開啟/重置狀態的方法，包含：使一第一類比訊號之電位高低變化跟隨一第一直流電壓源之電位高低變化；反轉該第一類比訊號之電位邏輯，以產生一第二類比訊號；調整反轉時之啟始條件，並以串疊電晶體的方式調整該第二類比訊號，而每一串疊的電晶體包含第一極、第二極及控制極，而該控制極連接至該第一極，且該控制極用以控制該第一極與該第二極之間的電性連接；以及以該第二類比訊號控制一開啟/重置訊號，並藉由該開啟/重置訊號控制一數位電路之開啟/重置狀態。
  20. 如請求項19所述之方法，另包含：反轉該第二類比訊號之電位邏輯以產生該開啟/重置訊號，以藉由該開啟/重置訊號來控制該數位電路之開啟/重置狀態。
TW099129324A 2010-08-31 2010-08-31 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法 TWI477953B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099129324A TWI477953B (zh) 2010-08-31 2010-08-31 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法
US13/047,797 US20120049906A1 (en) 2010-08-31 2011-03-15 Power On/Reset Circuit and Method of Controlling On/Reset Status of Digital Circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099129324A TWI477953B (zh) 2010-08-31 2010-08-31 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法

Publications (2)

Publication Number Publication Date
TW201209560A TW201209560A (en) 2012-03-01
TWI477953B true TWI477953B (zh) 2015-03-21

Family

ID=45696325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129324A TWI477953B (zh) 2010-08-31 2010-08-31 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法

Country Status (2)

Country Link
US (1) US20120049906A1 (zh)
TW (1) TWI477953B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528184A (en) * 1992-06-26 1996-06-18 Sgs-Thomson Microelectronics, S.R.L. Power-on reset circuit having a low static power consumption
TW494619B (en) * 2001-04-24 2002-07-11 Sunplus Technology Co Ltd Switchable voltage follower and bridge-type driving circuit using switchable voltage follower
US6930534B1 (en) * 2003-05-16 2005-08-16 Transmeta Corporation Temperature compensated integrated circuits
US20080246509A1 (en) * 2007-04-06 2008-10-09 Ping Xiao Power-on-reset circuitry

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032098A (ja) * 2001-07-16 2003-01-31 Oki Electric Ind Co Ltd 出力バッファ回路
JP3696157B2 (ja) * 2001-12-19 2005-09-14 株式会社東芝 レベルシフト回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528184A (en) * 1992-06-26 1996-06-18 Sgs-Thomson Microelectronics, S.R.L. Power-on reset circuit having a low static power consumption
TW494619B (en) * 2001-04-24 2002-07-11 Sunplus Technology Co Ltd Switchable voltage follower and bridge-type driving circuit using switchable voltage follower
US6930534B1 (en) * 2003-05-16 2005-08-16 Transmeta Corporation Temperature compensated integrated circuits
US20080246509A1 (en) * 2007-04-06 2008-10-09 Ping Xiao Power-on-reset circuitry

Also Published As

Publication number Publication date
TW201209560A (en) 2012-03-01
US20120049906A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5225876B2 (ja) パワーオンリセット回路
US10804888B1 (en) Delay circuit and electronic system equipped with delay circuit
US7924080B2 (en) Level shifter circuit
US9337842B1 (en) Low voltage differential signaling (LVDS) driving circuit
CN101675587A (zh) 具有互补差分输入级的比较器
CN102006054B (zh) 自举电路
US9397557B2 (en) Charge pump with wide operating range
US7724069B1 (en) Analog switch for operation outside power rails with low supply current
US6677798B2 (en) High speed voltage level shifter
CN115617116B (zh) 电流源电路、系统、芯片及电子设备
JP2012239046A (ja) ラッチ回路およびラッチ回路を用いた表示装置
US20240088896A1 (en) Stress reduction on stacked transistor circuits
JP4229804B2 (ja) 半導体出力回路
US20230238959A1 (en) Stress reduction on stacked transistor circuits
US8283947B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
JP4724575B2 (ja) レベル変換回路
TWI477953B (zh) 電源開啟／重置電路與相關控制數位電路之開啟／重置狀態的方法
US8736311B2 (en) Semiconductor integrated circuit
CN102570784B (zh) 电源开启/重置电路与控制数字电路开启/重置状态方法
US20140035624A1 (en) Circuit
JP2015136003A (ja) パワーオンリセット回路
US11271551B2 (en) Level shifter
CN219436662U (zh) 电源监测电路、电源管理系统和存储主控芯片
TWI533600B (zh) 差動轉單端轉換器裝置及方法
US8629696B2 (en) Semiconductor device and level shifting circuit for the same