CN113917967A

CN113917967A - 一种低功耗修调电路

Info

Publication number: CN113917967A
Application number: CN202111139409.8A
Authority: CN
Inventors: 周泽坤; 张志坚; 何金阳; 毕栋梁; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2021-09-26
Filing date: 2021-09-26
Publication date: 2022-01-11
Anticipated expiration: 2041-09-26
Also published as: CN113917967B

Abstract

本发明属于电子电路技术领域，具体涉及一种低功耗修调电路。本发明的目的是为了解决因工艺参数漂移导致芯片特性指标不理想的情况，提出了一种低功耗修调电路，并且该修调电路具有可拓展性，可组成多位修调电路。本发明的有益效果为，实现可在修调前后产生变化电位的电路，多个这种修调电路组成具有多位输出的系统来控制流片后芯片内部对应节点电位，从而解决因工艺漂移导致芯片指标性能不理想的情况。

Description

一种低功耗修调电路

技术领域

本发明属于电子电路技术领域，具体涉及一种低功耗修调电路。

背景技术

在集成电路中，修调电路是一种重要的电路。以集成电路中电压基准电路为例，工艺参数的不同很可能对最终流片出来的基准电压产生较大偏移影响。因此能否在流片出来后合理地根据测试结果调整基准电路中的相应电阻阻值，将对最终的基准电压是否符合要求起决定作用。如果不能给出芯片流片完成后对应的参数调整方案，将会导致芯片的良率与可靠性降低。目前通用的解决方案是采用修调电路，实现流片加工后芯片特性参数的调整。但传统的修调电路通常需要采用电流源等较为复杂电路，导致芯片功耗增加，这一现象在修调电路较多时更为明显。在修调电路的传统架构里面常采用ROM、Flash等结构，而这类结构在上电、掉电的过程中易导致trimming电路的错误。因此，研究出一种低功耗修调电路具有重要的意义。

发明内容

本发明的目的是为了解决因工艺参数漂移导致芯片特性指标不理想的情况，提出了一种低功耗修调电路，并且该修调电路具有可拓展性，可组成多位修调电路。

为实现上述目的，本发明的技术方案为：

一种低功耗修调电路，包括NMOS管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、熔丝和电容；NMOS管的栅极接输入和第三电阻的一端，NMOS管的源极接第三电阻的另一端和地，NMOS管的漏极接熔丝的一端和第一电阻的一端，熔丝的另一端接电源；第一电阻的另一端接第一PMOS管的源极；第一PMOS管的栅极接外部使能信号，其漏极接电容的一端、第二反相器的输入端和第三反相器的输入端，电容的另一端接地；第二PMOS管的源极通过第二电阻后接电源，其栅极接外部使能信号，其漏极接第一反相器的输入端；第二反相器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端和第三反相器的输入端，第三反相器的输出端接第四反相器的输入端，第四反相器的输出端接第五反相器的输入端，第五反相器的输出端为修调电路的输出端。

本发明的有益效果为，实现可在修调前后产生变化电位的电路，多个这种修调电路组成具有多位输出的系统来控制流片后芯片内部对应节点电位，从而解决因工艺漂移导致芯片指标性能不理想的情况。

附图说明

图1为修调电路结构示意图；

图2为修调电路在芯片上电时的Vgate信号时序图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

图1为修调电路的电路图，包含了一个NMOS管MS，两个PMOS管MP1、MP2，3个电阻R1-R3，5个反相器，一个熔丝。其中MS管的栅极通过大的下拉电阻R3连接至地，当片外不加信号时，IN端为低电平；当片外加高电平信号时，IN端为高电平。MP1和MP2管的栅极信号Vgate都是修调电路之外提供的信号，Vgate的时序如图2所示，包含复位阶段和置位阶段。值得注意的是：MS管导通时，因为它的导通电阻小，将产生较大电流；MP1、 MP2导通时，因为INV1、INV2输入端对地的导通电阻很大，使得流过MP1、MP2的电流很小，且Vgate维持低电平时间较短，因此可避免产生大的功耗。INV1、INV2、INV3、INV4、 INV5都是反相器，电容C1远大于INV1、INV2的栅寄生电容。

图2为修调电路在芯片上电时的Vgate信号时序图，在芯片上电后，在复位阶段，Vgate 信号将会有一小段的低电平窄脉冲；然后进入置位阶段，Vgate为高电平。

下面将对两种输入情况进行说明：

1、不熔断熔丝

芯片外部对这一位修调电路不做操作时，即图1中IN端由于电阻R3下拉至地，IN端的电位为低，MOS管MS关断。

上电开始后，在复位阶段，信号Vgate经历低电平窄脉冲，其电位为低，MOS管MP1、MP2导通。由于这个低电平窄脉冲的时间短，且INV2输入端对地的导通电阻很大，导通电流小，流过熔丝的电流小，不会熔断熔丝。反相器输入端被MP2、MP1拉至高电平，A节点和B节点的电位Va、Vb均被拉高，电容C1会被充电至高电平。同时，反相器INV1的输入端为高电平，所以INV1内部的NMOS管开启，存在一个对节点A下拉电流，但是由于MP1 管对节点A的上拉电流大于反相器INV1对节点A产生的下拉电流，Va仍然为较高电平；反相器INV2的输入端为高电平，所以INV2内部的NMOS管开启，存在一个对节点B下拉电流，但是由于MP2管对节点B的上拉电流大于反相器INV2对节点B产生的下拉电流，Vb 仍然为较高电平。

置位阶段，信号Vgate变为高电平，MOS管MP1、MP2截止，此时INV1、INV2输入端与Vdd的连接断开，电容C1和反相器INV1、INV2的输入端栅寄生电容都存储有电荷，由于电容C1的容值远大于INV1的栅寄生电容的容值，所以A节点的电压下降速度远小于B 节点。当Vb放电至低电平时Va还为较高电平，此时Vb的低电平再经过反相器INV1将对 Va进一步充电，使Va为高电平；Va的较高电平经过反相器INV2会把Vb维持在低电平。这样就形成了A、B节点电压的稳态，最终Va为高电平。OUT端为低电平。

掉电时，整个模块的供电电压Vdd逐渐下降，由反相器INV1维持的Va的高电平也将随着供电电压的下降而下降，最终将使电容C1完全放电，这就保证了每次掉电之后，电容C1 存储的电荷为0。

2、熔断熔丝

芯片外部对这一位修调电路进行操作时，即在芯片上电前将图1中IN端电位拉高一段时间，MOS管MS导通，MOS管MS导通电阻小，产生较长时间的大电流，这将会熔断熔丝，MP1管将断开与Vdd的连接。

上电开始后，在复位阶段，Vgate端经历低电平窄脉冲，其电位为低，MOS管MP2导通。INV1输入端将通过MP2被拉至高电平，而由于熔丝熔断导致MP1与Vdd断开连接，无法通过MP1给电容C1充电。INV1输入端的高电平经过反相器INV1，使得Va为低电平，电容C1无电荷存储；INV2的输入端为低电平，所以其输出端Vb为高电平。

置位阶段，Vgate端为高电平，MOS管MP2截止，这种情况下INV1、INV2输入端与 Vdd的连接均断开。反相器INV2的输入端为低电平，使其输出端Vb为高电平；反相器INV1 的输入端为高电平，使其输出端Va为低电平。这样就形成了A、B节点电压的稳态，最终 Va为低电平。OUT端为高电平。

在这种情况下，电容C1没有电荷存储，掉电后也是处于完全放电状态，这也保证了每次掉电之后，电容C1存储的电荷为0。

这样就可以在芯片流片后，根据测试性能的情况通过外部给探针的方式相应地调节修调电路的输出，当外部探针给高电平的时候，修调电路输出高电平；当不进行外部探针操作时，修调电路输出低电平。

综上所述，本发明实现了一种低功耗修调的电路结构。

Claims

1.一种低功耗修调电路，其特征在于，包括NMOS管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、熔丝和电容；NMOS管的栅极接输入和第三电阻的一端，NMOS管的源极接第三电阻的另一端和地，NMOS管的漏极接熔丝的一端和第一电阻的一端，熔丝的另一端接电源；第一电阻的另一端接第一PMOS管的源极；第一PMOS管的栅极接外部使能信号，其漏极接电容的一端、第二反相器的输入端和第三反相器的输入端，电容的另一端接地；第二PMOS管的源极通过第二电阻后接电源，其栅极接外部使能信号，其漏极接第一反相器的输入端；第二反相器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端和第三反相器的输入端，第三反相器的输出端接第四反相器的输入端，第四反相器的输出端接第五反相器的输入端，第五反相器的输出端为修调电路的输出端。