CN1574633A - 发送电路、传输电路以及驱动装置 - Google Patents

发送电路、传输电路以及驱动装置 Download PDF

Info

Publication number
CN1574633A
CN1574633A CNA2004100473088A CN200410047308A CN1574633A CN 1574633 A CN1574633 A CN 1574633A CN A2004100473088 A CNA2004100473088 A CN A2004100473088A CN 200410047308 A CN200410047308 A CN 200410047308A CN 1574633 A CN1574633 A CN 1574633A
Authority
CN
China
Prior art keywords
mentioned
output
circuit
signal
noninverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100473088A
Other languages
English (en)
Other versions
CN1320758C (zh
Inventor
细川朗央
西村浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1574633A publication Critical patent/CN1574633A/zh
Application granted granted Critical
Publication of CN1320758C publication Critical patent/CN1320758C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种即使传输线路具有象玻璃基板上的铝布线或铜布线那样的高电阻成分，也能够使接收电路的输入端的信号波形失真下拉，从而能够进行高速信号传输的发送电路、传输电路以及驱动装置。发送电路具有：具有非反相输出端和反相输出端，把根据输入信号而改变回路方向的信号电流输出到上述非反相输出端和反相输出端的驱动电路；检出上述输入信号的波形的边沿，使上述信号电流瞬时增加的输出波形控制电路。

Description

发送电路、传输电路以及驱动装置
技术领域
本发明涉及发送电路、传输电路以及驱动装置，特别是涉及适用于液晶显示装置、有机EL(电致发光)显示装置、等离子体显示装置等的发送电路、传输电路及驱动装置。
背景技术
以前，在矩阵型液晶显示装置、有机EL显示装置、等离子体显示装置等中，把从输入的1帧图像信号依次生成1条水平线的灰度等级数据信号和扫描信号并将其输出的时序控制器LSI(大规模集成电路)，和作为接受灰度等级数据信号、对显示面板的各数据线进行驱动的驱动装置的信号源驱动器LSI，一同安装在印刷布线基板上，时序控制器LSI和信号源驱动器LSI之间的信号传输以及串级连接的多个信号源驱动器LSI之间的信号传输是通过印刷布线的传输线路来进行的。并且，作为其传输电路，可以使用例如属于高速接口装置的LVDS(Low Voltage Differential Signaling，低电压差分信号)接口。
如图11所示，以前的LVDS接口的发送电路具有：一端连接于高电位侧电源VDD的恒流源6；一端连接于低电位侧电源VSS的恒流源7；在恒流源6的另一端与恒流源7的另一端之间串联连接的作为开关装置的N沟道型MOS晶体管N1及N沟道型MOS晶体管N2；在恒流源6的另一端与恒流源7的另一端之间串联连接的作为开关装置的N沟道型MOS晶体管N3及N沟道型MOS晶体管N4；连接在N沟道型MOS晶体管N1和N沟道型MOS晶体管N2的连接点的非反相输出端2；连接在N沟道型MOS晶体管N3和N沟道型MOS晶体管N4的连接点的反相输出端3。而且，在非反相输出端2和反相输出端3之间，通过双线传输线路，连接有接收电路的终端电阻，接收电路的电压比较器对终端电阻两端的电压进行判定，从而对信号逻辑进行识别。输入到输入端1的CMOS电平的非反相输入数据信号，被馈给N沟道型MOS晶体管N1的栅极端和N沟道型MOS晶体管N4的栅极端，非反相输入数据信号由CMOS型倒相电路5进行反转后的反相输入数据信号，被馈给N沟道型MOS晶体管N2的栅极端和N沟道型MOS晶体管N3的栅极端。并且，非反相输入数据信号为作为逻辑H的VDD电平时，使N沟道型MOS晶体管N1及沟道型MOS晶体管N4导通，使N沟道型MOS晶体管N2及N沟道型MOS晶体管N3截止，从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路、终端电阻、传输线路、反相输出端3、N沟道型MOS晶体管N4，到恒流源7，构成回路信号电流，接收电路对逻辑H电平进行识别；非反相输入数据信号为作为逻辑L的VSS电平时，使N沟道型MOS晶体管N1及N沟道型MOS晶体管N4截止，使N沟道型MOS晶体管N2及N沟道型MOS晶体管N3导通，从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路、终端电阻、传输线路、非反相输出端2、N沟道型MOS晶体管N2，到恒流源7，构成逆向回路信号电流，接收电路对逻辑L电平进行识别(例如参照专利文献1)。
[专利文献1]
特开2000-31810号公报(图13)
近几年，以显示装置的小型化、轻量化、下拉成本等为目的，正在研制把信号源驱动器LSI安装在矩阵显示面板的玻璃基板上的COG(Chip On Glass，玻璃覆晶接合技术)，在这种情况下，在时序控制器LSI和信号源驱动器LSI之间的信号传输、在串级连接的多个信号源驱动器LSI之间的信号传输，就要由在玻璃基板上形成的铝布线或铜布线的传输线路来进行。
可是，印刷布线基板上的铜布线构成的传输线路的电阻成分为数10mΩ以下，相比之下，玻璃基板上的铝布线或铜布线构成的传输线路的电阻成分，由于是由显示面板用工艺制成，布线厚度薄，布线宽度也小，因而达数百Ω。并且，存在以下问题：由于发送电路的输出电容和接收电路的输入电容为数pF，因而即使在尚不属于显示面板的高精细化或大画面化的超过100MHz的高频区域可以进行信号传输，在接收电路的输入端，由RC时间常数引起的信号波形失真也会增大，不能进行良好的信号传输。
发明内容
本发明是针对所存在的问题点而作出的，目的在于提供一种即使传输线路具有象玻璃基板上的铝布线或铜布线那样的高电阻成分、也能够使接收电路的输入端的信号波形失真下拉、从而能够进行高速信号传输的发送电路、传输电路以及驱动装置。
本发明的发送电路的特征是具有：驱动电路，具有非反相输出端和反相输出端、把根据输入信号而改变回路方向的信号电流输出到上述非反相输出端和反相输出端；和输出波形控制电路，检出上述输入信号的波形的边沿、使上述信号电流瞬时增加。
其特征还在于，上述输出波形控制电路具有：检出上述边沿时输出检出信号的边沿检出电路；由上述检出信号导通的开关装置；以及供给上述开关装置导通时与上述信号电流叠加的电流的电流源。
其特征还在于，上述输出波形控制电路具有：输入非反相输入信号的第1倒相电路；一端连接于上述第1倒相电路的输出端、另一端连接于上述反相输出端的第1电容；输入反相输入信号的第2倒相电路；一端连接于上述第2倒相电路的输出端、另一端连接于上述非反相输出端的第2电容。
其特征还在于，上述驱动电路具有：非反相输出端和反相输出端；输入非反相输入信号、把来自高电位侧电源的电流切换到上述非反相输出端而流动的第1晶体管；输入反相输入信号、把来自上述高电位侧电源的电流切换到上述反相输出端而流动的第3晶体管；输入上述非反相输入信号、把来自上述反相输出端的电流切换到低电位侧电源而流动的第4晶体管；输入上述反相输入信号、把来自上述非反相输出端的电流切换到上述低电位侧电源而流动的第2晶体管。
另外，本发明的发送电路的特征是具有：驱动电路，具有上述非反相输出端和反相输出端、把根据输入信号而改变极性的差动电压输出到上述非反相输出端和反相输出端；和输出波形控制电路，检出上述输入信号的波形的边沿、使上述差动电压瞬时增加。
其特征还在于，上述输出波形控制电路具有：检出上述波形的上升沿时输出第1检出信号、检出上述波形的下降沿时输出第2检出信号的边沿检出电路；根据上述第1检出信号使上述非反相输出端上拉的开关装置；根据上述第1检出信号使上述反相输出端下拉的开关装置；根据上述第2检出信号使上述非反相输出端下拉的开关装置；以及根据上述第2检出信号使上述反相输出端上拉的开关装置。
其特征还在于，上述驱动电路具有：产生高电平和低电平分压电压的分压电路；根据非反相输入信号来选择上述分压电压并将其输出到上述非反相输出端的开关装置；和根据上述非反相输入信号来选择上述分压电压并将其输出到上述反相输出端的开关装置。
本发明的传输电路的特征是具有：上述发送电路；一端连接于上述发送电路的上述非反相输出端和反相输出端的传输线路；以及连接于上述传输线路的另一端的接收电路。
本发明的驱动装置的特征是具有：输入用于对矩阵显示面板的数据线进行驱动的灰度等级数据的移位寄存器电路；和连接于上述移位寄存器电路的串联输出端的上述发送电路。
其特征还在于：具有上述传输线路。
其特征还在于，上述传输线路是上述矩阵显示面板的玻璃基板上的布线。
附图说明
图1是本发明的第1实施方式的发送电路的构成图。
图2是具有本发明的第1实施方式的发送电路的传输电路的构成图。
图3是本发明的第1实施方式的发送电路的动作说明图。
图4是本发明的第2实施方式的发送电路的构成图。
图5是本发明的第2实施方式的发送电路的动作说明图。
图6是本发明的第3实施方式的发送电路的构成图。
图7是本发明的第3实施方式的发送电路的动作说明图。
图8是本发明的第4实施方式的发送电路的构成图。
图9是本发明的第5实施方式的驱动装置的构成图。
图10是具有本发明的第5实施方式的驱动装置的矩阵显示面板。
图11是现有例的发送电路的构成图。
具体实施方式
其次，参照附图说明本发明的实施方式。图1是本发明的第1实施方式的发送电路的构成图。如图1所示，本发明的第1实施方式的发送电路，具有输入端1、非反相输出端2、反相输出端3、驱动电路4、输出波形控制电路8。
驱动电路4具有CMOS型倒相电路5、源端信号电流用的恒流源6、收端信号电流用的恒流源7、N沟道型MOS晶体管N1、N沟道型MOS晶体管N2、N沟道型MOS晶体管N3、N沟道型MOS晶体管N4。恒流源6的一端连接于高电位侧电源VDD，恒流源6的另一端连接于N沟道型MOS晶体管N1的漏极端和N沟道型MOS晶体管N3的漏极端。恒流源7的一端连接于低电位侧电源VSS，恒流源7的另一端连接于N沟道型MOS晶体管N2的源极端和N沟道型MOS晶体管N4的源极端。N沟道型MOS晶体管N1的源极端连接于N沟道型MOS晶体管N2的漏极端，N沟道型MOS晶体管N3的源极端连接于N沟道型MOS晶体管N4的漏极端。输入端1连接于N沟道型MOS晶体管N1的栅极端、N沟道型MOS晶体管N4的栅极端以及倒相电路5的输入端，倒相电路5的输出端连接于N沟道型MOS晶体管N2的栅极端和N沟道型MOS晶体管N3的栅极端。并且，非反相输出端2连接于N沟道型MOS晶体管N1的源极端，反相输出端3连接于N沟道型MOS晶体管N3的源极端。
输出波形控制电路8具有边沿检出电路9、源端信号电流用的恒流源12、开关装置13、收端信号电流用的恒流源15、开关装置16。
边沿检出电路9具有CMOS型非反相缓冲电路10和CMOS型异或电路11，非反相缓冲电路10的输入端和异或电路11的第1输入端互相连接，作为边沿检出电路9的输入端连接于输入端1。非反相缓冲电路10的输出端连接于异或电路11的第2输入端。边沿检出电路9检出输入到输入端1的非反相输入数据信号的波形的上升沿和下降沿，从异或电路11的输出端输出边沿检出信号EMP。边沿检出信号EMP的脉冲宽度与非反相缓冲电路10的延迟时间相等，可以适当设定该延迟时间。如果非反相缓冲电路10由偶数级的倒相电路构成，就可以改变其级数来改变延迟时间。
开关装置13具有CMOS型倒相电路14和P沟道型MOS晶体管P1，P沟道型MOS晶体管P1的源极端连接于高电位侧电源VDD，P沟道型MOS晶体管P1的漏极端连接于恒流源12的一端，P沟道型MOS晶体管P1的栅极端连接于倒相电路14的输出端，倒相电路14的输入端连接于作为边沿检出电路9的输出端的异或电路11的输出端。P沟道型MOS晶体管P1在VDD电平(逻辑H电平)的边沿检出信号EMP输入时导通。并且，与开关装置13串联连接的恒流源12的另一端连接于N沟道型MOS晶体管N1的漏极端和N沟道型MOS晶体管N3的漏极端。
作为开关装置16的N沟道型MOS晶体管N5的源极端连接于低电位侧电源VSS，N沟道型MOS晶体管N5的漏极端连接于恒流源15的一端，N沟道型MOS晶体管N5的栅极端连接于异或电路11的输出端。N沟道型MOS晶体管N5在VDD电平(逻辑H电平)的边沿检出信号EMP输入时导通。并且，与开关装置16串联连接的恒流源15的另一端连接于N沟道型MOS晶体管N2的源极端和N沟道型MOS晶体管N4的源极端。
图2是本实施方式的具有发送电路的传输电路的构成图。如图2所示，传输电路具有本实施方式的发送电路43、一端连接于发送电路43的非反相输出端2及反相输出端3的双线的平衡型传输线路44、连接于传输线路44的另一端的接收电路45。接收电路45具有连接于传输线路44的另一端的终端电阻RL和非反相输入端及反相输入端连接于终端电阻RL两端的差动型电压比较器CMP；电压比较器CMP对终端电阻RL两端的电压进行判定，对信号逻辑值进行识别。传输线路44为矩阵显示面板的玻璃基板上的铝布线或铜布线，具有高电阻成分，非反相输出端2具有相对于低电位侧电源VSS的寄生电容CO1，反相输出端3具有相对于低电位侧电源VSS的寄生电容CO2，接收电路45的非反相输入端具有相对于低电位侧电源VSS的寄生电容CI1，接收电路45的反相输入端具有相对于低电位侧电源VSS的寄生电容CI2。
在发送电路43中，输入到输入端1的CMOS电平的非反相输入数据信号被馈给N沟道型MOS晶体管N1的栅极端和N沟道型MOS晶体管N4的栅极端，非反相输入数据信号由CMOS型倒相电路5进行反转后的反相输入数据信号，被馈给N沟道型MOS晶体管N2的栅极端和N沟道型MOS晶体管N3的栅极端。
N沟道型MOS晶体管N1，被输入非反相输入数据信号，使来自高电位侧电源VDD的电流切换到非反相输出端2而流动；N沟道型MOS晶体管N3，被输入反相输入数据信号，使来自高电位侧电源VDD的电流切换到反相输出端3而流动；N沟道型MOS晶体管N4，被输入非反相输入数据信号，使来自反相输出端3的电流切换到低电位侧电源VSS而流动；N沟道型MOS晶体管N2，被输入反相输入数据信号，使来自非反相输出端2的电流切换到低电位侧电源VSS而流动。
非反相输入数据信号为作为逻辑H的VDD电平时，使N沟道型MOS晶体管N1及N沟道型MOS晶体管N4导通，使N沟道型MOS晶体管N2及N沟道型MOS晶体管N3截止，回路信号电流从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路44、终端电阻RL、传输线路44、反相输出端3、N沟道型MOS晶体管N4，流到恒流源7，接收电路45对逻辑H电平进行识别。
还有，非反相输入数据信号为作为逻辑L的VSS电平时，使N沟道型MOS晶体管N1及N沟道型MOS晶体管N4截止，使N沟道型MOS晶体管N2及N沟道型MOS晶体管N3导通，逆向回路信号电流从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路44、终端电阻RL、传输线路44、非反相输出端2、N沟道型MOS晶体管N2，流到恒流源7，接收电路45对逻辑L电平进行识别。
其次，对动作进行说明。图3是图2所示的传输电路中的本发明的第1实施方式的发送电路的动作说明图。另外，在图3中，波形V1表示馈给输入端1的非反相输入数据信号，波形V2表示从异或电路11的输出端输出的边沿检出信号EMP，波形V3表示非反相输出端2和反相输出端3之间的差动输出电压，波形V4表示终端电阻RL两端的电压，波形V5表示由图11所示的现有的发送电路进行信号传输时的终端电阻RL两端的电压。
首先，在输入到输入端1的非反相输入数据信号不变时，边沿检出信号EMP保持在VSS电平(逻辑L电平)状态，不输出VDD电平(逻辑H电平的)的边沿检出信号EMP。因此，非反相输入数据信号为VDD电平(逻辑H电平)时，回路信号电流从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路44、终端电阻RL、传输线路44、反相输出端3、N沟道型MOS晶体管N4，流到恒流源7；非反相输入数据信号为VSS电平(逻辑L电平)时，逆向回路信号电流从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路44、终端电阻RL、传输线路44、非反相输出端2、N沟道型MOS晶体管N2，流到恒流源7；非反相输出端2和反相输出端3之间的差动输出电压成为稳定状态的电压振幅。
其次，如果使非反相输入数据信号从VSS电平(逻辑L电平)变为VDD电平(逻辑H电平)的话，回路信号电流从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路44、终端电阻RL、传输线路44、反相输出端3、N沟道型MOS晶体管N4，流到恒流源7；不过，由于边沿检出电路9检出非反相输入数据信号的波形的上升沿并输出VDD电平(逻辑H电平)的边沿检出信号EMP，因而，开关装置13接通，恒流源12的电流与恒流源6的电流叠加，还有，开关装置16也接通，恒流源15的电流与恒流源7的电流叠加，从而使回路信号电流增加。并且，如果从非反相输入数据信号的波形的上升时刻起，仅经过边沿检出信号EMP的脉冲宽度时间，就会再次使开关装置13及开关装置16断开，成为稳定状态，因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形上升时刻起，仅在边沿检出信号EMP的脉冲宽度时间内，与电压振幅为稳定状态相比，会瞬时变为较大的信号波形。
反之，如果使非反相输入数据信号从VDD电平(逻辑H电平)变为VSS电平(逻辑L电平)的话，逆向回路信号电流从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路44、终端电阻RL、传输线路44、非反相输出端2、N沟道型MOS晶体管N2，流到恒流源7；不过，边沿检出电路9检出非反相输入数据信号的波形的下降沿，输出VDD电平(逻辑H电平)的边沿检出信号EMP，因此，开关装置13接通，恒流源12的电流与恒流源6的电流叠加，还有，开关装置16也接通，恒流源15的电流与恒流源7的电流叠加，使回路信号电流增加。并且，如果从非反相输入数据信号的波形的下降时刻起，仅经过边沿检出信号EMP的脉冲宽度时间，就会再次使开关装置13及开关装置16断开，成为稳定状态，因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形下降时刻起，仅在边沿检出信号EMP的脉冲宽度时间内，与电压振幅为稳定状态相比，会瞬时变为较大的信号波形。
此处，边沿检出信号EMP的脉冲宽度要根据与铝布线或铜布线的电阻值、寄生电容CO1、寄生电容CO2、寄生电容CI1、寄生电容CI2、恒流源12的电流值、恒流源15的电流值的关系来设定，使终端电阻RL两端的电压波形成为良好的波形。
这样，如图3的波形V4所示，终端电阻RL两端的电压就成为很好地追踪非反相输入数据信号的上下沿很陡的良好的波形。另一方面，图11所示的现有的发送电路，因为没有输出波形控制电路8，如图3的波形V5所示，成为失真较大的波形，不能进行良好的信号传输。
如上所述，本发明的第1实施方式的发送电路能够获得如下效果：由于具有输出波形控制电路8，从输入数据信号波形的边沿起，使输出信号振幅瞬时增大，因而，即使传输线路具有象玻璃基板上的铝布线或铜布线那样的高电阻成分，在接收电路的输入端的信号波形失真也会减小，这样就能够进行高速信号传输。
其次，图4是本发明的第2实施方式的发送电路的构成图。图1表示的本发明的第1实施方式的发送电路的构成与图4表示的本发明的第2实施方式的发送电路的构成的不同部分，仅在于输出波形控制电路8变为输出波形控制电路17，其他构成部分相同，因此，在图1和图4的相同构成部分标以相同标号，并省略其说明。
如图4所示，本发明的第2实施方式的发送电路具有输入端1、非反相输出端2、反相输出端3、驱动电路4、输出波形控制电路17。
输出波形控制电路17具有CMOS型倒相电路18、电容19、CMOS型倒相电路20以及电容21。倒相电路20的输入端连接于输入端1，输入非反相输入数据信号。电容21的一端连接于倒相电路20的输出端，电容21的另一端连接于反相输出端3。倒相电路18的输入端连接于倒相电路5的输出端，输入反相输入数据信号。电容19的一端连接于倒相电路18的输出端，电容19的另一端连接于非反相输出端2。
电容21对倒相电路20的输出电压进行微分，并将其馈给反相输出端3，电容19对倒相电路18的输出电压进行微分，并将其馈给非反相输出端2。
其次，对动作进行说明。图5是图2表示的传输电路中的本发明的第2实施方式的发送电路的动作说明图。另外，在图5中，波形V1表示馈给输入端1的非反相输入数据信号，波形V6表示非反相输出端2和反相输出端3之间的差动输出电压，波形V7表示终端电阻RL两端的电压。
首先，输入到输入端1的非反相输入数据信号不变，为VDD电平(逻辑H电平)时，回路信号电流从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路44、终端电阻RL、传输线路44、反相输出端3、N沟道型MOS晶体管N4，流到恒流源7；非反相输入数据信号为VSS电平(逻辑L电平)时，逆向回路信号电流从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路44、终端电阻RL、传输线路44、非反相输出端2、N沟道型MOS晶体管N2，流到恒流源7；非反相输出端2和反相输出端3之间的差动输出电压成为稳定状态的电压振幅。
其次，如果使非反相输入数据信号从VSS电平(逻辑L电平)变为VDD电平(逻辑H电平)的话，回路信号电流从恒流源6，经由N沟道型MOS晶体管N1、非反相输出端2、传输线路44、终端电阻RL、传输线路44、反相输出端3、N沟道型MOS晶体管N4，流到恒流源7；不过，倒相电路20检出非反相输入数据信号的波形的上升沿，倒相电路20的输出电压由电容2 1进行微分后，叠加到反相输出端3，同时，倒相电路18检出反相输入数据信号的波形的下降沿，倒相电路18的输出电压由电容19进行微分后，叠加到非反相输出端2，使回路信号电流增加。因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形上升沿时刻起，与电压振幅为稳定状态相比，就会瞬时变为较大的信号波形。
反之，如果使非反相输入数据信号从VDD电平(逻辑H电平)变为VSS电平(逻辑L电平)的话，逆向回路信号电流从恒流源6，经由N沟道型MOS晶体管N3、反相输出端3、传输线路44、终端电阻RL、传输线路们44、非反相输出端2、N沟道型MOS晶体管N2，流到恒流源7；不过，倒相电路20检出非反相输入数据信号的波形的下降沿，倒相电路20的输出电压由电容21进行微分后，叠加到反相输出端3，同时，倒相电路18检出反相输入数据信号的波形的上升沿，倒相电路18的输出电压由电容19进行微分后，叠加到非反相输出端2，使回路信号电流增加。因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形的下降时刻起，与电压振幅为稳定状态相比，就会瞬时变为较大的信号波形。
此处，电容19及电容21的电容值根据与铝布线或铜布线的电阻值、寄生电容CO1、寄生电容CO2、寄生电容CI1、寄生电容CI2的关系来设定，使终端电阻RL两端的电压波形变得良好。
这样，如图5的波形V7所示，终端电阻RL两端的电压就成为很好地追踪非反相输入数据信号的上下沿很陡的良好的波形。
如上所述，根据本发明的第2实施方式的发送电路，由倒相电路20检出非反相输入数据信号的波形的边沿，把倒相电路20的输出电压的微分电压叠加到反相输出端3，同时，由倒相电路18检出反相输入数据信号的边沿，把倒相电路18的输出电压的微分电压叠加到非反相输出端2，因此，与本发明的第1实施方式的发送电路相比，就能以小电路规模得到相同的效果。
其次，图6是本发明的第3实施方式的发送电路的构成图。如图6所示，本发明的第3实施方式的发送电路具有输入端1、非反相输出端2、反相输出端3、驱动电路22、输出波形控制电路36。
驱动电路22具有CMOS型倒相电路23、分压电路24、开关装置25、开关装置26、分压电路27、开关装置28以及开关装置29。
分压电路24具有在高电位侧电源VDD和低电位侧电源VSS之间互相串联连接的电阻R1、电阻R2以及电阻R3，从电阻R1和电阻R2的连接点产生分压电压VH(高电平)，从电阻R2和电阻R3的连接点产生比分压电压VH低的分压电压VL(低电平)。
同样，分压电路27具有在高电位侧电源VDD和低电位侧电源VSS之间互相串联连接的电阻R4、电阻R5以及电阻R6，从电阻R4和电阻R5的连接点产生分压电压VH(高电平)，从电阻R5和电阻R6的连接点产生比分压电压VH低的分压电压VL(低电平)。
开关装置25具有N沟道型MOS晶体管N6和P沟道型MOS晶体管P2，是由N沟道型MOS晶体管N6的源、漏极和P沟道型MOS晶体管P2的源、漏极并联连接而成的传输门。开关装置25的一端接受来自分压电路24的分压电压VH，开关装置25的另一端连接于非反相输出端2。
开关装置26具有N沟道型MOS晶体管N7和P沟道型MOS晶体管P3，是由N沟道型MOS晶体管N7的源、漏极和P沟道型MOS晶体管P3的源、漏极并联连接而成的传输门。开关装置26的一端接受来自分压电路24分压电压VL，开关装置26的另一端连接于非反相输出端2。
输入端1连接于N沟道型MOS晶体管N6的栅极端、P沟道型MOS晶体管P3的栅极端以及倒相电路23的输入端；倒相电路23的输出端连接于P沟道型MOS晶体管P2的栅极端和N沟道型MOS晶体管N7的栅极端。开关装置25和开关装置26在输入到输入端1的CMOS电平的非反相输入数据信号为VDD电平(逻辑H电平)时，选择分压电压VH，并将其输出到非反相输出端2，非反相输入数据信号为VSS电平(逻辑L电平)时，选择分压电压VL，并将其输出到非反相输出端2。
开关装置28具有N沟道型MOS晶体管N8和P沟道型MOS晶体管P4，是由N沟道型MOS晶体管N8的源、漏极和P沟道型MOS晶体管P4的源、漏极并联连接而成的传输门。开关装置28的一端接受来自分压电路27分压电压VH，开关装置28的另一端连接于反相输出端3。
开关装置29具有N沟道型MOS晶体管N9和P沟道型MOS晶体管P5，是由N沟道型MOS晶体管N9的源、漏极和P沟道型MOS晶体管P5的源、漏极并联连接而成的传输门。开关装置29的一端接受来自分压电路27分压电压VL，开关装置29的另一端连接于反相输出端3。
输入端1连接于P沟道型MOS晶体管P4的栅极端和N沟道型MOS晶体管N9的栅极端，倒相电路23的输出端连接于N沟道型MOS晶体管N8的栅极端和P沟道型MOS晶体管P5的栅极端。开关装置28和开关装置29，在输入到输入端1的CMOS电平的非反相输入数据信号为VDD电平(逻辑H电平)时，选择分压电压VL，并将其输出到反相输出端3，在非反相输入数据信号为VSS电平(逻辑L电平)时，选择分压电压VH，并将其输出到反相输出端3。
输出波形控制电路36具有边沿检出电路30、开关装置37、开关装置39、开关装置40以及开关装置42。
边沿检出电路30具有CMOS型非反相缓冲电路31、CMOS型异或电路32、CMOS型倒相电路33、CMOS型逻辑与电路34以及CMOS型逻辑与电路35；非反相缓冲电路31的输入端、异或电路32的第1输入端、倒相电路33的输入端以及逻辑与电路34的第1输入端互相连接，作为边沿检出电路30的输入端，连接于输入端1。非反相缓冲电路31的输出端连接于异或电路32的第2输入端。异或电路32的输出端连接于逻辑与电路34的第2输入端和逻辑与电路35的第2输入端。倒相电路33的输出端连接于逻辑与电路35的第1输入端。边沿检出电路30检出输入到输入端1的非反相输入数据信号的波形的上升沿，便从逻辑与电路34的输出端输出边沿检出信号EMP(UP)，检出非反相输入数据信号的波形的下降沿，便从逻辑与电路35的输出端输出边沿检出信号EMP(DN)。边沿检出信号EMP(UP)及EMP(DN)的脉冲宽度与非反相缓冲电路31的延迟时间相等，可以适当设定其延迟时间。如果非反相缓冲电路31由偶数级的倒相电路构成，就可以改变其级数来变更延迟时间。
开关装置37具有CMOS型倒相电路38和P沟道型MOS晶体管P6，P沟道型MOS晶体管P6的源极端连接于高电位侧电源VDD，P沟道型MOS晶体管P6的漏极端连接于反相输出端3，P沟道型MOS晶体管P6的栅极端连接于倒相电路38的输出端，倒相电路38的输入端连接于逻辑与电路35的输出端。P沟道型MOS晶体管P6在VDD电平(逻辑H电平)的边沿检出信号EMP(DN)输入时导通，将反相输出端3向高电位侧电源VDD上拉。
开关装置40具有CMOS型倒相电路41和P沟道型MOS晶体管P7，P沟道型MOS晶体管P7的源极端连接于高电位侧电源VDD，P沟道型MOS晶体管P7的漏极端连接于非反相输出端2，P沟道型MOS晶体管P7的栅极端连接于倒相电路41的输出端，倒相电路41的输入端连接于逻辑与电路34的输出端。P沟道型MOS晶体管P7在VDD电平(逻辑H电平)的边沿检出信号EMP(UP)输入时导通，将非反相输出端2向高电位侧电源VDD上拉。
作为开关装置39的N沟道型MOS晶体管N10的源极端连接于低电位侧电源VSS；N沟道型MOS晶体管N10的漏极端连接于反相输出端3；N沟道型MOS晶体管N10的栅极端连接于逻辑与电路34的输出端。N沟道型MOS晶体管N10在VDD电平(逻辑H电平的)边沿检出信号E(UP)输入时导通，将反相输出端3向低电位侧电源VSS下拉。
作为开关装置42的N沟道型MOS晶体管N11的源极端连接于低电位侧电源VSS；N沟道型MOS晶体管N11的漏极端连接于非反相输出端2；N沟道型MOS晶体管N11的栅极端连接于逻辑与电路35的输出端。N沟道型MOS晶体管N11在VDD电平(逻辑H电平)的边沿检出信号(DN)输入时导通，将非反相输出端2向低电位侧电源VSS下拉。
其次，对动作进行说明。图7是图2表示的传输电路中的本发明的第3实施方式的发送电路的动作说明图。另外，在图7中，波形V1表示馈给输入端1的非反相输入数据信号，波形V8表示从逻辑与电路34的输出端输出的边沿检出信号EMP(UP)，波形V9表示从逻辑与电路35的输出端输出的边沿检出信号EMP(DN)，波形V10表示非反相输出端2和反相输出端3之间的差动输出电压，波形V11表示终端电阻RL两端的电压。
首先，在输入到输入端1的非反相输入数据信号不变时，边沿检出信号EMP(UP)及边沿检出信号EMP(DN)保持在VSS电平(逻辑L电平)状态，不输出VDD电平(逻辑H电平)的边沿检出信号EMP(UP)或边沿检出信号EMP(DN)。因而，非反相输入数据信号为VDD电平(逻辑H电平)时，分压电压VH被输出到非反相输出端2，分压电压VL被输出到反相输出端3，因此，回路信号电流从非反相输出端2，经由传输线路44、终端电阻RL、传输线路44，流到反相输出端3；在非反相输入数据信号为VSS电平(逻辑L电平)时，分压电压VH被输出到反相输出端3，分压电压VL被输出到非反相输出端2，因此，逆向回路信号电流从反相输出端3，经由传输线路44、终端电阻RL、传输线路44，到非反相输出端2；非反相输出端2和反相输出端3之间的差动输出电压成为稳定状态的电压振幅。
其次，如果使非反相输入数据信号从VSS电平(逻辑L电平)变为VDD电平(逻辑H电平)的话，分压电压VH就被输出到非反相输出端2，分压电压VL就被输出到反相输出端3，回路信号电流从非反相输出端2，经由传输线路44、终端电阻RL、传输线路44，流到反相输出端3；不过，由于边沿检出电路30检出非反相输入数据信号的波形的上升沿并输出VDD电平(逻辑H电平)的边沿检出信号EMP(UP)，因而开关装置39接通，使反相输出端3下拉，还有，开关装置40也接通，使非反相输出端2上拉，从而使非反相输出端2和反相输出端3之间的差动输出电压增加，使回路信号电流增加。并且，如果从非反相输入数据信号的波形的上升时刻起，仅经过边沿检出信号EMP(UP)的脉冲宽度时间，就会再次使开关装置39及开关装置40断开，成为稳定状态，因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形的上升时刻起，仅在边沿检出信号EMP(UP)的脉冲宽度时间内，与电压振幅为稳定状态相比，就瞬时变为较大的信号波形。
反之，如果使非反相输入数据信号从VDD电平(逻辑H电平)变为VSS电平(逻辑L电平)的话，分压电压VH就被输出到反相输出端3，分压电压VL就被输出到非反相输出端2，逆向回路信号电流从反相输出端3，经由传输线路44、终端电阻RL、传输线路44，流到非反相输出端2；不过，边沿检出电路30检出非反相输入数据信号的波形的下降沿，输出VDD电平(逻辑H电平)的边沿检出信号EMP(DN)，因此，开关装置37接通，使反相输出端3上拉，还有，开关装置42也接通，使非反相输出端2下拉，使非反相输出端2和反相输出端3间的差动输出电压增加，从而使回路信号电流增加。并且，如果从非反相输入数据信号的波形的上升时刻起，仅经过边沿检出信号EMP(DN)的脉冲宽度时间，就会再次使开关装置37及开关装置42断开，成为稳定状态，因此，非反相输出端2和反相输出端3之间的差动输出电压，从非反相输入数据信号的波形的下降时刻起，仅在边沿检出信号EMP(UP)的脉冲宽度时间内，与电压振幅为稳定状态相比，就瞬时变为较大的信号波形。
此处，边沿检出信号EMP(UP)及边沿检出信号EMP(DN)的脉冲宽度，根据与铝布线或铜布线的电阻值、寄生电容CO1、寄生电容CO2、寄生电容CI1、寄生电容CI2的关系来设定，使终端电阻RL两端的电压波形变得良好。
这样，如图7的波形V11所示，终端电阻RL两端的电压就成为很好地追踪非反相输入数据信号的上下沿很陡的良好的波形。
另外，本实施方式的发送电路由于是电压输出型，因而可以不连接终端电阻RL，不形成回路电流，由差动电压信号来进行信号传输。
如上所述，根据本发明的第3实施方式的发送电路，就能够获得与本发明的第1实施方式的发送电路相同的效果，由于是电压输出型，因而能够在不连接终端电阻RL的情况下进行信号传输，获得能够使动态范围的限制减少这样的效果。
其次，图8是本发明的第4实施方式的发送电路的构成图。图6表示的本发明的第3实施方式的发送电路的构成与图8表示的本发明的第4实施方式的发送电路的构成的不同部分仅在于：将图6表示的本发明的第3实施方式的发送电路中的输出波形控制电路36置换为图4表示的本发明的第2实施方式的发送电路中的输出波形控制电路17，其他构成部分相同，因此，在图4、图6以及图8中的相同构成部分标以相同标号，并省略其说明。
如图8所示，本发明的第4实施方式的发送电路具有输入端1、非反相输出端2、反相输出端3、驱动电路22以及输出波形控制电路17。
如上所述，根据本发明的第4实施方式的发送电路，以比本发明的第3实施方式的发送电路小的电路规模就能够获得相同的效果。
其次，图9表示本发明的第5实施方式的驱动装置的构成图，是2个作为本实施方式的驱动装置的信号源驱动器LSI 46串级连接的构成。再有，图10是具有本实施方式的驱动装置的矩阵显示面板的构成图。如图10所示，在TFT(薄膜晶体管)液晶、有机EL、等离子体等矩阵显示面板的玻璃基板50之上直接安装着时序控制器LSI 51和多个信号源驱动器LSI 46。并且，通过在玻璃基板50上经矩阵显示面板的制造工艺形成的铝布线或铜布线所构成的传输线路，由时序控制器LSI 51和信号源驱动器LSI 46进行灰度等级数据信号传输，多个信号源驱动器LSI 46串级地进行灰度等级数据信号传输。此处，例如，矩阵显示面板为1024列时，就串级连接8个各担负128列的信号源驱动器LSI 46。
如图9所示，信号源驱动器LSI 46具有发送电路43、接收电路45、移位寄存器电路47、锁存电路48以及数据线驱动电路49。发送电路43为图1表示的本发明的第1实施方式的发送电路、图4表示的本发明的第2实施方式的发送电路、图6表示的本发明的第3实施方式的发送电路以及图8表示的本发明的第4实施方式的发送电路中的任意一种。还有，发送电路43、接收电路45以及在发送电路43和接收电路45之间连接的传输线路44，为图2表示的传输电路。在接收电路45的输入端连接有来自前级的传输线路44，接收电路45的输出端连接于移位寄存器电路47的串联输入端，移位寄存器电路47的串联输出端连接于发送电路43的输入端1。
时序控制器LSI 51，如果把1帧图像数据存储在帧存储器中的话，就一边对各信号源驱动器LSI 46提供移位时钟信号，一边把用于驱动矩阵显示面板的数据线的1条水平线的灰度等级数据通过发送电路43、传输线路44以及接收电路45，依次输入到串级连接的移位寄存器电路47。如果在移位寄存器电路47中存储担负的128列的灰度等级数据的话，就由来自时序控制器LSI 51的控制信号把灰度等级数据转送到锁存电路48，与保持在锁存电路48的灰度等级数据对应的模拟驱动电压就再从数据线驱动电路49被送出到矩阵显示面板的数据线(TFT的信号源线)，从而进行显示。
如上所述，根据本发明的第5实施方式的驱动装置，由于具有连接于移位寄存器电路47的串联输出端的发送电路43和连接于移位寄存器电路47的串联输入端的接收电路45，信号源驱动器LSI 46及时序控制器LSI 51被安装在矩阵显示面板的玻璃基板50上，即使由在玻璃基板50上形成的具有高电阻成分的铝布线或铜布线来进行信号传输，在接收电路45的输入端的信号波形失真也会下拉，获得能够进行高速灰度等级数据信号传输的效果。
另外，本发明的第1及第2实施方式的发送电路中的驱动电路为N沟道型MOS晶体管，不过，也可以换为P沟道型MOS晶体管。
还有，本发明的第1及第3实施方式的发送电路中的延迟用的非反相缓冲器，也可以采用由延迟用时钟对非反相输入数据信号进行锁存的构成。
本发明的效果在于：能够实现即使传输线路具有象玻璃基板上的铝布线或铜布线那样的高电阻成分、也能够使接收电路的输入端的信号波形失真下拉、从而能够进行高速信号传输的发送电路、传输电路以及驱动装置。

Claims (20)

1.一种发送电路，其特征是具有：
驱动电路，具有非反相输出端和反相输出端、把根据输入信号而改变回路方向的信号电流输出到上述非反相输出端和反相输出端；和输出波形控制电路，检出上述输入信号的波形的边沿、使上述信号电流瞬时增加。
2.根据权利要求1所述的发送电路，其特征是：
上述输出波形控制电路具有：检出上述边沿时输出检出信号的边沿检出电路；由上述检出信号导通的开关装置；以及供给在上述开关装置导通时与上述信号电流叠加的电流的电流源。
3.根据权利要求1所述的发送电路，其特征是：
上述输出波形控制电路具有：输入非反相输入信号的第1倒相电路；一端连接于上述第1倒相电路的输出端、另一端连接于上述反相输出端的第1电容；输入反相输入信号的第2倒相电路；以及一端连接于上述第2倒相电路的输出端、另一端连接于上述非反相输出端的第2电容。
4.根据权利要求1所述的发送电路，其特征是：
上述驱动电路具有：非反相输出端和反相输出端；输入非反相输入信号、把来自高电位侧电源的电流切换到上述非反相输出端而流动的第1晶体管；输入反相输入信号、把来自上述非反相输出端的电流切换到上述低电位侧电源而流动的第2晶体管；输入上述反相输入信号、把来自上述高电位侧电源的电流切换到上述反相输出端而流动的第3晶体管；输入上述非反相输入信号、把来自上述反相输出端的电流切换到上述低电位侧电源而流动的第4晶体管。
5.一种发送电路，其特征是具有：
驱动电路，具有非反相输出端和反相输出端、把根据输入信号而改变极性的差动电压输出到上述非反相输出端和反相输出端；和输出波形控制电路，检出上述输入信号的波形的边沿，使上述差动电压瞬时增加。
6.根据权利要求5所述的发送电路，其特征是：
上述输出波形控制电路具有：检出上述波形的上升沿时输出第1检出信号、检出上述波形的下降沿时输出第2检出信号的边沿检出电路；根据上述第1检出信号使上述非反相输出端上拉的开关装置；根据上述第1检出信号使上述反相输出端下拉的开关装置；根据上述第2检出信号使上述非反相输出端下拉的开关装置；以及根据上述第2检出信号使上述反相输出端上拉的开关装置。
7.根据权利要求5所述的发送电路，其特征是：
上述驱动电路具有：产生高电平和低电平的分压电压的分压电路；根据非反相输入信号来选择上述分压电压并将其输出到上述非反相输出端的开关装置；和根据上述非反相输入信号来选择上述分压电压并将其输出到上述反相输出端的开关装置。
8.一种传输电路，其特征是具有：
权利要求1所述的发送电路；一端连接于上述发送电路的上述非反相输出端和反相输出端的传输线路；以及连接于上述传输线路的另一端的接收电路。
9.一种驱动装置，其特征是具有：
输入用于对矩阵显示面板的数据线进行驱动的灰度等级数据的移位寄存器电路；和连接于上述移位寄存器电路的串联输出端的权利要求1所述的发送电路。
10.根据权利要求9所述的驱动装置，其特征是具有：
一端连接于上述发送电路的非反相输出端和反相输出端的传输线路。
11.根据权利要求10所述的驱动装置，其特征是：
上述传输线路是上述矩阵显示面板的玻璃基板上的布线。
12.一种传输电路，其特征是具有：
权利要求5所述的发送电路；一端连接于上述发送电路的上述非反相输出端和反相输出端的传输线路；以及连接于上述传输线路的另一端的接收电路。
13.一种驱动装置，其特征是具有：
输入用于对矩阵显示面板的数据线进行驱动的灰度等级数据的移位寄存器电路；连接于上述移位寄存器电路的串联输出端的权利要求5所述的发送电路。
14.根据权利要求13所述的驱动装置，其特征是具有：
一端连接于上述发送电路的非反相输出端和反相输出端的传输线路。
15.根据权利要求14所述的驱动装置，其特征是：
上述传输线路是上述矩阵显示面板的玻璃基板上的布线。
16.一种发送电路，其特征是包含：
驱动电路，具有接受输入信号的输入端、输出差动输出信号的差动输出端、和分别供给源端电流和收端电流的第1和第2电流源，进行根据上述输入信号、用上述源端电流对上述差动输出端之中的任意一端进行充电驱动、用上述收端电流对另一端进行放电驱动的控制
边沿检出电路，接受上述输入信号，检出上述输入信号的跃变时，输出被置为规定期间活性化状态的检出信号；以及
第3和第4电流源，输入来自上述边沿检出电路的检出信号，在上述检出信号的非活性化时被置为非活性状态，在上述检出信号被置为活性状态时被活性化，分别供给叠加于上述第1和第2电流源的源端电流和收端电流的电流。
17.一种发送电路，其特征是具有：
驱动电路，具有接受输入信号的输入端、输出差动输出信号的差动输出端，根据上述输入信号，对上述差动输出端之中的任意一端进行充电驱动，对另一端进行放电驱动；和
第1和第2微分电路，分别接受上述输入信号及其互补信号，各自的输出分别连接于上述差动输出端，
从上述差动输出端输出的差动输出信号具有在上述输入信号跃变时由来自上述第1和第2微分电路的输出将其振幅瞬时增大的波形。
18.一种发送电路，其特征是具有：
驱动电路，具有接受输入信号的输入端；输出差动输出信号的差动输出端；具有在第1和第2电源之间串联连接的多个电阻、将第1和第2电压从上述电阻的第1和第2连接点输出的第1分压电路；接受来自上述第1分压电路的第1和第2连接点的电压、根据上述输入信号、选择一方、输出到上述差动输出端的第1端的第1选择电路；具有在第1和第2电源之间串联连接的多个电阻、将第1和第2电压从上述电阻的第1和第2连接点输出的第2分压电路；和接受来自上述第2分压电路的第1和第2连接点的电压、根据上述输入信号、选择另一方电压，与上述差动输出端的第1端形成互补、输出到上述差动输出端的第2端的第2选择电路；
边沿检出电路，接受上述输入信号，检出上述输入信号的上升跃变和下降跃变，将第1和第2检出信号进行规定期间活性化而输出；以及
控制电路，接受来自上述边沿检出电路的第1和第2检出信号，2个输出分别连接于上述差动输出端，上述第1检出信号为活性状态时，上述差动输出端的上述第1端的充电驱动和上述差动输出端的上述第2端的放电驱动同时进行；上述第2检出信号为活性状态时，上述差动输出端的上述第2端的充电驱动和上述差动输出端的上述第1端的放电驱动同时进行。
19.一种发送电路，其特征是具有：
驱动电路，具有接受输入信号的输入端；输出差动输出信号的差动输出端；具有在第1和第2电源之间串联连接的多个电阻、将第1和第2电压从上述电阻的第1和第2连接点输出的第1分压电路；接受来自上述第1分压电路的第1和第2连接点的电压、根据上述输入信号、选择一方、输出到上述差动输出端的第1端的第1选择电路；具有在第1和第2电源之间串联连接的多个电阻、将第1和第2电压从上述电阻的第1和第2连接点输出的第2分压电路；和接受来自上述第2分压电路的第1和第2连接点的电压、根据上述输入信号、选择另一方电压，与上述差动输出端的第1端形成互补、输出到上述差动输出端的第2端的第2选择电路；以及
第1和第2微分电路，分别接受上述输入信号及其互补信号，各自的输出分别连接于上述差动输出端，
从上述差动输出端输出的差动输出信号具有在上述输入信号跃变时由来自上述第1和第2微分电路的输出将其振幅瞬时增大的波形。
20.根据权利要求16所述的发送电路，其特征是：
上述驱动电路具有：
由在上述第1电流源和上述第2电流源之间串联连接的第1和第2晶体管构成的第1串联电路；和
与上述第1串联电路配设成并联状态、由在上述第1电流源和上述第2电流源之间串联连接的第3和第4晶体管构成的第2串联电路，
上述第1和第2晶体管在控制端分别接受上述输入信号和将上述输入信号反相后的信号，上述第1和第2晶体管的连接节点连接于上述差动输出端的第1端；
上述第3和第4晶体管在控制端分别接受上述反相信号和上述输入信号，上述第3和第4晶体管的连接节点连接于上述差动输出端的第2端。
CNB2004100473088A 2003-05-29 2004-05-31 发送电路、传输电路以及驱动装置 Expired - Fee Related CN1320758C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP152745/2003 2003-05-29
JP2003152745A JP4327504B2 (ja) 2003-05-29 2003-05-29 トランスミッタ回路、伝送回路及び駆動装置

Publications (2)

Publication Number Publication Date
CN1574633A true CN1574633A (zh) 2005-02-02
CN1320758C CN1320758C (zh) 2007-06-06

Family

ID=33447802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100473088A Expired - Fee Related CN1320758C (zh) 2003-05-29 2004-05-31 发送电路、传输电路以及驱动装置

Country Status (3)

Country Link
US (2) US20040242171A1 (zh)
JP (1) JP4327504B2 (zh)
CN (1) CN1320758C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701453B2 (en) 2006-10-19 2010-04-20 Novatek Microelectronics Corp. Driving device and related image transmission device of a flat panel display
CN101171750B (zh) * 2005-05-02 2010-09-22 哉英电子股份有限公司 发送装置
CN101567161B (zh) * 2008-04-24 2011-11-02 联咏科技股份有限公司 平面显示器的信号传输系统
CN102509830A (zh) * 2011-10-25 2012-06-20 长春理工大学 一种含有飞秒激光等离子体丝的双线传输线装置
CN105741731A (zh) * 2014-12-31 2016-07-06 乐金显示有限公司 显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119580B2 (en) * 2004-06-08 2006-10-10 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode
US7786955B2 (en) * 2004-12-22 2010-08-31 Lg Electronics Inc. Plasma display apparatus
KR101192781B1 (ko) * 2005-09-30 2012-10-18 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
JP2007158513A (ja) * 2005-12-01 2007-06-21 Ricoh Co Ltd 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置
JP2007158677A (ja) * 2005-12-05 2007-06-21 Ricoh Co Ltd 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置
WO2009013814A1 (ja) * 2007-07-24 2009-01-29 Fujitsu Limited 半導体装置
JP5098617B2 (ja) * 2007-12-12 2012-12-12 横河電機株式会社 プリエンファシス回路
US8253442B2 (en) * 2008-03-31 2012-08-28 Micron Technology, Inc. Apparatus and method for signal transmission over a channel
US7859295B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Transmitter apparatus, systems, and methods
KR20100079189A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 디퍼렌셜 시그널링 시리얼 인터페이스 회로
JP5314533B2 (ja) * 2009-08-19 2013-10-16 株式会社アドバンテスト ドライバ回路およびそれを用いた試験装置
CN102237049B (zh) * 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
US9257079B2 (en) * 2011-06-27 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Data driving system and chip for liquid crystal panel as well as liquid crystal display device
TWI456425B (zh) * 2012-01-03 2014-10-11 Univ Nat Taipei Technology 電壓轉換器之小訊號模型產生方法及系統、電腦程式產品
US10429228B2 (en) * 2013-05-13 2019-10-01 The Boeing Company Fuel level measurement using in-tank measuring system
US9178728B2 (en) * 2013-07-12 2015-11-03 Fujitsu Limited Transmitter with high frequency amplification
GB2527595A (en) 2014-06-27 2015-12-30 Atlantic Inertial Systems Ltd Accelerometers
DE102014223840A1 (de) * 2014-11-21 2016-05-25 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und ein Verfahren zum Regeln eines Sendesignals für ein Bussystem
US9509310B1 (en) * 2016-02-25 2016-11-29 Freescale Semiconductor, Inc. LVDS and subLVDS driver circuit
CN105976778B (zh) * 2016-07-04 2019-01-11 深圳市华星光电技术有限公司 液晶显示面板的数据驱动系统
US10784906B2 (en) * 2016-07-14 2020-09-22 Sony Corporation Transmitting device, transmitting method, and communication system
JP6871485B2 (ja) * 2017-10-27 2021-05-12 チャイナ タバコ フーナン インダストリアル カンパニー リミテッド 超音波霧化シートの発振制御回路及び超音波電子タバコ
JP7049826B2 (ja) * 2017-12-25 2022-04-07 株式会社メガチップス 送信回路及び該送信回路の制御方法
US11450613B2 (en) * 2018-03-23 2022-09-20 Intel Corporation Integrated circuit package with test circuitry for testing a channel between dies
US11482293B2 (en) * 2020-08-06 2022-10-25 Novatek Microelectronics Corp. Control system with cascade driving circuits and related driving method
TWI764813B (zh) * 2021-08-18 2022-05-11 立積電子股份有限公司 驅動電路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630507B2 (ja) * 1987-12-18 1994-04-20 日本電気株式会社 パルス伝送回路
JPH0779286B2 (ja) * 1988-10-19 1995-08-23 日本電気株式会社 伝送回路
JP2804059B2 (ja) * 1989-01-30 1998-09-24 株式会社日立製作所 液晶表示装置
KR970005124B1 (ko) * 1991-08-14 1997-04-12 가부시끼가이샤 아드반테스트 가변지연회로
JPH06104936A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
JP2590758B2 (ja) * 1994-10-31 1997-03-12 日本電気株式会社 バスドライバ
JP3699764B2 (ja) * 1996-01-31 2005-09-28 株式会社東芝 ドライバ回路装置及びインターフェース
US5931939A (en) * 1996-09-25 1999-08-03 Philips Electronics North America Corporation Read crossbar elimination in a VLIW processor
JPH11239049A (ja) * 1998-02-24 1999-08-31 Matsushita Electric Ind Co Ltd データ出力回路
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
JP4030207B2 (ja) * 1998-12-25 2008-01-09 富士通株式会社 ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
JP3986161B2 (ja) * 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
DE19825258B4 (de) * 1998-06-05 2005-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis
JP2000031810A (ja) 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
JP3438612B2 (ja) * 1998-10-13 2003-08-18 富士ゼロックス株式会社 ステッピングモ−タの制御装置
JP3498042B2 (ja) * 2000-06-05 2004-02-16 Ｎｅｃエレクトロニクス株式会社 電子機器及びそれを備えた電子機器システム
JP3573701B2 (ja) * 2000-09-14 2004-10-06 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路
EP1257102A1 (en) * 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Digital line driver circuit operable with and without pre-emphasis
JP2002368600A (ja) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp プリエンファシス回路
WO2003084161A1 (fr) * 2002-03-29 2003-10-09 Fujitsu Limited Procede d'attaque, circuit d'attaque, procede d'emission au moyen d'un circuit d'attaque et circuit de commande
JP2004015621A (ja) * 2002-06-10 2004-01-15 Anritsu Corp Ｌｖｄｓドライバ
JP3791498B2 (ja) * 2003-01-17 2006-06-28 日本電気株式会社 プリエンファシス機能を有する出力バッファ回路
JP2004312614A (ja) * 2003-04-10 2004-11-04 Seiko Epson Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171750B (zh) * 2005-05-02 2010-09-22 哉英电子股份有限公司 发送装置
US7701453B2 (en) 2006-10-19 2010-04-20 Novatek Microelectronics Corp. Driving device and related image transmission device of a flat panel display
CN101567161B (zh) * 2008-04-24 2011-11-02 联咏科技股份有限公司 平面显示器的信号传输系统
CN102509830A (zh) * 2011-10-25 2012-06-20 长春理工大学 一种含有飞秒激光等离子体丝的双线传输线装置
CN102509830B (zh) * 2011-10-25 2013-11-20 长春理工大学 一种含有飞秒激光等离子体丝的双线传输线装置
CN105741731A (zh) * 2014-12-31 2016-07-06 乐金显示有限公司 显示装置
CN105741731B (zh) * 2014-12-31 2019-05-31 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US8421727B2 (en) 2013-04-16
US20120188214A1 (en) 2012-07-26
US20040242171A1 (en) 2004-12-02
JP2004357004A (ja) 2004-12-16
CN1320758C (zh) 2007-06-06
JP4327504B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
CN1320758C (zh) 发送电路、传输电路以及驱动装置
CN1094613C (zh) 低功耗传送二进制逻辑信号的接口电路和方法
CN1186759C (zh) 有机电致发光装置的驱动电路及方法
CN1959801A (zh) 双用驱动器
CN1770323A (zh) 具有片上终结电路的半导体存储器装置
CN1742438A (zh) 组合传输器
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
CN1702710A (zh) 显示设备
CN1574800A (zh) 差分信号接收设备和差分信号传输系统
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1677458A (zh) 数据传输方法和电子设备
CN1862650A (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN1841484A (zh) 门驱动器电路和具有门驱动器电路的显示设备
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1700600A (zh) 电压电平变换电路
CN1552124A (zh) 电平移动电路、显示装置及便携式终端
CN1741119A (zh) 移位电阻电路及其操作方法
CN1720662A (zh) 数据锁存电路和电子装置
CN1317826C (zh) 接收装置
CN1428859A (zh) 电平变换电路
CN1287520C (zh) 电流驱动器电路
CN1917370A (zh) 能够利用抑制功率消耗的增加来提高操作速度的接收机
CN1599993A (zh) 光传输装置
CN101064091A (zh) 完全缓存oled显示屏列控制电路
CN1787503A (zh) 共模辐射抑制电路以及电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101027

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200120 36/F, SHANGHAI INTERNATIONAL BUILDING, NO.360, PUDONG SOUTH ROAD, PUDONG NEW DISTRICT, SHANGHAI TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20140531