KR100303770B1 - 저잡음 출력 버퍼 - Google Patents

저잡음 출력 버퍼 Download PDF

Info

Publication number
KR100303770B1
KR100303770B1 KR1019980058584A KR19980058584A KR100303770B1 KR 100303770 B1 KR100303770 B1 KR 100303770B1 KR 1019980058584 A KR1019980058584 A KR 1019980058584A KR 19980058584 A KR19980058584 A KR 19980058584A KR 100303770 B1 KR100303770 B1 KR 100303770B1
Authority
KR
South Korea
Prior art keywords
pull
transistor
voltage
terminal
gate
Prior art date
Application number
KR1019980058584A
Other languages
English (en)
Other versions
KR20000042419A (ko
Inventor
강구창
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980058584A priority Critical patent/KR100303770B1/ko
Publication of KR20000042419A publication Critical patent/KR20000042419A/ko
Application granted granted Critical
Publication of KR100303770B1 publication Critical patent/KR100303770B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력신호의 레벨 천이 시 풀업 및 풀다운 구동부를 통해 흐르는 순간전류를 방지하여 전원 및 접지 잡음을 감소시킬 수 있는 저잡음 출력버퍼를 제공하고, 또한 풀업 및 풀다운 트랜지스터의 게이트단 전압을 제어하여 출력단의 부하를 서서히 충전 또는 방전시킴으로써 잡음을 감소시키는 저잡음 출력버퍼를 제공하기 위한 것으로, 이를 위해 본 발명은 반도체 장치의 저잡음 출력 버퍼에 있어서, 제1 출력단; 풀업 트랜지스터 및 풀다운 트랜지스터를 구비하여 상기 제1 출력단을 풀업 또는 풀다운 구동하는 제1 풀업 및 풀다운 구동 수단; 입력 데이터에 응답하여 제2 출력단을 소정의 전압 레벨로 풀업 또는 풀다운 구동하는 제2 풀업 및 풀다운 구동 수단; 및 상기 입력 데이터 및 상기 제2 풀업 및 풀다운 구동 수단에 의해 구동된 상기 제2 출력단의 전압 레벨에 응답하여 상기 풀업 트랜지스터 및 상기 풀다운 트랜지스터의 게이트단 전압을 제어하여 상기 입력 데이터의 레벨 천이 시 상기 제1 풀업 및 풀다운 구동 수단에서 발생하는 전원 및 접지 잡음을 줄이기 위한 구동 제어 수단을 포함한다.

Description

저잡음 출력 버퍼
본 발명은 반도체 장치에 관한 것으로, 특히 입력신호의 신호레벨이 천이될 때 출력단을 통해 순간 전류가 흐르는 것을 방지하여 잡음을 감소시킬 수 있는 저잡음 출력 버퍼에 관한 것이다.
도 1은 종래의 가장 간단한 형태의 출력 버퍼를 도시한 도면이다. 도면을 참조하면, 종래의 출력 버퍼는 출력하고자 입력되는 데이터(D)를 각각의 게이트단으로 입력받아 그에 응답하여 출력단(OUT)을 풀-업 또는 풀-다운 구동하는 PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N1)를 구비한 CMOS 인버터 회로로 구성되었다.
도 1을 참조하여, 종래의 출력 버퍼에 대한 동작을 간단히 설명한다.
먼저, 데이터(D)가 논리 "하이(high)" 레벨로 입력되면 PMOS 트랜지스터(P1)가 턴-온(turn-on)되고, NMOS 트랜지스터(N1)가 턴-오프(turn-off)되어 출력단(OUT)이 풀-업 구동에 의해 논리 "하이"레벨이 된다.
반면, 데이터(D)가 논리 "로우" 레벨로 입력되면 PMOS 트랜지스터(P1)가 턴-오프되고, NMOS 트랜지스터(N1)가 턴-온되어 출력단(OUT)이 풀-다운 구동에 의해 논리 "로우"레벨이 된다.
그런데, 데이터(D)가 논리 "로우"에서 논리 "하이"로 또는 논리 "하이"에서 논리 "로우"로 천이되는 순간 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)가 동시에 턴-온되는 순간이 존재하게 되는 데, 이때 전원공급단(VDD)과 접지전원단(VSS)이 서로 연결되어 순간적으로 많은 전류가 전원공급단(VDD)으로부터 접지전원단(VSS)으로 흘러나가게 된다. 이러한 전류는 출력단(OUT)의 부하를 충전시키거나 방전시키는 데 사용되지 못하고 그대로 낭비되면서 전원공급단(VDD)과 접지전원단(VSS)의 기생 인덕터(parasitic inductor)에 유입되어 전원과 접지 쪽의 잡음을 유발하게 된다. 또한, 출력단의 부하를 충전(charge) 또는 방전(discharge)시킬 때 흘러 들어오거나 흘러 나가는 전류가 출력단 핀과 칩의 전원 및 접지 핀의 기생 인덕터에 유입됨으로써 전원 및 접지 쪽의 또다른 잡음을 유발하게 되며, 이렇게 발생되는 전원 및 접지 잡음은 칩 전체의 오동작을 일으킬 수 있는 심각한 문제가 된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 입력신호의 레벨 천이 시 풀업 및 풀다운 구동부를 통해 흐르는 순간전류를 방지하여 전원 및 접지 잡음을 감소시킬 수 있는 저잡음 출력버퍼를 제공하는데 그 목적이 있다.
또한, 본 발명은 풀업 및 풀다운 트랜지스터의 게이트단 전압을 제어하여 출력단의 부하를 서서히 충전 또는 방전시킴으로써 잡음을 감소시키는 저잡음 출력버퍼를 제공하고자 한다.
도 1은 종래 기술에 따른 가장 간단한 형태의 출력 버퍼 회로도.
도 2는 본 발명에 따른 출력 버퍼의 제1 일실시 회로도.
도 3은 본 발명에 따른 출력 버퍼의 제2 일실시 회로도.
도 4는 본 발명에 따른 출력 버퍼의 제3 일실시 회로도.
도 5는 본 발명에 따른 출력 버퍼의 제4 일실시 회로도.
* 도면의 주요 부분에 대한 설명
100, 120 : 풀업 및 풀다운 구동부
140 : 구동 제어부
상기 목적을 달성하기 위한 본 발명은 반도체 장치의 저잡음 출력 버퍼에 있어서, 제1 출력단; 풀업 트랜지스터 및 풀다운 트랜지스터를 구비하여 상기 제1 출력단을 풀업 또는 풀다운 구동하는 제1 풀업 및 풀다운 구동 수단; 입력 데이터에 응답하여 제2 출력단을 소정의 전압 레벨로 풀업 또는 풀다운 구동하는 제2 풀업 및 풀다운 구동 수단; 및 상기 입력 데이터 및 상기 제2 풀업 및 풀다운 구동 수단에 의해 구동된 상기 제2 출력단의 전압 레벨에 응답하여 상기 풀업 트랜지스터 및 상기 풀다운 트랜지스터의 게이트단 전압을 제어하여 상기 입력 데이터의 레벨 천이 시 상기 제1 풀업 및 풀다운 구동 수단에서 발생하는 전원 및 접지 잡음을 줄이기 위한 구동 제어 수단을 포함하여 이루어진다.
바람직하게, 상기 구동 제어 수단은, 상기 입력 데이터 및 상기 풀다운 트랜지스터의 게이트단 전압에 응답하여 전원전압 레벨 또는 상기 제2 출력단의 전압 레벨을 상기 풀업 트랜지스터의 게이트단으로 인가하기 위한 풀업 구동 제어 수단; 및 상기 입력 데이터 및 상기 풀업 트랜지스터의 게이트단 전압에 응답하여 접지전압 레벨 또는 상기 제2 출력단의 전압 레벨을 상기 풀다운 트랜지스터의 게이트단으로 인가하기 위한 풀다운 구동 제어 수단을 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 출력 버퍼의 일실시 회로도이다.
도면에 도시된 바와 같이, 본 발명에 따른 출력 버퍼는 출력단(OUT), 풀업 트랜지스터(P2) 및 풀다운 트랜지스터(N2)를 구비하여 상기 출력단(OUT)을 풀업 또는 풀다운 구동하는 풀업 및 풀다운 구동부(100), 출력하고자 입력되는 데이터(D)에 응답하여 PMOS 트랜지스터의 문턱 전압만큼 전압 강하된 전압 레벨로 노드(ND1)를 풀업 구동하거나 NMOS 트랜지스터의 문턱 전압만큼 전압 상승된 전압 레벨로 노드(ND1)를 풀다운 구동하는 풀업 및 풀다운 구동부(120), 데이터(D) 및 풀업 및 풀다운 구동부(120)에 의해 구동된 전압 레벨에 응답하여 풀업 트랜지스터(P2) 및 풀다운 트랜지스터(N2)의 각 게이트단(ND2, ND3) 전압을 제어하여 상기 데이터(D)의 레벨 천이 시 상기 풀업 및 풀다운 구동부(100)에서 발생하는 전원 및 접지 잡음을 줄이기 위한 구동 제어부(140)로 이루어진다.
좀 더 구체적으로, 풀업 및 풀다운 구동부(100)는 전원전압단 및 접지전원단 사이에 직렬 연결되는 풀업 트랜지스터(P2)와 풀다운 트랜지스터(N2)로 이루어지되, 풀업 트랜지스터(P2)의 게이트단(ND2)은 구동 제어부(140)에 연결되어 풀업 구동 동작을 제어받으며, 풀다운 트랜지스터(N2)의 게이트단(ND3)은 구동 제어부(140)에 연결되어 풀다운 구동 동작을 제어받도록 구성된다.
그리고, 풀업 및 풀다운 구동부(120)는 전원전압단에 연결되며 게이트 및 드레인이 공통 연결되는 전압 강하용 PMOS 트랜지스터(P3)와, PMOS 트랜지스터(P3)의 드레인 및 노드(ND1) 사이에 연결되며 게이트로 데이터(D)를 입력받는 풀업 구동용 PMOS 트랜지스터(P4)와, 접지전원단에 연결되며 게이트 및 드레인이 공통 연결되는 전압 강하용 NMOS 트랜지스터(N4)와, 노드(ND1) 및 NMOS 트랜지스터(N4)의 드레인 사이에 연결되며 게이트로 데이터(D)를 입력받는 풀다운 구동용 NMOS 트랜지스터(N3)로 이루어진다.
또한, 구동 제어부(140)는 전원전압단 및 풀업 트랜지스터(P2)의 게이트단(ND2) 사이에 연결되며 게이트로 데이터(D)를 입력받아 풀다운 트랜지스터(N2)의 풀다운 구동 시 풀업 트랜지스터(P2)를 빠르게 턴-오프시키기 위한 PMOS 트랜지스터(P5)와, 풀다운 트랜지스터(N2)의 게이트단(ND3) 및 접지전원단 사이에 연결되며 게이트로 데이터(D)를 입력받아 풀업 트랜지스터(P2)의 풀업 구동 시 풀다운 트랜지스터(N2)를 빠르게 턴-오프시키기 위한 NMOS 트랜지스터(N5)와, 입력단이 풀다운 트랜지스터(N2)의 게이트단(ND3)에 연결되는 인버터(INV2)와, 노드(ND1) 및 풀업 트랜지스터(P2)의 게이트단 사이에 연결되며 게이트단이 인버터(INV2)의 출력단에 연결되는 NMOS 트랜지스터(N6)와, 입력단이 풀업 트랜지스터(P2)의 게이트단(ND2)에 연결되는 인버터(INV1)와, 노드(ND1) 및 풀다운 트랜지스터(N2)의 게이트단 사이에 연결되며 게이트단이 인버터(INV1)의 출력단에 연결되는 PMOS 트랜지스터(P6)로 이루어진다.
상기와 같이 구성된 본 발명의 출력 버퍼의 동작을 다음에 설명한다.
데이터(D)가 논리 "로우" 레벨로 입력되는 경우 PMOS 트랜지스터(P4, P5)는 각각 턴-온되고, NMOS 트랜지스터(N3, N5)는 각각 턴-오프되어 노드(ND1)와 노드(ND2)가 각각 논리 "하이" 레벨로 된다. 따라서, 풀업 트랜지스터(P2)는 턴-오프된다. 계속해서, 노드(ND2)를 입력단으로 받는 인버터(INV1)를 통해 논리 "로우"레벨이 PMOS 트랜지스터(P6)의 게이트단으로 인가되어 PMOS 트랜지스터(P6)가 턴-온되고, 턴-온된 PMOS 트랜지스터(P6)에 의해 노드(ND1)의 논리 "하이" 레벨이 풀다운 트랜지스터(N2)의 게이트단에 전달됨으로써 풀다운 트랜지스터(N2)가 출력단(OUT)을 풀다운 구동하여 논리 "로우" 레벨을 출력하게 된다. 여기서, 입력되는 데이터(D)의 논리 "로우" 레벨을 출력할 때 그 이전에 논리 "하이" 레벨을 출력하기 위해 턴-온되었던 풀업 트랜지스터(P2)를 먼저 턴-오프시키고, 그 다음으로 논리 "로우" 레벨을 출력하기 위한 풀다운 트랜지스터(N2)를 턴-온시킴으로써 입력신호의 레벨 천이 시 풀업 트랜지스터(P2) 및 풀다운 트랜지스터(N2)가 동시에 턴-온되어 순간 전류가 흐르는 문제를 근원적으로 해결하였다.
다음으로, 데이터(D)가 논리 "하이" 레벨로 입력되는 경우 NMOS 트랜지스터(N3, N5)는 각각 턴-온되고, PMOS 트랜지스터(P4, P5)는 각각 턴-오프되어 노드(ND1)와 노드(ND3)가 각각 논리 "로우" 레벨로 된다. 따라서, 풀다운 트랜지스터(N2)는 턴-오프된다. 계속해서, 노드(ND3)를 입력단으로 받는 인버터(INV2)를 통해 논리 "하이"레벨이 NMOS 트랜지스터(N6)의 게이트단으로 인가되어 NMOS 트랜지스터(N6)가 턴-온되고, 턴-온된 NMOS 트랜지스터(N6)에 의해 노드(ND1)의 논리 "로우" 레벨이 풀업 트랜지스터(P2)의 게이트단(ND2)에 전달됨으로써 풀업 트랜지스터(P2)가 출력단(OUT)을 풀업 구동하여 논리 "하이" 레벨을 출력하게 된다. 여기서, 입력되는 데이터(D)의 논리 "하이" 레벨을 출력하기 위해 그 이전에 논리 "로우" 레벨 출력 시 턴-온되었던 풀다운 트랜지스터(N2)를 먼저 턴-오프시키고, 그 다음으로 논리 "하이" 레벨을 출력하기 위한 풀업 트랜지스터(P2)를 턴-온시킴으로써 입력신호의 레벨 천이 시 풀업 트랜지스터(P2) 및 풀다운 트랜지스터(N2)가 동시에 턴-온되어 순간 전류가 흐르는 문제를 근원적으로 해결하였다.
즉, 다시 말해 본 발명의 출력 버퍼는, 논리 "로우" 레벨의 데이터(D) 출력 시에는 데이터(D)의 논리 레벨에 직접 응답하여 구동하는 PMOS 트랜지스터(P5)를 통해 풀업 트랜지스터(P2)의 게이트단을 제어하여 풀업 트랜지스터(P2)를 빠르게 턴-오프시키고, 논리 "하이" 레벨의 데이터(D) 출력 시에는 풀다운 트랜지스터(N2)의 게이트단(ND3) 전압이 일정 전압 이하로 떨어졌을 때 즉 풀다운 트랜지스터(N2)가 충분히 턴-오프되었다고 판단되었을 때 인버터(INV2)를 통해 NMOS 트랜지스터(N6)를 턴-온시킨 후 풀업 트랜지스터(P2)의 게이트단(ND2)을 "Vtn"(이때, Vtn은 NMOS 트랜지스터의 문턱 전압)으로 승압시켜 풀업 트랜지스터(P2)를 턴온시킨다.
마찬가지로, 논리 "하이" 레벨의 데이터(D) 출력 시에는 데이터(D)의 논리 레벨에 직접 응답하여 구동하는 NMOS 트랜지스터(N5)를 통해 풀다운 트랜지스터(N2)의 게이트단을 제어하여 풀다운 트랜지스터(N2)를 빠르게 턴-오프시키고, 논리 "로우" 레벨의 데이터(D) 출력 시에는 풀업 트랜지스터(P2)의 게이트단(ND2) 전압이 일정 전압 이상으로 올라갔을 때 즉 풀업 트랜지스터(P2)가 충분히 턴-오프되었다고 판단되었을 때 인버터(INV1)를 통해 PMOS 트랜지스터(P6)를 턴-온시킨 후 풀다운 트랜지스터(N2)의 게이트단(ND3)을 "VDD-Vtp"(이때, Vtp는 PMOS 트랜지스터의 문턱 전압의 절대값)로 전압 강하시켜 풀다운 트랜지스터(N2)를 턴온시킨다.
한편, 논리 "로우" 레벨의 데이터(D) 출력 시 Vtp의 절대값만큼 전압 강하된 "VDD-Vtp"의 전압이 PMOS 트랜지스터(P6)를 통해 풀다운 트랜지스터(N2)를 턴-온시키는 게이트단(ND3)으로 인가됨으로써 VDD가 인가되었을 때보다 풀다운 트랜지스터(N2)의 전류 구동력이 작아져 순간 전류 변화량(di/dt)을 줄일 수 있다. 또한, 논리 "하이" 레벨의 데이터(D) 출력 시 Vtn만큼 승압된 전압이 NMOS 트랜지스터(N6)를 통해 풀업 트랜지스터(P2)를 턴-온시키는 게이트단(ND2)으로 인가됨으로써 접지전압이 인가되었을 때보다 풀업 트랜지스터(P2)의 전류 구동력이 작아져 순간 전류 변화량(di/dt)을 줄일 수 있다.
다른 한편, 풀업 트랜지스터(P2)가 턴-온될 때 NMOS 트랜지스터(N4)로 인하여 풀업 트랜지스터(P2)의 게이트단(ND2) 전압이 접지 전압 레벨이 아닌 "Vtn"만큼 승압되지만, 풀업 트랜지스터(P2)가 턴-오프될 때에는 NMOS 트랜지스터(N6)가 턴-오프되고, PMOS 트랜지스터(P5)가 턴-온됨으로써 게이트단(ND2)의 전압 강하 현상이 일어나지 않아 전원전압 레벨까지 상승하게 되어 PMOS 트랜지스터(P2)를 완전히 턴-오프시킨다. 마찬가지로, 풀다운 트랜지스터(N2)가 턴-온될 때 PMOS 트랜지스터(P3)로 인하여 풀다운 트랜지스터(N2)의 게이트단(ND3) 전압이 전원 전압 레벨보다 "Vtp"만큼 하강되지만, 풀다운 트랜지스터(N2)가 턴-오프될 때에는 PMOS 트랜지스터(P6)가 턴-오프되고, NMOS 트랜지스터(N5)가 턴-온됨으로써 게이트단(ND3)의 전압이 접지전압 레벨까지 강하하게 되어 NMOS 트랜지스터(N2)를 완전히 턴-오프시킨다. 따라서, 풀업 또는 풀다운 구동하는 풀업 트랜지스터와 풀다운 트랜지스터의 게이트단 전압이 전원전압 레벨과 접지전압 레벨로 완전히 풀-스윙(full-swing)하지 않더라도 풀업 트랜지스터나 풀다운 트랜지스터 중 하나가 완전히 오프됨으로써 두 트랜지스터 사이를 흐르는 정적 전류가 없는 CMOS 논리 회로의 특성을 그대로 유지할 수 있다.
도 3 내지 도 5는 본 발명에 따른 출력 버퍼의 다른 실시예들이다.
도 3의 출력 버퍼는 상기 도 2의 출력 버퍼에서 전압 강하용으로 사용된 PMOS 트랜지스터(P3) 및 NMOS 트랜지스터(N4)를 PN 다이오드(PN1, PN2)로 대체하여 구현한 실시예이다.
그리고, 도 4의 출력 버퍼는 속도가 느린 출력 버퍼의 경우 PMOS 트랜지스터 및 NMOS 트랜지스터를 각각 2개씩 직렬 연결하여 구성한 실시예이고, 도 5의 출력 버퍼 역시 속도가 느린 출력 버퍼의 경우에서 PN 다이오드를 풀다운 경로 및 풀업 경로에 각각 2개씩 직렬 연결하여 구성한 실시예이다.
마지막으로, 상기와 같이 동작하는 본 발명에 따른 출력 버퍼와 종래의 출력 버퍼의 잡음 크기를 비교해 본 결과가 하기 표 1에 도시되어 있다. 하기 표 1을 통해 본 발명에 따른 출력 버퍼가 약 35% 이상의 잡음 감소 효과가 있음을 알 수 있다.
종래의 출력 버퍼 본 발명의 출력 버퍼 개선 효과
전원 잡음의 크기(v) -1.1 ∼ +0.7 -0.9 ∼ +0.27 39% 감소
접지 잡음의 크기 -1.1 ∼ +1.2 -0.6 ∼ +0.9 35% 감소
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 입력신호의 레벨 천이 시 풀업 및 풀다운 트랜지스터의 게이트단 전압을 적절히 제어함으로써 전원 및 접지 잡음을 감소시키는 탁월한 효과가 있다.

Claims (11)

  1. 반도체 장치의 저잡음 출력 버퍼에 있어서,
    제1 출력단;
    풀업 트랜지스터 및 풀다운 트랜지스터를 구비하여 상기 제1 출력단을 풀업 또는 풀다운 구동하는 제1 풀업 및 풀다운 구동 수단;
    입력 데이터에 응답하여 제2 출력단을 소정의 전압 레벨로 풀업 또는 풀다운 구동하는 제2 풀업 및 풀다운 구동 수단; 및
    상기 입력 데이터 및 상기 제2 풀업 및 풀다운 구동 수단에 의해 구동된 상기 제2 출력단의 전압 레벨에 응답하여 상기 풀업 트랜지스터 및 상기 풀다운 트랜지스터의 게이트단 전압을 제어하여 상기 입력 데이터의 레벨 천이 시 상기 제1 풀업 및 풀다운 구동 수단에서 발생하는 전원 및 접지 잡음을 줄이기 위한 구동 제어 수단
    을 포함하여 이루어지는 저잡음 출력 버퍼.
  2. 제 1 항에 있어서, 제2 풀업 및 풀다운 구동 수단은,
    전원전압단에 연결되어 상기 전원전압단을 통해 인가되는 전원전압 레벨을 소정의 제1 전압만큼 강하시키기 위한 전압 강하 수단;
    상기 전압 강하 수단 및 상기 제2 출력단 사이에 연결되며 게이트로 상기 입력 데이터를 인가받아 상기 제2 출력단을 상기 전압 강하 수단으로부터의 전압 강하된 전압 레벨로 풀업 구동하는 풀업 구동용 제1 트랜지스터;
    접지전원단에 연결되어 접지전압 레벨을 소정의 제2 전압만큼 상승시키기 위한 전압 상승 수단; 및
    상기 제2 출력단 및 상기 전압 상승 수단 사이에 연결되며 게이트로 상기 입력 데이터를 인가받아 상기 제2 출력단을 상기 전압 상승 수단으로부터의 전압 상승된 전압 레벨로 풀다운 구동하는 풀다운 구동용 제2 트랜지스터
    를 포함하여 이루어지는 저잡음 출력 버퍼.
  3. 제 2 항에 있어서, 상기 전압 강하 수단은,
    상기 전원전압단에 연결되며 게이트 및 드레인이 공통 연결되는 적어도 하나의 제3 트랜지스터
    를 포함하여 이루어지는 저잡음 출력 버퍼.
  4. 제 2 항에 있어서, 상기 전압 강하 수단은,
    상기 전원전압단에 연결되는 적어도 하나의 PN 다이오드
    를 포함하여 이루어지는 저잡음 출력 버퍼.
  5. 제 2 항에 있어서, 상기 전압 상승 수단은,
    상기 접지전원단에 연결되며 게이트 및 드레인이 공통 연결되는 적어도 하나의 제3 트랜지스터
    를 포함하여 이루어지는 저잡음 출력 버퍼.
  6. 제 2 항에 있어서, 상기 전압 상승 수단은,
    상기 접지전원단에 연결되는 적어도 하나의 PN 다이오드
    를 포함하여 이루어지는 저잡음 출력 버퍼.
  7. 제 1 항에 있어서, 상기 구동 제어 수단은,
    상기 입력 데이터 및 상기 풀다운 트랜지스터의 게이트단 전압에 응답하여 전원전압 레벨 또는 상기 제2 출력단의 전압 레벨을 상기 풀업 트랜지스터의 게이트단으로 인가하기 위한 풀업 구동 제어 수단; 및
    상기 입력 데이터 및 상기 풀업 트랜지스터의 게이트단 전압에 응답하여 접지전압 레벨 또는 상기 제2 출력단의 전압 레벨을 상기 풀다운 트랜지스터의 게이트단으로 인가하기 위한 풀다운 구동 제어 수단
    을 포함하여 이루어지는 저잡음 출력 버퍼.
  8. 제 7 항에 있어서, 상기 풀업 구동 제어 수단은,
    전원전압단 및 상기 풀업 트랜지스터의 게이트단 사이에 연결되며 게이트로 상기 입력 데이터를 인가받아 상기 풀다운 트랜지스터의 풀다운 구동 시 상기 풀업 트랜지스터를 상기 풀다운 트랜지스터가 턴-온되는 시점보다 빠르게 턴-오프시키기 위한 제1 트랜지스터; 및
    상기 풀다운 트랜지스터의 게이트단 전압에 응답하여 상기 제2 출력단의 전압 레벨을 상기 풀업 트랜지스터의 게이트단으로 전달하기 위한 스위칭 수단
    을 포함하여 이루어지는 저잡음용 출력 버퍼.
  9. 제 8 항에 있어서, 상기 스위칭 수단은,
    상기 제2 출력단 및 상기 풀업 트랜지스터의 게이트단 사이에 연결되며 게이트로 상기 풀다운 트랜지스터의 게이트단 전압을 입력받는 제2 트랜지스터
    를 포함하는 것을 특징으로 하는 저잡음용 출력 버퍼.
  10. 제 7 항에 있어서, 상기 풀다운 구동 제어 수단은,
    상기 풀다운 트랜지스터의 게이트단 및 접지전원단 사이에 연결되며 게이트로 상기 입력 데이터를 인가받아 상기 풀업 트랜지스터의 풀업 구동 시 상기 풀다운 트랜지스터를 상기 풀업 트랜지스터가 턴-온되는 시점보다 빠르게 턴-오프시키기 위한 제1 트랜지스터; 및
    상기 풀업 트랜지스터의 게이트단 전압에 응답하여 상기 제2 출력단의 전압 레벨을 상기 풀다운 트랜지스터의 게이트단으로 전달하기 위한 스위칭 수단
    을 포함하여 이루어지는 저잡음용 출력 버퍼.
  11. 제 10 항에 있어서, 상기 스위칭 수단은,
    상기 제2 출력단 및 상기 풀다운 트랜지스터의 게이트단 사이에 연결되며 게이트로 상기 풀업 트랜지스터의 게이트단 전압을 입력받는 제2 트랜지스터
    를 포함하는 것을 특징으로 하는 저잡음용 출력 버퍼.
KR1019980058584A 1998-12-24 1998-12-24 저잡음 출력 버퍼 KR100303770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058584A KR100303770B1 (ko) 1998-12-24 1998-12-24 저잡음 출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058584A KR100303770B1 (ko) 1998-12-24 1998-12-24 저잡음 출력 버퍼

Publications (2)

Publication Number Publication Date
KR20000042419A KR20000042419A (ko) 2000-07-15
KR100303770B1 true KR100303770B1 (ko) 2001-09-24

Family

ID=19565666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058584A KR100303770B1 (ko) 1998-12-24 1998-12-24 저잡음 출력 버퍼

Country Status (1)

Country Link
KR (1) KR100303770B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004976A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 반도체 메모리 장치용 입력 버퍼
KR100468360B1 (ko) * 2002-07-25 2005-01-27 인티그런트 테크놀로지즈(주) 수신 장치의 선형성 개선을 위한 하모닉 회로
KR100888203B1 (ko) * 2007-07-26 2009-03-12 주식회사 하이닉스반도체 버퍼 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188714A (ja) * 1992-12-17 1994-07-08 Kawasaki Steel Corp 半導体集積回路
JPH0865133A (ja) * 1994-08-22 1996-03-08 Fujitsu Ltd Ｃｍｏｓ出力回路
KR960012716A (ko) * 1994-09-09 1996-04-20 김주용 저잡음 출력 버퍼
JPH10190436A (ja) * 1996-12-25 1998-07-21 Kawasaki Steel Corp 出力バッファ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188714A (ja) * 1992-12-17 1994-07-08 Kawasaki Steel Corp 半導体集積回路
JPH0865133A (ja) * 1994-08-22 1996-03-08 Fujitsu Ltd Ｃｍｏｓ出力回路
KR960012716A (ko) * 1994-09-09 1996-04-20 김주용 저잡음 출력 버퍼
JPH10190436A (ja) * 1996-12-25 1998-07-21 Kawasaki Steel Corp 出力バッファ回路

Also Published As

Publication number Publication date
KR20000042419A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR930003926B1 (ko) 반도체집적회로
US7786761B2 (en) Output buffer device
US6842043B1 (en) High-speed, low current level shifter circuits for integrated circuits having multiple power supplies
US7317333B1 (en) Large loading split I/O driver with negligible crowbar
KR100574488B1 (ko) 레벨 쉬프터
US7368952B2 (en) Output buffer circuit
US5216293A (en) CMOS output buffer with pre-drive circuitry to control slew rate of main drive transistors
US5801550A (en) Output circuit device preventing overshoot and undershoot
US6720794B2 (en) Output buffer circuit
US6307399B1 (en) High speed buffer circuit with improved noise immunity
US6483340B2 (en) High integration-capable output buffer circuit unaffected by manufacturing process fluctuations or changes in use
KR100303770B1 (ko) 저잡음 출력 버퍼
EP1454414B1 (en) High-speed output circuit with low voltage capability
US20210391857A1 (en) Circuit
US6798247B2 (en) Output buffer circuit
US20240113712A1 (en) Output buffer circuit and semiconductor device
KR100358134B1 (ko) 접지 바운싱 잡음을 줄이기 위한 출력 구동 회로
US6548995B1 (en) High speed bias voltage generating circuit
KR100407816B1 (ko) 온-칩 캐패시터를 이용한 씨모스 풀스윙 출력구동회로
JP3745144B2 (ja) 出力バッファ回路
KR20020022919A (ko) 씨모스 버퍼회로
US6559678B1 (en) Node predisposition circuit
KR200266020Y1 (ko) 저잡음출력버퍼
WO2008028012A1 (en) Junction field effect transistor input buffer level shifting circuit
JP5375383B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee