JP6346207B2 - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP6346207B2 JP6346207B2 JP2016014404A JP2016014404A JP6346207B2 JP 6346207 B2 JP6346207 B2 JP 6346207B2 JP 2016014404 A JP2016014404 A JP 2016014404A JP 2016014404 A JP2016014404 A JP 2016014404A JP 6346207 B2 JP6346207 B2 JP 6346207B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- voltage
- transistor
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 33
- 238000011156 evaluation Methods 0.000 description 22
- 230000001629 suppression Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- VLQGDKKHHCKIOJ-UHFFFAOYSA-N NNOS Chemical group NNOS VLQGDKKHHCKIOJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Description
第1の電源と接地との間に負荷と共に直列に接続されるパワートランジスタのゲートを駆動するゲート駆動装置であって、
第2の電源と前記パワートランジスタのゲートとの間に並列に接続されるn個のP型トランジスタを有するプルアップ回路と、
前記パワートランジスタのゲートと接地との間に並列に接続されるN型トランジスタを有するプルダウン回路と、
を備えるゲート駆動装置において、
前記n個のP型トランジスタのオンオフの状態を前記パワートランジスタのゲート電圧の立ち上がり時間でm回に亘って変化させるために前記n個のP型トランジスタの各ゲートに入力するm個の信号パターンであるゲート信号セットを調製する信号調製回路と、
前記立ち上がり時間でm回に亘って立ち上がるクロック信号と前記ゲート信号セットとを入力し、前記クロック信号に同期させて前記N型トランジスタのゲートに該ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記ゲート信号セットを前記信号パターン毎に順次前記n個のP型トランジスタの各ゲートに出力する同期出力回路と、
を備えることを要旨とする。
k=2J−1・・・(2)
第1の電源と接地との間に負荷と共に直列に接続されるパワートランジスタのゲートを駆動するゲート駆動装置であって、
第2の電源と前記パワートランジスタのゲートとの間に並列に接続される少なくとも1つのP型トランジスタを有するプルアップ回路と、
前記パワートランジスタのゲートと接地との間に並列に接続されるk個のN型トランジスタを有するプルダウン回路と、
を備えるゲート駆動装置において、
前記k個のN型トランジスタのオンオフの状態を前記パワートランジスタのゲート電圧の立ち下がり時間でm回に亘って変化させるために前記k個のN型トランジスタの各ゲートに入力するm個の信号パターンであるゲート信号セットを調製する信号調製回路と、
前記立ち下がり時間でm回に亘って立ち上がるクロック信号と前記ゲート信号セットとを入力し、前記クロック信号に同期させて前記P型トランジスタのゲートに該ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記ゲート信号セットを前記信号パターン毎に順次前記k個のN型トランジスタの各ゲートに出力する同期出力回路と、
を備えることを要旨とする。
Claims (8)
- 第1の電源と接地との間に負荷と共に直列に接続されるパワートランジスタのゲートを駆動するゲート駆動装置であって、
第2の電源と前記パワートランジスタのゲートとの間に並列に接続されるn個のP型トランジスタを有するプルアップ回路と、
前記パワートランジスタのゲートと接地との間に並列に接続される少なくとも1つのN型トランジスタを有するプルダウン回路と、
を備えるゲート駆動装置において、
前記n個のP型トランジスタのオンオフの状態を前記パワートランジスタのゲート電圧の立ち上がり時間でm回に亘って変化させるために前記n個のP型トランジスタの各ゲートに入力するm個の信号パターンであるゲート信号セットを調製する信号調製回路と、
前記立ち上がり時間でm回に亘って立ち上がるクロック信号と前記ゲート信号セットとを入力し、前記クロック信号に同期させて前記N型トランジスタのゲートに該ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記ゲート信号セットを前記信号パターン毎に順次前記n個のP型トランジスタの各ゲートに出力する同期出力回路と、
前記パワートランジスタに流れるトランジスタ電流を検出する電流センサと、
前記負荷と前記パワートランジスタとの接続点の電圧を検出する電圧センサと、
を備え、
前記信号調製回路は、前記トランジスタ電流と前記接続点の電圧とを用いて前記立ち上がり時間における前記パワートランジスタの電力損失と前記立ち上がり時間における前記トランジスタ電流のオーバーシュート量とを演算し、前記電力損失と前記オーバーシュート量との積が所定量以下となるように前記ゲート信号セットを調製する、
ゲート駆動装置。 - 請求項1記載のゲート駆動装置であって、
前記所定量は、前記電力損失と前記オーバーシュート量との積の最小値である、
ゲート駆動装置。 - 請求項1または2記載のゲート駆動装置であって、
前記プルダウン回路は、
k個のN型トランジスタ、を有し、
前記信号調製回路は、
前記パワートランジスタをオンするときには、前記ゲート信号セットを第1ゲート信号セットとして調製し、前記パワートランジスタをオフするときには、前記k個のN型トランジスタのオンオフの状態を前記パワートランジスタのゲート電圧の立ち下がり時間でm回に亘って変化させるために前記k個のN型トランジスタの各ゲートに入力するm個の信号パターンである第2ゲート信号セットを調製し、
前記同期出力回路は、
前記パワートランジスタをオンするときには、前記クロック信号と前記第1ゲート信号セットとを入力し、前記クロック信号に同期させて前記k個のN型トランジスタのゲートに各ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記第1ゲート信号セットを前記信号パターン毎に順次前記n個のP型トランジスタの各ゲートに出力し、前記パワートランジスタをオフするときには、前記クロック信号と前記第2ゲート信号セットとを入力し、前記クロック信号に同期させて前記n個のP型トランジスタのゲートに各ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記第2ゲート信号セットを前記信号パターン毎に順次前記k個のN型トランジスタの各ゲートに出力する、
ゲート駆動装置。 - 請求項3記載のゲート駆動装置であって、
前記パワートランジスタに流れるトランジスタ電流を検出する電流センサと、
前記負荷と前記パワートランジスタとの接続点の電圧を検出する電圧センサと、
を有し、
前記信号調製回路は、
前記トランジスタ電流と前記接続点の電圧とを用いて前記立ち下がり時間における前記パワートランジスタの電力損失と前記立ち下がり時間における前記接続点の電圧のオーバーシュート量とを演算し、前記電力損失と前記接続点の電圧のオーバーシュート量との積が第2所定量以下となるように前記第2ゲート信号セットを調製する、
ゲート駆動装置。 - 請求項4記載のゲート駆動装置であって、
前記第2所定量は、前記電力損失と前記接続点の電圧のオーバーシュート量との積の最小値である、
ゲート駆動装置。 - 請求項3ないし5のいずれか1つの請求項に記載のゲート駆動装置であって、
前記信号調製回路は、
前記n個のP型トランジスタの各ゲートに入力するm個の信号パターン毎に、該信号パターンを示すLビットのバイナリ信号をnビットのサーモメータコードに変換して、前記m個の信号パターン毎に変換されたサーモメータコードを前記第1ゲート信号セットとして調製する第1信号変換調製部と、
前記k個のN型トランジスタの各ゲートに入力するm個の信号パターン毎に、該信号パターンを示すJビットのバイナリ信号をkビットのサーモメータコードに変換して、前記m個の信号パターン毎に変換されたサーモメータコードを前記第2ゲート信号セットとして調製する第2信号変換調製部と、
を有し、
前記nおよび前記Lは、次式(1)を満たし、
前記kおよび前記Jは、次式(2)を満たす、
ゲート駆動装置。
n=2L−1・・・(1)
k=2J−1・・・(2) - 請求項1ないし6のいずれか1つの請求項に記載のゲート駆動装置であって、
前記mは、4以上の整数である、
ゲート駆動装置。 - 第1の電源と接地との間に負荷と共に直列に接続されるパワートランジスタのゲートを駆動するゲート駆動装置であって、
第2の電源と前記パワートランジスタのゲートとの間に並列に接続される少なくとも1つのP型トランジスタを有するプルアップ回路と、
前記パワートランジスタのゲートと接地との間に並列に接続されるk個のN型トランジスタを有するプルダウン回路と、
を備えるゲート駆動装置において、
前記k個のN型トランジスタのオンオフの状態を前記パワートランジスタのゲート電圧の立ち下がり時間でm回に亘って変化させるために前記k個のN型トランジスタの各ゲートに入力するm個の信号パターンであるゲート信号セットを調製する信号調製回路と、
前記立ち下がり時間でm回に亘って立ち上がるクロック信号と前記ゲート信号セットとを入力し、前記クロック信号に同期させて前記P型トランジスタのゲートに該ゲートをオフする信号を出力すると共に前記クロック信号に同期させて前記ゲート信号セットを前記信号パターン毎に順次前記k個のN型トランジスタの各ゲートに出力する同期出力回路と、
前記パワートランジスタに流れるトランジスタ電流を検出する電流センサと、
前記負荷と前記パワートランジスタとの接続点の電圧を検出する電圧センサと、
を備え、
前記信号調製回路は、
前記トランジスタ電流と前記接続点の電圧とを用いて前記立ち下がり時間における前記パワートランジスタの電力損失と前記立ち下がり時間における前記接続点の電圧のオーバーシュート量とを演算し、前記電力損失と前記接続点の電圧のオーバーシュート量との積が所定量以下となるように前記ゲート信号セットを調製する、
ゲート駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014404A JP6346207B2 (ja) | 2016-01-28 | 2016-01-28 | ゲート駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014404A JP6346207B2 (ja) | 2016-01-28 | 2016-01-28 | ゲート駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017135589A JP2017135589A (ja) | 2017-08-03 |
JP6346207B2 true JP6346207B2 (ja) | 2018-06-20 |
Family
ID=59502920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016014404A Active JP6346207B2 (ja) | 2016-01-28 | 2016-01-28 | ゲート駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6346207B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11031929B1 (en) * | 2020-07-30 | 2021-06-08 | Infineon Technologies Ag | Actively tracking switching speed control of a power transistor |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036222A (en) * | 1990-02-22 | 1991-07-30 | National Semiconductor Corporation | Output buffer circuit with output voltage sensing for reducing switching induced noise |
US5220209A (en) * | 1991-09-27 | 1993-06-15 | National Semiconductor Corporation | Edge rate controlled output buffer circuit with controlled charge storage |
US5218243A (en) * | 1991-11-20 | 1993-06-08 | National Semiconductor Corporation | Bicmos ttl output buffer circuit with reduced power dissipation |
GB9224685D0 (en) * | 1992-11-25 | 1993-01-13 | Inmos Ltd | Controlled impedance transistor switch circuit |
US5568062A (en) * | 1995-07-14 | 1996-10-22 | Kaplinsky; Cecil H. | Low noise tri-state output buffer |
JP5149704B2 (ja) * | 2008-06-05 | 2013-02-20 | 新日本無線株式会社 | スイッチング駆動回路 |
JP5160320B2 (ja) * | 2008-06-27 | 2013-03-13 | 新日本無線株式会社 | スイッチング駆動回路 |
JP5747445B2 (ja) * | 2009-05-13 | 2015-07-15 | 富士電機株式会社 | ゲート駆動装置 |
JP2012244222A (ja) * | 2011-05-16 | 2012-12-10 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
JP2013085122A (ja) * | 2011-10-11 | 2013-05-09 | Renesas Electronics Corp | 半導体集積回路 |
-
2016
- 2016-01-28 JP JP2016014404A patent/JP6346207B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017135589A (ja) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5825144B2 (ja) | 半導体装置およびハイサイド回路の駆動方法 | |
KR101239709B1 (ko) | 반도체 메모리 장치의 듀티 사이클 보정 회로 | |
Takamiya et al. | Power electronics 2.0: IoT-connected and Al-controlled power electronics operating optimally for each user | |
GB2570190A8 (en) | Gate driving circuit and display device comprising the same | |
KR100641860B1 (ko) | 반도체장치 | |
KR20080100140A (ko) | 구동 회로 및 그 구동 회로를 구비하는 전자 기기 | |
Miyazaki et al. | General-purpose clocked gate driver (CGD) IC with programmable 63-level drivability to reduce Ic overshoot and switching loss of various power transistors | |
EP3200348B1 (en) | Drive circuit | |
JP2006222593A (ja) | 電圧駆動型半導体素子の駆動装置および方法 | |
Liu et al. | Full custom design of an arbitrary waveform gate driver with 10-GHz waypoint rates for GaN FETs | |
US20150326211A1 (en) | Variable delay circuit | |
JP6346207B2 (ja) | ゲート駆動装置 | |
JPWO2016009582A1 (ja) | 電圧制御型デバイスの駆動回路 | |
JP5767018B2 (ja) | 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路 | |
KR100774893B1 (ko) | 레벨 쉬프터 회로 | |
JP6303060B1 (ja) | ゲート駆動回路 | |
CN105281723A (zh) | 驱动电路及半导体装置 | |
EP3477861B1 (en) | Switching device and power conversion device | |
JP6354937B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
JP2015061406A (ja) | パワーモジュール | |
JP2020120244A (ja) | ゲート駆動回路、及びゲート駆動システム | |
KR101748959B1 (ko) | 플리커 노이즈 측정 회로 및 그 사용 방법 | |
JP2009010921A (ja) | 半導体集積回路のドライバー抵抗値調整装置 | |
CN106849922A (zh) | 一种可调延时电路 | |
JP4616362B2 (ja) | D/a変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171124 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171124 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6346207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |