DE4232217B4

DE4232217B4 - Ausgabepufferschaltung mit gesteuertem Ladungsspeicher

Info

Publication number: DE4232217B4
Application number: DE4232217A
Authority: DE
Inventors: Michael J. Seymour
Original assignee: NAT SEMICONDUCTOR SANTA CLARA; National Semiconductor Corp
Current assignee: NAT SEMICONDUCTOR SANTA CLARA; National Semiconductor Corp
Priority date: 1991-09-27
Filing date: 1992-09-25
Publication date: 2005-09-08
Anticipated expiration: 2012-09-26
Also published as: JP3352725B2; JPH06177740A; US5220209A; DE4232217A1

Abstract

Verfahren zum Vermindern von Netz-Rauschen bei einer flankenratengesteuerten Ausgabepufferschaltung mit einem Ausgang (V_OUT) zum Abgeben von Hoch- und Niederspannungspegel-Ausgangssignalen durch Abziehen eines Stromes vom Ausgang (V_OUT) zu einer Niederspannungs-Netzschiene (GND) und durch Speisen eines Stromes zum Ausgang (V_OUT) von einer Hochspannungs-Netzschiene (V_CC), um jeweils eine mit dem Ausgang (V_OUT) gekoppelte Lastkapazität (CL) zu entladen und zu laden, bei dem vorübergehend eine Bruchteil der Ladung vom Entladen der Ausgangslastkapazität (CL) in einem ersten, getrennten Ladungsspeicherkondensator (C1) während eines Übergangs vom hohen auf den niedrigen Spannungspegel am Ausgang (V_OUT) gespeichert wird, um Spannungssprünge der Masse zu vermindern.

Description

Die Erfindung betrifft eine neue flankengesteuerte Ausgabepufferschaltung für integrierte Schaltkreise. Die Erfindung vermindert die Amplitude des Rauschens oder der Störsignale in der Leistungsschiene (in der Netzschiene bzw. im Netz) einschließlich Prellen (Bounce) und Unterschreiten (Undershoot) der Masse auf der Masseschienenseite der Ausgabepufferschaltung, ohne Verluste der Schaltgeschwindigkeit. Auf ähnliche Weise vermindert die Erfindung V_CC-Abfall (Droop) und -Überschwingen (Overshoot) auf der Versorgungsschienenseite der Ausgabepufferschaltung unter Beibehaltung der Schaltgeschnwindigkeit. Dies wird durch gesteuertes Speichern und Abgeben von Ladung am Ausgang mit neuen, mit dem Ausgang verbundenen Ladungsspeicher- und Entlade-Kondensatorschaltungen erreicht.

1 zeigt eine Ausgabepufferschaltung 40 zum Vermindern von durch Schalten induzierten Störsignalen oder Rauschen gemäß der US-PS 4,961,010. 1 entspricht der 4 dieser Patentschrift. Ein NMOS-Transistorelement N3 mit hoher Belastbarkeit (zulässiger Stromstärke) zieht einen Entladestrom vom Ausgang V_OUT zur Niederspannungs-Leistungsschiene GND. N3 ist das primäre Pulldown-Transistorelement zum Herstellen eines logischen Niederspannungspegel-Signales am Ausgang. (In der nachfolgenden Beschreibung sind zur Vereinfachung mit "Pulldown" das Herabsetzen oder Herabziehen und mit "Pullup" das Hochsetzen oder Hochziehen einer Spannung bezeichnet.) Ein PMOS-Transistorelement P3 mit relativ hoher Belastbarkeit speist einen Ladestrom von der Hochspannungs-Leistungsschiene V_CC zum Ausgang V_OUT. P3 ist das primäre Pullup-Transistorelement zum Einrichten eines logischen Hochspannungspegel-Signals am Ausgang. Bei diesem Beispiel ist der Ausgabepuffer 40 eine nichtinvertierende Dreistufen (Tristate)-Ausgabevorrichtung, und Datensignale mit logisch hohen und niedrigen Spannungspegeln breiten sich mit einer Signallaufzeitverzögerung vom Datensignaleingang V_IN zum Augang V_OUT aus. Die Dreistufenausgabe-Freigabe- und -Sperrsignale werden an den OE-Eingang angelegt.

Ein Datensignal am Eingang V_IN geht durch zwei invertierende Stromverstärkerstufen 12, 14 und wird dann mit derselben Polarität wie am Eingang an ein NAND-Glied (negiertes UND) 15 und an ein NOR-Glied (ODER-NICHT) 16 angelegt. Das NAND-Glied 15 steuert letztlich das primäre Pullup-Transistorelement P3 an. Das NOR-Glied 16 steuert letztlich das primäre Pulldown-Transistorelement N3 an. Der zweite Eingang jedes der logischen Gatter 15, 16 wird von der Eingabe am OE-Anschluß abgeleitet.

Ein Ausgangs-Freigabesignal OE wird mit invertierter Polarität OE am Dreistufen-OE-Anschluß angelegt. Dieses Dreistufen-Signal geht durch die erste und die zweite invertierende Stromverstärkerstufe 18, 20 und wird mit derselben Polarität wie das OE-Signal an den Eingang des NOR-Gliedes 16 angelegt. Das Dreistufen-Signal passiert ferner die erste und die zweite invertierende Stufe 18, 20 und eine dritte Inverterstufe 22, bevor es an den Eingang des NAND-Gliedes 15 angelegt wird. Das an den Eingang des NAND-Gliedes 15 angelegte Dreistufen-Signal hat also zum OE-Signal entgegengesetzte Polarität und ist mit dem Ausgangs-Freigabesignal OE in Phase.

Die logische Gatteranordnung des Ausgabepuffers 40 von 1 gibt Ausgangsdatensignale mit logisch hohen und niedrigen Spannungspegeln am Ausgang V_OUT aus, die während des Zweistufen-Betriebs mit Datensignalen am Eingang VIN in Phase sind, wenn das Ausgangs-Freigabesignal OE hoch ist (OE niedrig). Wenn das OE-Signal während des hochohmigen, dritten Zustandes niedrig ist (OE hoch), sind die Ausgangstransistorelemente, einschließlich des primären Pullup-Transistorelementes P3 und des primären Pulldown-Transistorelementes N3, gesperrt. Der Dreistufen-Betrieb am Ausgang V_OUT erscheint anderen Ausgabepuffern auf einem gemeinsamen Bus als hohe Impedanz.

Gemäß den Verbesserungen der US-PS 4,961,010 weist die Ausgabepufferschaltung 40 Flankenraten- oder Flankengrößensteuerschaltungen zum Steuern des Einschaltens der Ausgangs-Pullup- und Pulldown-Transistorelemente auf. Ein sekundäres Pullup-PMOS-Transistorelement P1 mit relativ geringer Belastbarkeit (zulässiger Stromstärke) ist zum primären Pullup-Transistorelement P3 parallel geschaltet. Ein sekundäres NMOS-Pulldown-Transistorelement N1 mit relativ geringer Belastbarkeit ist zum primären Pulldown-Transistorelement N3 parallel geschaltet. Das Verhältnis der Belastbarkeiten oder zulässigen Stromstärken des primären zum sekundären Pulldown-Transistorelement N3/N1 und vom primären zum sekundären Pullup-Transistorelement P3/P1 ist vorzugsweise mindestens 4 zu 1 oder darüber und normalerweise im Bereich von 4/1 bis 7/1. Bei MOS-Transistoren ist die Belastbarkeit oder zulässige Stromstärke unter anderem eine Funktion des Kanalwiderstandes und daher der Kanalbreite. Eine typische Kanalbreite von primären Ausgangs-Transistorelementen liegt im Bereich von 80μ bis 1400μ (Mikrometer), während die Kanalbreite der sekundären Ausgangstransistorelemente beispielsweise bei 200μ liegen kann.

Ein Widerstand RD1 ist zwischen den Steuergate-Knotenpunkten des sekundären und des primären Pulldown-Transistorelementes angeschlossen. Der Widerstand RD1 schafft eine konstante Zeitverzögerung zwischen dem frühen Einschalten des sekundären Pulldown-Transistorelementes N1 und dem späteren Einschalten des primären Pulldown-Transistorelementes N3. Ein Widerstand RD2 ist zwischen den Steuergate-Knotenpunkten des sekundären und des primären Pullup-Transistorelementes angeschlossen. Der Widerstand RD2 schafft eine konstante Zeitverzögerung zwischen dem frühen Einschalten des sekundären Pullup-Transistorelementes P1 und dem späteren Einschalten des primären Pullup-Transistorelementes P3. Typische Widerstandswerte für RD1 und RD2 sind 5 K Ohm bzw. 1 K Ohm.

Das frühe Einschalten des sekundären Pulldown-Transistorelementes N1 mit der geringen zulässigen Stromstärke löst das Abziehen von Strom vom Ausgang V_OUT bei einem nur geringen Stromabzugspegel aus. Die Anfangsgröße des abgezogenen Stromes und die Ladungsbeschleunigung werden von der Größe und dem Innenwiderstand des Transistorelementes N1 mit geringer zulässiger Stromstärke begrenzt. Der positive Spannungsanstieg der Masse oder das Prellen (Spannungssprung) der Masse ist proportional zu L di/dt, wobei L die parasitäre Induktivität LG der Masseanschlußleitung ist. Dieses erste Auftreten des Masse-Prellens ist auf einen niedrigeren Pegel begrenzt, in der Regel weniger als die Hälfte der Spitzenamplitude des Masse-Prellens bei herkömmlichen Ausgabepufferschaltungen.

Der Verzögerungswiderstand RD1 und die parasitäre Kapazität des primären Pulldown-Transistorelementes N3 bilden ein RC-Verzögerungsnetz, das das Einschalten von N3 verzögert. Beim Einschalten des primären Pulldown-Transistorelementes N3 mit großer zulässiger Stromstärke tritt ein zweiter positiver Spannungsanstieg der Masse auf. Dieses zweite Masse-Prellen wird nun jedoch durch die Ladungsverminderung der Ausgangslastkapazität begrenzt und ist ebenfalls auf die Hälfte der herkömmlichen Spitzenamplitude des Masse-Prellens vermindert.

Die US-PS 4,961,010 sieht ähnliche Flankenraten-Steuerungsverfahren zum Vermindern von Störungen auf der Versorgungsschienenseite der Ausgabepufferschaltung vor. Das sekundäre Pullup-Transistorelement P1 löst einen relativ kleinen Ladestrom von der Versorgungsschiene V_CC zum Ausgang V_OUT aus, bevor der relativ große Ladestrom des primären Pullup-Transistorelementes P3 eingeschaltet wird. Demzufolge werden eine erste und eine zweite V_CC-Spannungsspitze mit abfallender Flanke (Dachschräge) erzeugt und auf einen Wert begrenzt, der normalerweise weniger als halb so groß ist wie bei herkömmlichen Ausgabepufferschaltungen.

Mit den typischen Bauteilwerten für den Schaltkreis von 1 erhöht die Flankensteuerung durch sequentielles Einschalten des sekundären und dann des primären Ausgangstransistors, mit den passiven Verzögerungswiderständen RD1 und RD2, die Signal-Laufzeitverzögerung um beispielsweise 1,5 ns bei einem Betrieb mit einer Standard-Ausgangslastkapazität von 50 pF. Eine zusätzliche Verzögerung von 1,5 ns erhöht die normale Grund-Laufzeitverzögerung der Ausgabepufferschaltung von beispielsweise 4 ns auf 5,5 ns. Zum schnellen Ausschalten der primären Ausgangs-Transistorelemente N3, P3, ohne die Flankensteuerung und ohne zusätzliche Verzögerung während der entsprechenden entgegengesetzten Übergänge am Ausgang, sind, wie in 1 gezeigt, Pulldown- und Pullup-Verzögerungs-Umgehungsschaltungen mit Umgehungs- oder Bypass-Transistorelementen N2, P2 vorgesehen.

Die Verzögerungs-Umgehungsschaltung zum Abschalten des Pulldown-Transistorelements N3 wird von einem NMOS-Umgehungstransistor N2 und einem MOS-Inverter 42 gebildet, der zwischen den Steuerknotenpunkten des sekundären Pulldown-Transistorelementes N1 und des primären Pulldown-Transistorelementes N3 angeschlossen ist. Die Verzögerungs-Umgehungsschaltung umgeht den Verzögerungswiderstand RD1 zum schnellen Abschalten von N3 während des Übergangs von einem niedrigen auf ein hohes Potential am Ausgang V_OUT. Ähnlich wie bei der Versorgungsseite, ist eine Pullup-Verzögerungs-Umgehungsschaltung vorgesehen, mit einem PMOS-Umgehungs- oder Bypass-Transistor P2 und einem MOS-Inverter 44, der zwischen den Steuerknoten des sekundären Pullup-Transistorelementes P1 und des primären Pullup-Transistorelementes P3 angeschlossen ist. Die Versorgungs-Verzögerungs-Umgehungsschaltung umgeht den Verzögerungswiderstand RD2, um das primäre Pullup-Transistorelement während des Übergangs von einer hohen auf eine niedrige Spannung am Ausgang V_OUT schnell abzuschalten.

Eine weitere Entwicklung für eine verbesserte Flankenraten-Steuerung von in der US-PS 4,961,010 gezeigten Ausgabepufferschaltungen nach Art eines "abgestuften Einschaltens" oder "verzweigten Einschaltens" ist in der US-PS 5,036,222 beschrieben. Eine Ausgabepufferschaltung 40a gemäß der US-PS 5,036,222 ist in 2 gezeigt. Zwischen den Steueranschlußleitungen des sekundären und des primären Pulldown-Transistorelementes N1 und N3 ist anstelle des passiven Verzögerungswiderstandes RD1 von 1 ein aktiver Schaltkreis mit einer die Ausgangsspannung aufnehmenden Pulldown-Steuerung in Reihe geschaltet. Dieser aktive Schaltkreis mit Pulldown-Steuerung wird von einem PMOS-Schalttransistor P4 gebildet.

Bei einem Übergang von einer hohen auf eine niedrige Spannung am Ausgang V_OUT tritt am Steuergate-Knotenpunkt des sekundären Pulldown-Transistorelementes N1 ein Signal mit hohem Potential auf. N1 wird eingeschaltet, um den relativ kleinen Verbraucherstrom auszulösen und das Entladen der Ausgangslastkapazität zu starten. Der Steuergate-Knotenpunkt des die Ausgangsspannung abfühlenden Schalttransistors P4 fühlt den Abfall der Spannung am Ausgang V_OUT ab und folgt diesem. Wenn die Spannung am Ausgang um die Einschaltschwellen-Spannungsdifferenz für den Transistor P4 fällt, schaltet der Pulldown-Steuertransistor P4 ein und gibt das Signal mit hohem Spannungspegel an das Gate des primären Pulldown-Transistorelementes N3 weiter. Das primäre Pulldown-Transistorelement N3 wird leitend und schließt das Entladen der Ausgangslastkapazität ab.

Das Abziehen des Stroms vom Ausgang und Entladen der Ausgangslastkapazität wird also in zwei Schritten erreicht. Das verzweigte Einschalten erzeugt zwei Spannungssprünge der Masse mit der halben Amplitude der herkömmlichen Störspitzen des Masseanstiegs. Durch Verwendung des aktiven Pulldown-Steuerungs-Schalttransistors P4 im Schaltkreis von 2 wird eine Flankensteuerung mit größerer Geschwindigkeit als mit dem passiven Verzögerungswiderstand RD1 der Schaltung von 1 erreicht.

Auf ähnliche Weise ist auf der Leistungsversorgungsseite der Ausgabepufferschaltung 40a von 2 ein aktiver Schaltkreis mit einer die Ausgangsspannung aufnehmenden Pullup-Steuerung zwischen den Steuerknoten des sekundären und des primären Pullup-Transistorelementes P1 und P3 in Reihe geschaltet. Der die Ausgangsspannung aufnehmende Pullup-Steuerungs-Schaltkreis wird von einem NMOS-Schalttransistor N4 gebildet. Bei einem Übergang von einer niedrigen auf eine hohe Spannung am Ausgang V_OUT kommt ein Signal mit niedrigem Potential am Steuergate-Knoten des sekundären Pullup-Transistorelementes P1 an. Das Transistorelement P1 schaltet ein und bewirkt dadurch, daß der relativ kleine Speisestrom die Ausgangslastkapazität zu laden beginnt.

Der Steuergate-Knoten des die Ausgangsspannung aufnehmenden Transistors N4 ist mit der Ausgangsspannung V_OUT verbunden und fühlt den Anstieg der Spannung am Ausgang ab und folgt diesem. Wenn der Spannungsanstieg am Ausgang gleich der Einschalt-Schwellwert-Spannungsdifferenz für den Transistor N4 ist, schaltet N4 ein und gibt das Signal mit dem geringen Potential an den Steuergate-Knoten des primären Pullup-Transistorelementes P3 weiter. Das primäre Pullup-Transistorelement P3 schließt das Aufladen der Ausgangslastkapazität mit dem relativ großen Speisestrom ab. Der Übergang von niedriger zu hoher Spannung am Ausgang wird also in zwei Schritten erreicht, mit einem verzweigten Einschalten der Ausgangs-Pullup-Transistorelemente und mit zwei entsprechenden V_CC-Dachschrägen, deren Störspitzen halb so groß wie bei herkömmlichen Schaltkreisen sind. Mit Hilfe des aktiven Pullup-Steuerungs-Schalttransistors N1 erreicht der Schaltkreis von 4 eine Flankensteuerung mit größerer Geschwindigkeit als mit dem passiven Verzögerungstransistor RD2 der Ausgabepufferschaltung von 1.

Andere Abwandlungen der aktiven Pulldown- und Pullup-Flankensteuerungs-Schaltkreise sind in der US-PS 5,036,222 beschrieben. Beispielsweise kann der die Ausgangsspannung aufnehmende aktive Pulldown-Steuerungs-Schalttransistor P4 zu dem Pulldown-Verzögerungswiderstand RD1 zwischen den Steuerknotenpunkten der sekundären und primären Pulldown-Transistorelemente N1 und N3 parallel geschaltet sein. Ähnlich kann auf der Versorgungsseite der aktive, die Ausgangsspannung aufnehmende Pullup-Steuerungs-Schalttransistor N4 zu dem passiven Verzögerungswiderstand RD2 zwischen den Steuerknoten der sekundären und primären Pullup-Transistorelemente P1 und P3 parallel geschaltet sein.

Diese und andere, alternative passive und aktive Verzögerungs-Schaltkreisanordnungen nach dem Stand der Technik zur Flankensteuerung eines hoch-auf-niedrig Übergangs auf der Masseschienenseite, wie eine Ausgabepufferschaltung mit flankengesteuertem verzweigtem Einschalten, sind im Schaltkreis von 3 generell in dem mit VERZ1 bezeichneten Schaltungsblock zusammengefaßt. Die Zwischen- und Vortreiber-Schaltelemente, beispielsweise der 1 und 2, sind in dem mit VORTREIBERSCHALTUNG bezeichneten Schaltungsblock zusammengefaßt. Ferner ist am Ausgang V_OUT eine Ausgangs-LAST angeschlossen, die durch die Lastkapazität CL und den Lastwiderstand RL dargestellt ist.

Ein weiteres Merkmal eines Schaltkreises mit Stör- oder Rauschunterdrückung zum Vermindern des Unterschwingens der Masse bei einer Ausgabepufferschaltung ist in 3 gezeigt. Dieser Unterschwingung-Unterdrückungs-Schaltkreis von 3 und Abänderungen dieses Schaltkreises sind in der US-PS 5,049,763 und der US-Pa 615,077 vom 19. November 1990 beschrieben. Die verschiedenen Unterschwingung-Unterdrückungs-Schaltkreis-Ausgestaltungen weisen ein "Anti-Undershoot-Circuit"-Transistorelement AUCT auf, dessen Primärstromweg-Source- und Drain-Knotenpunkte in einem Unterschwingung-Unterdrückungs-Schaltkreis zwischen einer Stromquelle, wie der Netzversorgung V_CC, und dem Ausgangsmasseanschluß über die parasitäre Anschlußinduktivität LG der Ausgangsmasse mit der externen Masse GND verbunden sind. Bei dem Ausführungsbeispiel des Schaltkreises von 3 ist dieser Anschluß des Transistorelementes AUCT an Masse über den Ausgang V_OUT und das primäre Pulldown-Transistorelement N3 erreicht.

Eine AUCT-Steuerschaltung ist so aufgebaut, daß sie nach dem Übergang von einem hohen zu einem niedrigen Potential am Ausgang den momentanen Fluß eines Opferstromes durch den Primärstrompfad des AUCT von der Versorgung V_CC durch die Ausgangsmasse-Leitungsinduktivität LG zur externen Masse GND einrichtet. Das primäre Pulldown-Transistorelement N3 wird dann leitend. Die Parameter und Dimensionen des AUCT, einschließich der Kanalbreite und des Kanalwiderstandes, sind so ausgelegt, daß sie einen ausgewählten Widerstandswert im primären Strompfad des AUCT schaffen. Der "Anti-Undershoot-Circuit"-Transistor AUCT dissipiert daher die in der Ausgangsmasse-Leitungsinduktivität LG gespeicherte elektrische Unterschwing-Energie. Dieser Energieverlust dämpft das Unterschreiten oder Unterschwingen der Massespannung und nachfolgende Schwingungen der Ausgangs-Masseschiene.

In der US-PS 5,049,763 sind mehrere verschiedene AUCT-Steuerschaltungen beschrieben. Gemäß einer Ausgestaltung ist die AUCT-Steuerschaltung eine Detektorschaltung für Unters chwingen oder Unterschreiten, die ein transientes oder vorübergehendes Masse-Unterschreitungssignal ausgewählten Schwellwert hinaus vorübergehend unterschritten wird. Das Masse-Unterschreitungssignal ist mit dem AUCT-Steuerknoten verbunden, um den vorübergehenden oder transienten Fluß des Opferstromes durch den Kanalwiderstand des Primärstromweges des AUCT beim Auftreten eines Unterschreitens der Masse zu bewirken. In der parasitären Ausgangsmasse-Leitungsinduktivität LG gespeicherte Energie wird daher während des vorübergehenden oder transienten Auftretens der Unterschreitung der Masse dissipiert.

Gemäß einer weiteren Ausgestaltung der AUCT-Steuerschaltung ist ein Steuerpfad-Widerstand in Reihe zwischen dem Steuergate-Knoten des primären Pullup-Transistorelementes P3 und dem Steuergate-Knoten des AUCT angeschlossen. Daher arbeitet der AUCT im wesentlichen parallel zum primären Pullup-Transistorelement P3, jedoch mit einer Einschwingverzögerung beim Abschalten des AUCT aufgrund des Steuerweg-Widerstandes. Der verlängerte leitende Zustand des AUCT folgt dem Übergang von einem hohen zu einem niedrigen Potential am Ausgang und stellt den momentanen Opferstromfluß von der Netzversorgung V_CC dar. Bei allen Ausgestaltungen wird der zusätzliche Strom für die Korrektur des Unterschreitens oder Unterschwingens von der Netzversorgung V_CC gezogen. Der Betrieb des Unterschwingung-Unterdrückungs-Schaltkreises erfordert daher eine erhöhte Leistungsaufnahme.

Es ist daher eine Aufgabe der Erfindung, eine verbesserte flankenratengesteuerte Ausgabepufferschaltung zu schaffen, bei der das Rauschen oder Störungen der Leistungsschiene vermindert sind und gleichzeitig die Schaltgeschwindigkeit aufrecht erhalten bleibt. Erfindungsgemäß sollen Prellen oder Spannungssprünge sowie Unterschreiten oder Unterschwingen der Masseschiene und Dachschrägen oder Abfallen und Überschwingen oder Übersteuern der Versorgungsschiene verhindert werden, ohne deshalb Abstriche bei der dynamischen Schaltgeschwindigkeit machen zu müssen und ohne die Signallaufzeitverzögerung weiter zu erhöhen.

Gemäß eines weiteren Aspektes der Erfindung sollen mit dem Ausgang gekoppelte, neue gesteuerte Ladungsspeicherschaltungen vorgesehen werden, um parasitäre Ladungen und parasitäre Energie (Störladungen und Störenergie) gesteuert zu speichern und abzugeben, um Schaltkreis-Rauschen oder -Störungen zu vermindern.

Weiter soll erfindungsgemäß eine Gegenmaßnahme oder ein Opferstrom und "Gegenenergie" vorgesehen werden, um das Unterschreiten oder Unterschwingen der Masseschiene zu vermindern, ohne zusätzliche Energie von der Netzversorgung zu ziehen und zu dissipieren. Erfindungsgemäß kann dies unter Verwendung der gesteuerten Speicherung und Freigabe parasitärer Ladungen und parasitärer Energie erreicht werden.

Die Erfindung sieht daher ein neues Verfahren zum Vermindern von Rauschen oder Störungen der Leistungsschiene in einer flankenratengesteuerten Ausgabepufferschaltung mit einem Ausgang zum Abgeben von Ausgangssignalen mit niedrigen und hohen Spannungspegeln vor, bei dem ein Strom vom Ausgang zu einer Niederspannungs-Leistungsschiene gezogen wird und ein Strom von einer Hochspannungs-Leistungsschiene zum Ausgang gespeist wird, um jeweils eine mit dem Ausgang verbundene Lastkapazität zu entladen und zu laden. Die Erfindung sieht den neuen Verfahrensschritt vor, einen Teil der Ladung vom Entladen der Ausgangslastkapazität während eines Übergangs von einem hohen zu einem niedrigen Spannungspegel am Ausgang in einem ersten Sonderladungsspeicher-Kondensator zu speichern, um Spannungssprünge der Masse zu vermindern. Ferner ist vorgesehen, die vorübergehend oder transient gespeicherte Ladung von dem ersten Sonderladungsspeicher-Kondensator zu der Niederspannungs-Leistungsschiene beim Übergang auf einen niederen Spannungspegel am Ausgang zu entladen, um dem Unterschreiten der Masse entgegenzuwirken.

Erfindungsgemäß werden diese Schritte erreicht, indem ein erster elektrischer Pfad zwischen dem Ausgang und dem ersten Ladungsspeicherkondensator während des Übergangs von dem hohen zum niedrigen Spannungspegel am Ausgang eingeschaltet wird, um den Bruchteil der Ladung von der Ausgangslastkapazität zu speichern, und dann diesen ersten elektrischen Pfad auszuschalten. Das Verfahren wird weiter realisiert, indem ein zweiter elektrischer Pfad zwischen dem ersten Kondensator und der Niederspannungs-Leistungsschiene beim Erreichen eines niedrigen Potentialpegels am Ausgang eingeschaltet wird, um die vorübergehend gespeicherte Ladung zu entladen, wobei Störgeräuschen der Leistungsschiene auf der Masseschienenseite weiter entgegengewirkt wird.

Zum Vermindern von Leistungsschienen-Rauschen oder -Störungen auf der Versorgungsschienenseite der Ausgabepufferschaltung sieht die Erfindung den Verfahrensschritt vor, während eines Übergangs von einem niedrigen zu einem hohen Spannungspegel am Ausgang die Ausgangslastkapazität vorübergehend mit einem Teil der benötigten Ladung von einem zweiten Sonderladungsspeicher-Kondensator zu laden, um dem Absinken von V_CC entgegenzuwirken. Ferner ist vorgesehen, den zweiten Sonderladungsspeicher-Kondensator beim Übergang auf einen hohen Spanungspegel am Ausgang über die Hochspannungs-Leistungsschiene zu laden, um dem Überschwingen von V_CC entgegenzuwirken.

Dies wird dadurch erreicht, daß ein dritter elektrischer Pfad zwischen dem Ausgang und dem zweiten Ladungsspeicherkondensator während des niedrig-auf-hoch Übergangs des Spannungspegels am Ausgang eingeschaltet wird, um die Ausgangslastkapazität vorübergehend mit einem Bruchteil der benötigten Ladung zu laden, und daß dann der dritte elektrische Pfad wieder ausgeschaltet wird. Die Erfindung sieht ferner vor, einen vierten elektrischen Pfad zwischen dem zweiten Ladungsspeicherkondensator und der Hochspannungs-Leistungsschiene einzuschalten, wenn ein hoher Spannungspegel am Ausgang erreicht ist, um den zweiten Kondensator aufzuladen.

Bei dem erfindungsgemäßen neuen Schaltkreis ist zwischen dem Ausgang und einer ersten Konstantspannungsquelle ein erster getrennter Ausgangsentlade-Ladungsspeicherkondensator angeschlossen. Ein erstes Schaltelement verbindet den ersten Kondensator mit dem Ausgang. Das erste Schaltelement wird von der Ausgabepufferschaltung gesteuert, um während des Übergangs von einem hohen zu einem niedrigen Spannungspegel am Ausgang einen elektrischen Pfad zum Ausgang einzuschalten, um vorübergehend einen Bruchteil der Ladung in dem ersten Ladungsspeicherkondensator zu speichern, die vom Entladen der Ausgangslastkapazität stammt, um so, wie beschrieben, das Masse-Prellen zu vermindern.

Ein zweites Schaltelement verbindet den ersten Ladungsspeicherkondensator mit der Niederspannungs-Leistungsschiene. Ein erster Steuerkreis der Ausgabepufferschaltung ist mit dem ersten und dem zweiten Schaltelement verbunden. Der erste Steuerkreis ist so aufgebaut, daß er das erste und das zweite Schaltelement gemäß dem beschriebenen erfindungsgemäßen Verfahren steuert, um Störgeräusche der Leistungsschiene auf der Masseschienenseite der Ausgabepufferschaltung zu vermindern.

Zum Vermindern von Störgeräuschen der Leistungsschiene auf der Versorgungsschienenseite der Ausgabepufferschaltung weist die Schaltung einen zweiten getrennten Ausgangslade-Kondensator auf, der zwischen dem Ausgang und einer zweiten Konstantspannungsquelle angeschlossen ist. Ein drittes Schaltelement verbindet den zweiten Kondensator mit dem Ausgang. Das dritte Schaltelement wird von der Ausgabepuf ferschaltung gesteuert, um einen elektrischen Pfad zum Ausgang einzuschalten, um die Ausgangslastkapazität vorübergehend mit einem Bruchteil der benötigten Ladung von dem zweiten Kondensator zu laden und so abfallende V_CC-Spannungsspitzen zu vermindern.

Der Schaltkreis zum Vermindern von Störgeräuschen der Leistungsschiene weist ein viertes Schaltelement auf, das den zweiten Ausgangslade-Kondensator mit der Hochspannungs-Leistungsschiene verbindet. Ein zweiter Steuerkreis ist mit dem dritten und dem vierten Schaltelement verbunden. Der zweite Steuerkreis ist zum Steuern des dritten und vierten Schaltelementes ausgelegt, um das beschriebene erfindungsgemäße Verfahren umzusetzen. Bei einer bevorzugten Ausgestaltung ist der erste Ladungsspeicherkondensator zwischen dem Ausgang und der Hochspannungsschiene angeschlossen, während der zweite Ausgangslade-Kondensator zwischen dem Ausgang und der Niederspannungsschiene angeschlossen ist.

Die Erfindung sieht einen Ausgangsentlade-Ladungsspeicherkondensator mit einem ersten und einem zweiten Knotenpunkt vor, dessen erster Knoten mit der Hochspannungs-Leistungsschiene verbunden ist. Eine erste Durchgangstorschaltung (passgate) ist zwischen dem zweiten Knoten des Ausgangsentlade-Ladungsspeicherkondensators und dem Ausgang angeschlossen. Die erste Durchgangstorschaltung hat einen in der Ausgabepufferschaltung angeschlossenen Steuerknoten zum Einschalten der Durchgangstorschaltung während des Übergangs von einem hohen zu einem niedrigen Spannungspegel am Ausgang. Ein Merkmal der gesteuerten Ladungsspeicherschaltung nach der Erfindung ist, daß sie eine vorübergehende Speicherung der Entladeenergie von der Ausgangslastkapazität vorsieht, um das Masse-Prellen zu ver mindern und gleichzeitig die hohe Schaltgeschwindigkeit aufrechtzuerhalten. Ein weiterer Vorteil liegt darin, daß sie demzufolge die gespeicherte Ladung abgibt und so einen Opferstrom oder Gegenstrom einspeist, um das Unterschreiten oder Unterschwingen der Masse auf der Niederspannungs-Leistungsschiene auszugleichen oder abzumildern.

Bei der bevorzugten Ausgestaltung ist ein erster Steuerschaltkreis oder Steuerkreis mit dem Steuerknoten der ersten Durchgangstorschaltung verbunden. Der erste Steuerkreis ist mit dem Datensignaleingang und -ausgang der Ausgabepufferschaltung verbunden, um den leitenden Zustand der ersten Durchgangstorschaltung nach Maßgabe der Datensignale am Eingang und am Ausgang zu steuern. Der erste Steuerkreis ist so aufgebaut, daß er die erste Durchgangstorschaltung vorübergehend einschaltet, wenn der Ausgang während des Übergangs von einem hohen zu einem niedrigen Spannungspegel am Ausgang noch auf dem hohen Spannungspegel ist. Der Steuerkreis gewährleistet, daß der zweite Knoten des Ausgangsentlade-Ladungsspeicherkondensators am Anfang auf Masse oder der Niederspannung ist, um Ladung von der Ausgangslastkapazität zu empfangen und zu speichern.

Die Erfindung sieht ferner eine zweite Durchgangstorschaltung vor, die zwischen dem zweiten Knoten des Ausgangsentlade-Ladungsspeicherkondensator und der Niederspannungs-Leistungsschiene angeschlossen ist. Ein Steuerknoten der zweiten Durchgangstorschaltung ist mit dem ersten Steuerkreis verbunden, um den leitenden Zustand der zweiten Durchgangstorschaltung nach Maßgabe des Datensignals am Ausgang zu steuern. Der erste Steuerkreis ist so aufgebaut, daß er die zweite Durchgangstorschaltung einschaltet, wenn der Ausgang beim Übergang auf dem niedrigen Spannungspegel liegt. Die zweite Durchgangstorschaltung schafft den Gegenstrompfad zum Entladen des Ladungsspeicherkondensators und Dissipieren der Unterschwing-Energie der Masse.

Gemäß einer bevorzugten Ausgestaltung weist der erste Steuerkreis ein NOR-Glied mit einem mit dem Datensignaleingang der Ausgabepufferschaltung verbundenen ersten Eingang auf. Ein zweiter Eingang ist über einen ersten Inverter mit dem Ausgang der Ausgabepufferschaltung verbunden. Der Ausgang des NOR-Gatters ist mit dem Steuerknoten der ersten Durchgangstorschaltung verbunden. Ein zweiter Inverter ist zwischen den Ausgang der Ausgabepufferschaltung und einem Steuerknoten der zweiten Durchgangstorschaltung angeschlossen. Daraus ergibt sich, daß die erste und die zweite Durchgangstorschaltung in einer Zweiphasenfolge gesteuert werden. In der ersten Phase sieht der Ausgangsentlade-Ladungsspeicherkondensator die vorübergehende Speicherung der Entladeenergie vom Ausgang vor, um Masse-Prellen zu vermindern, während die erste Durchgangstorschaltung leitend ist. In der zweiten Phase entlädt sich der Ladungsspeicherkondensator und speist einen Gegenstrom zum Dissipieren der Energie des Masse-Unterschwingens, wobei die zweite Durchgangstorschaltung leitend ist. Der Steuerkreis fügt eine kleine Verzögerung zwischen die erste und die zweite Phase ein.

Auf der Versorgungsseite der Ausgabepufferschaltung sind ähnliche Schaltkreisanordnungen vorgesehen, um abfallende Spannungsspitzen (Dachschrägen) und Überschwingen oder Übersteuern von V_CC zu vermindern und gleichzeitig die hohe Schaltgeschwindigkeit aufrecht zu erhalten. Ein Ausgangslade-Speicherkondensator mit einem dritten und einem vierten Knoten ist vorgesehen, wobei der dritte Knoten mit der Niederspannungs-Leistungsschiene verbunden ist. Eine dritte Durchgangstorschaltung ist zwischen dem vierten Knoten des Ausgangslade-Speicherkondensator und dem Ausgang angeschlossen. Ein Steuerknoten der dritten Durchgangstorschaltung ist mit der Ausgabepufferschaltung verbunden, um die dritte Durchgangstorschaltung während des Übergang von einer niedrigen auf eine hohe Spannung am Ausgang einzuschalten. Der vierte Knoten des Ausgangslade-Kondensators liegt am Anfang auf hohem Potential. Der ladende Speicherkondensator speist einen vorübergehenden Ladestrom durch die dritte Durchgangstorschaltung zum Ausgang, um einen V_CC-Abfall zu vermindern. Der ladende Speicherkondensator sieht daraufhin eine vorübergehende Leistungsspeicherung über ein viertes Durchgangstor vor, um dem V_CC-Überschwingen der Hochspannungs-Leistungsschiene entgegenzuwirken. Vergleichbare Schaltkreise sind auf der Versorgungsseite der Ausgabepufferschaltung für einen zweiten Steuerkreis vorgesehen, der mit den Steuerknoten des dritten und des vierten Durchgangstores verbunden ist, um das vorübergehende Einspeisen eines Ladestroms vom ladenden Speicherkondensator und das nachfolgende Speichern der Überschwing-Energie zu steuern, um so Störgeräusche auf der Leistungsschiene der Versorgungsseite zu mildern.

Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert.
Es zeigen:
1 ein schematisches Schaltbild einer Ausgabepufferschaltung nach dem Stand der Technik zum Vermindern der durch Schalten induzierten Störsignale,
2 ein schematisches Schaltbild einer Ausgabepufferschaltung mit Ausgangsspannungs-Abtastung nach dem Stand der Technik zum Vermindern von durch Schalten induzierten Störsignalen,
3 ein schematisches Schaltbild einer Ausgabepufferschaltung mit einem Schaltkreis zum Unterdrücken von Unterschwingungen nach dem Stand der Technik,
4 ein schematisches Schaltbild einer Ausgabepufferschaltung mit gesteuertes Ladungsspeicherung nach der Erfindung zum Vermindern von Masse-Prellen und -Unterschwingen bei Aufrechterhaltung der Schaltgeschwindigkeit,
5 ein schematisches Schaltbild einer bevorzugten Ausführungsform der Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung nach der Erfindung, die einen Ladungsspeicher- und Entladekreis mit Steuerschaltung aufweist, zum Vermindern von Störgeräuschen der Masseschiene und Aufrechterhalten der hohen Schaltgeschwindigkeit,
6 ein schematisches Schaltbild der Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung nach der Erfindung, mit weiteren Einzelheiten einer beispielhaften Steuerschaltung,
6A ein Diagramm der Ladungsspeicher- und Entlade-Spannungspegel des Ausgangsentlade-Speicherkondensators während des Übergangs von einer hohen zu einer niedrigen Spannung am Ausgang des Schaltkreises von 6,
7 ist ein schematisches Schaltbild einer bevorzugten Ausgestaltung der Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung nach der Erfindung zum Vermindern von V_CC-Dachschrägen und -Überschwingenauf der Versorgungsseite der Ausgabepufferschaltung bei Aufrechterhaltung der Schaltgeschwindigkeit,
8 ist ein schematisches Schaltbild der Ausgabepufferschaltung von 7 mit weiteren Einzelheiten eines beispielhaften Steuerkreises zum Steuern der Ladungsabgabe und Ladungsspeicherung des Ausgangslade-Speicherkondensators und
8A ein Diagramm der Ladungsspeicherungs- und Entladungs-Spannungseigenschaften des Ausgangslade-Speicherkondensators während des Übergangs von einem niedrigen zu einem hohen Spannungspegel am Ausgang.
In 4 ist eine vereinfachte Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung nach der Erfindung gezeigt. Die Schaltkreisbauteile, die dieselben oder ähnliche Funktionen wie die Schaltkreisbauteile der Figuren 1 bis 3 ausführen, sind mit denselben Bezugszeichen bezeichnet. Zusätzlich ist ein Ausgangsentlade-Ladungsspeicherkondensator C1 mit einem ersten Knoten m3 vorgesehen, der mit der Hochspannungs-Leistungsschiene V_CC über die parasitäre Versorgungsschienen-Leitungsinduktivität LS verbunden ist. Eine erste Durchgangstorschaltung, die von einem NMOS-Transistor PSGT1 gebildet wird, ist mit dem Primärstrompfad zwischen dem zweiten Knoten ml des Kondensators C1 und dem Ausgang V_OUT angeschlossen. Der Steuergate-Knoten m2 des Durchgangstor-Transistors PSGT1 ist mit dem Steuerknoten des sekundären Pulldown-Transistorelementes N1 verbunden, so daß PSGT1 in Phase mit N1 arbeitet.
Der zweite Knoten ml des Ladungsspeicherkondensators C1 wird vor dem Übergang von einem hohen auf einen niedrigen Spannungspegel am Ausgang auf dem niedrigen oder Masse-Spannungspegel gehalten, wie im folgenden beschrieben. Beim Übergang vom hohen auf den niedrigen Spannungspegel am Ausgang schaltet der Durchgangstor-Transistor PSGT1 in Phase mit dem sekundären Pulldown-Transistorelement N1 ein, um vorübergehend die Entladeenergie der Ausgangslastkapazität CL zu speichern. Dieses Ableiten der Ladung weg von der Masseschiene vermindert das Masse-Prellen, das von der Beschleunigung der Ladung durch die parasitäre Masseleitungsinduktivität LG verursacht wird, und erhält gleichzeitig die hohe Schaltgeschwindigkeit. Wenn der Ausgang V_OUT auf den Masse-Spannungspegel abfällt, wird die im Kondensator C1 gespeicherte Ladung abgegeben oder entladen, um vorübergehend einen Gegenstrom einzuspeisen, der die in der parasitären Masseleitungsinduktivität LG der Niederspannungs-Leistungsschiene gespeicherte Energie des Masse-Unterschwingens dissipiert.
Eine bevorzugte vollständige Ausführungsform der Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung ist in 5 gezeigt. Ein erster Steuerkreis CTR1 ist mit dem Steuerknoten m2 des ersten Durchgangstor-Transistors PSGT1 verbunden. Wie im folgenden noch genauer beschrieben, ist der erste Steuerkreis CTR1 mit dem Datensignaleingang V_IN und -ausgang V_OUT verbunden, um den leitenden Zustand von PSGT1 nach Maßgabe der Datensignal am Eingang und am Ausgang zu steuern. Der erste Steuerkreis CTR1 ist so aufgebaut, daß er die erste Durchgangstorschaltung PSGT1 vorübergehend einschaltet, wenn der Ausgang V_OUT während des Übergangs von dem hohen auf den niedrigen Spannungspegel am Ausgang noch auf dem hohen Spannungspegel liegt. Für Dreistufen-Ausgabepufferschaltungen ist ferner ein Dreistufen-Freigabeeingang OE mit CTR1 verbunden.
Eine zweite Durchgangstorschaltung, die von einem NMOS-Transistor PSGT2 gebildet wird, ist zwischen dem zweiten Knoten ml des Ladungsspeicherkondensators C1 und der Niederspannungs-Leistungsschiene GND angeschlossen. Der Steuergate-Knoten m4 von PSGT2 ist mit dem ersten Steuerkreis CTR1 verbunden, um den leitenden Zustand der zweiten Durchgangstorschaltung PSGT2 nach Maßgabe des Datensignals am Ausgang zu steuern.
Ein Vorteil der Schaltkreisanordnung von 5 liegt darin, daß die Durchgangstor-Transistorelemente PSGT1 und PSGT2 getrennte Steuerpfade zum Laden und Entladen des Ladungsspeicherkondensators schaffen. Während einer ersten Phase des Übergangs von hohem zu niedrigem Spannungspegel am Ausgang wird der NMOS-Transistor PSGT1 während der Übergangsperiode leitend, während der Ausgang noch auf dem hohen Spannungspegel liegt. Der Kondensator C1 erleichtert dabei das Entladen der Ausgangslastkapazität CL durch vorübergehende Speicherung oder Übergangsspeicherung der Ladung. Während der zweiten Phase, die dem weitgehenden Übergang auf den niedrigen Spannungspegel am Ausgang folgt, mit einer kurzen Zeitverzögerung nach der ersten Phase, wird der NMOS-Transistor PSGT2 leitend, um die im Kondensator C1 gespeicherte Ladung freizugeben. Die Entladeenergie vom Kondensator Cl schafft eine vorübergehende Einspeisung von Opfer- oder Gegenstrom, um die in der parasitären Leitungsinduktivität LG1 der Masseschiene gespeicherte Unterschwing-Energie der Masse zu dissipieren.
Die Kapazität des Ladungsspeicherkondensators C1 wird mit Bezug auf den Wert der Ausgangslastkapazität CL gewählt. Für eine Standard-Ausgangslastkapazität CL von beispielsweise 50pF wird C1 im Bereich von CL/2 bis CL oder 25-50pF gewählt. Für eine Ausgabepufferschaltung mit primären Ausgangstransistorelementen mit Kanalbreiten im Bereich von 800μ bis 1400μ und sekundären Ausgangstransistorelementen im Bereich von 200μ werden die Durchgangstor-Transistorelemente PSGT1 und PSGT2 mit Kanalbreiten von beispielsweise 300μ bzw. 100μ gewählt.
In 6 ist der Steuerkreis CTR1 mit weiteren Einzelheiten gezeigt. Der Steuerkreis CTR1 weist ein NOR-Glied auf, dessen erster Eingang mit dem Datensignaleingang VIN und dessen zweiter Eingang über eine Inverter-Glied IG1 mit dem Ausgang V_OUT verbunden ist. Ein dritter Eingang für das Dreistufen-Freigabe-Eingangssignal OE ist für Dreistufen-Ausgabepufferschaltungen vorgesehen. Ein zweites Inverterglied IG2 verbindet das Signal am Ausgang V_OUT mit dem Steuerknoten m4 des zweiten Durchgangstor-Transistors PSGT2. Der Aufbau des Steuerschaltkreises von 6 realisiert die mit Bezug auf 5 beschriebenen und in 6A dargestellten Ladungsspeicher- und Entlade-Schaltfunktionen.
Wie im Diagramm von 6A gezeigt, empfängt der Ausgangsentlade-Ladungsspeicherkondensator C1 während der Phase 1, in der die Spannung am Ausgang von dem hohen auf den niedrigen Pegel abfällt, wenn der Durchgangstor-Transistor PSGT1 leitend ist, eine Ladung. In der Mitte des Übergangs von dem hohen auf den niedrigen Spannungspegel am Ausgang V_OUT schaltet der Durchgangstor-Transistor PSGT1 ab, und beide Durchgangstor-Transistoren PSGT1 und PSGT2 sind während einer kurzen Verzögerungszeit ausgeschaltet. Während Phase 2, nach Abschluß des Übergangs vom logisch hohen auf den logisch niedrigen Spannungspegel am Ausgang, schaltet der zweite Durchgangstor-Transistor PSGT2 ein, und der Kondensator C1 gibt die gespeicherte Ladung ab, wobei er einen vorübergehenden, dem Masse-Unterschwingen entgegenwirkenden Strom einspeist. Der zweite Knoten m1 des Kondensators C1 geht zurück auf den Masse-Spannungspegel, wo er während des nächsten Übergangs bleibt. Ein hochohmiger Leckwiderstand oder Ableitwiderstand R2 mit einem Widerstandswert von beispielsweise 1K Ohm kann parallel zum Durchgangstor-Transistor PSGT2 angeschlossen sein, wie in 6 gezeigt, um sicherzustellen, daß der zweite Knoten m1 des Kondensators C1 auf dem Masse-Spannungspegel bleibt. Der Zweiphasen-Betrieb des Übergangs vom hohen auf den niedrigen Spannungspegel am Ausgang ist in Tabelle I zusammengefaßt.
Tabelle I
Ein weiteres Merkmal des Schaltkreises von 6 ist die geteilte Leitungsschiene auf der Versorgungsseite der Ausgabepufferschaltung. Die Versorgungsschiene mit geteilter Leitung weist eine mit der externen Netzversorgung V_CC verbundene gemeinsame Leitung mit einer gemeinsamen Leitungsinduktivität LS3 auf. Geteilte Leitungen mit eigenen Teilleitungs-Induktivitäten LS1 und LS2 sind mit den Ausgabegliedern bzw. internen Bauteilen der Ausgabepufferschaltung verbunden. Die Teilleitungs-Induktivitäten LS1 und LS2 isolieren die Störgeräusch behaftete Ausgangs-Versorgungsschienen-Leitung PV_CC auf der Ausgangsseite der Ausgabepufferschaltung wirksam von der störungsarmen Versorgungsschienen-Leitung im Inneren der Ausgabepufferschaltung. Ohne die isolierenden getrennten Leitungen würde der Ausgangentlade-Ladungsspeicherkondensator C1 das Ausgangs-Rauschen auf die Versorgungsschiene und innere Schaltkreiselemente übertragen. Als Alternative zu den getrennten Leitungsblöcken können auch getrennte und unabhängige Netzversorgungen und Leistungsschienen vorgesehen sein. Der Betrieb der getrennten Leitungsblöcke ist im einzelnen in der OS-PS 5,049,763 beschrieben.
Eine Ausgabepufferschaltung mit gesteuerter Ladungsspeicherung zum Vermindern von V_CC-Abfall und -Überschwingen auf der Versorgungsschienenseite der Ausgabepufferschaltung ist in 7 gezeigt. Die Schaltkreiselemente stellen im wesentlichen ein Spiegelbild der Schaltkreiselemente von 5 dar. Einen Ausgangslade-Speicherkondensator C3 weist einen mit der Niederspannungs-Leistungsschiene GND verbundenen dritten Knoten m7 auf. Bei dieser Ausführungsform ist eine Masseschiene mit getrennten Leitungen im Schaltkreis vorgesehen, um das Ausgangs-Masserauschen zu isolieren, das anderenfalls durch den Kondensator C3 mit den inneren Schaltkreiselementen gekoppelt werden könnte. Der dritte Knoten m7 des Ausgangslade-Ladungsspeicherkondensators C3 ist daher mit der Störgeräusch behafteten Masseschienenleitung PGND verbunden, die zur störungsarmen Masseschienen-Leitungs QGND durch die getrennten Leitungsinduktivitäten LG1 und LG2 iso liert ist. Die getrennten Leitungsinduktivitäten sind über die gemeinsame Leitungsinduktivität LG3 mit der externen Masse GND verbunden.
Eine dritte Durchgangstor-Schaltung, die von einem PMOS-Transistor PSGT3 gebildet wird, ist zwischen dem vierten Knoten m5 des Kondensators C3 und dem Ausgang V_OUT angeschlossen. Ein zweiter Steuerkreis CTR2 ist mit dem Steuergate-Knoten m6 von PSGT3 verbunden. Der zweite Steuerkreis ist mit dem Datensignaleingang V_IN und dem Ausgang V_OUT verbunden, wie im folgenden beschrieben, um den leitenden Zustand des dritten Durchgangstor-Transistors PSGT3 nach Maßgabe der Datensignale am Eingang und am Ausgang zu steuern. Wie ferner noch beschrieben ist, ist der zweite Steuerkreis CTR1 so aufgebaut, daß er PSGT3 vorübergehend einschaltet, wenn der Ausgang V_OUT beim Übergang vom niedrigen zum hohen Spannungspegel am Ausgang noch auf dem niedrigen Spannungspegel ist.
Eine vierte Durchgangstor-Schaltung PSGT4 ist zwischen dem fünften Knoten m5 des Kondensators C3 und der Hochspannungs-Leistungsschiene V_CC über die Hochspannungsschienen-Leitungsinduktivität LS verbunden. Der Steuergate-Knoten des vierten Durchgangstor-Transistors PSGT4 ist mit dem zweiten Steuerkreis CTR2 verbunden, um den leitenden Zustand von PSGT4 nach Maßgabe des Datensignals am Ausgang zu steuern. Wie noch beschrieben, ist der zweite Steuerkreis CTR2 so aufgebaut, daß er PSGT4 einschaltet, wenn der Ausgang nach dem Übergang vom niedrigen auf den hohen Spannungspegel am Ausgang auf dem hohen Spannungspegel liegt.
Ein Beispiel des zweiten Steuerkreises CTR2 ist in 8 gezeigt. Der Steuerkreis CTR2 weist ein NAND-Glied auf, dessen erster Eingang mit dem Datensignaleingang V_IN und dessen zweiter Eingang mit dem Ausgang V_OUT der Pufferschaltung über ein drittes Inverter-Glied IG3 verbunden ist. Der Ausgang des NAND-Gliedes ist mit dem Steuergate-Knoten m6 des dritten Durchgangstor-Transistors PSGT3 verbunden. Der zweite Steuerkreis CTR2 weist ferner einen vierten Inverter IG4 auf, der zwischen dem Ausgang V_OUT und dem Steuergate-Knoten m8 des vierten Durchgangstor-Transistors PSGT4 angeschlossen ist. Das Dreistufensignal wird an den Ausgangsfreigabe-OE-Eingang des NAND-Gliedes angelegt.
Der in 8 gezeigte Aufbau des Steuerkreises ermöglicht die mit Bezug auf 7 beschriebenen und im Diagramm von 8a dargestellten Ladungsspeicher- und Entlade-Funktionen. Der zweite Knoten m5 des Ladungsspeicherkondensators C3 wird vor dem Übergang vom niedrigen auf den hohen Spannungspegel am Ausgang V_OUT auf dem Spannungspegel V_CC der Hochspannungs-Leistungsschiene gehalten. Ein hochohmiger Ableitwiderstand R4 kann zur Ladungserhaltung parallel zu PSGT4 angeschlossen sein, um die Ladung am zweiten Knoten m5 des Kondensators C3 nachzuladen und auf dem hohen Spannungspegel zu halten.
Während der ersten Phase des Übergangs vom niedrigen auf den hohen Spannungspegel am Ausgang V_OUT entlädt sich der Ausgangslade-Speicherkondensator C3 in die Ausgangslastkapazität CL während einer Phase 1, in der der dritte Durchgangstor-Transistor PSGT3 leitend ist. In der Mitte des Übergangs vom niedrigen auf den hohen Spannungspegel schaltet PSGT3 ab, und beide Durchgangstor-Transistoren PSGT3 und PSGT4 sind während einer kurzen Verzögerungszeit ausgeschaltet. Beim Übergang auf den hohen Spannungspegel am Ausgang schaltet das vierte Durchgangstor PSGT4 ein, und der Kondensator C3 lädt wieder auf, um so während Phase 2 der Energie des Versorgungs-Überschwingens entgegenzuwirken und diese zu dissipieren während der Durchgangstor-Transistor PSGT4 leitend ist. Der Zweiphasenbetrieb des Übergangs von dem niedrigen auf den hohen Spannungspegel am Ausgang auf der Versorgungsschienenseite ist in Tabelle II zusammengefaßt.
Tabelle II
Der Ausgangsentlade-Ladungsspeicherkondensator C1 und der Ausgangslade-Speicherkondensator C3 sind typischer Weise PN-Übergangs-Kondensatoren für integrierte Schaltkreise oder isolierte Polysilicium-zu-P-Speicher (polysilicium to P well) Kondensatoren oder eine Kombination aus beidem sein. Alternativ können die Kondensatoren C1 und C3 auch externe Kondensatoren im Leitungsblock oder Leitungsrahmen statt auf dem Chip sein. Gemäß der letzteren Ausführungsform kann für C1 oder C3 ein einzelner Kondensator vorgesehen sein, der die vorübergehende Ladungsspeicherung oder das vorübergehende Laden für mehrere Ausgabepufferschaltungen auf einem Chip gewährleistet.

Claims

Verfahren zum Vermindern von Netz-Rauschen bei einer flankenratengesteuerten Ausgabepufferschaltung mit einem Ausgang (V_OUT) zum Abgeben von Hoch- und Niederspannungspegel-Ausgangssignalen durch Abziehen eines Stromes vom Ausgang (V_OUT) zu einer Niederspannungs-Netzschiene (GND) und durch Speisen eines Stromes zum Ausgang (V_OUT) von einer Hochspannungs-Netzschiene (V_CC), um jeweils eine mit dem Ausgang (V_OUT) gekoppelte Lastkapazität (CL) zu entladen und zu laden, bei dem vorübergehend eine Bruchteil der Ladung vom Entladen der Ausgangslastkapazität (CL) in einem ersten, getrennten Ladungsspeicherkondensator (C1) während eines Übergangs vom hohen auf den niedrigen Spannungspegel am Ausgang (V_OUT) gespeichert wird, um Spannungssprünge der Masse zu vermindern.
Verfahren nach Anspruch 1, gekennzeichnet durch Entladen der vorübergehend gespeicherten Ladung von dem ersten, getrennten Ladungsspeicherkondensator (C1) zur Niederspannungs-Netzschiene (GNS) nach dem Übergang auf einen Niederspannungspegel am Ausgang (V_OUT), um dem Unterschwingen der Masse entgegenzuwirken.
Verfahren nach Anspruch 2, gekennzeichnet durch Einschalten eines ersten elektrischen Pfades (PSGT1) zwischen dem Ausgang (V_OUT) und dem ersten Kondensator (C1) während des Übergangs vom hohen auf den niedrigen Spannungspegel am Ausgang (V_OUT), um vorübergehend den Bruchteil der Ladung von der Ausgangslastkapazität (CL) zu speichern, und dann Ausschalten des ersten elektrischen Pfades (PSGTl), und Einschalten eines zweiten elektrischen Pfades (PSGT2) zwischen dem ersten Kondensator (C1) und der Niederspannungs-Netzschiene (GND) nach dem Übergang auf einen niedrigen Spannungspegel am Ausgang (V_OUT), um die vorübergehend gespeicherte Ladung zu entladen.
Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch vorübergehendes Laden der Ausgangslastkapazität (CL) mit einem Bruchteil der benötigten Ladung von einem zweiten, getrennten Ladungsspeicherkondensator (C3) während eines Übergangs vom niedrigen zum hohen Spannungspegel am Ausgang (V_OUT) zum Vermindern von V_CC-Abfällen und Laden des zweiten, getrennten Ladungsspeicherkondensators (C3) von der Hochspannungs-Netzschiene (V_CC) nach dem Übergang auf den hohen Spannungspegel am Ausgang (V_OUT), um dem Überschwingen von V_CC entgegenzuwirken.
Verfahren nach Anspruch 4, gekennzeichnet durch Einschalten eines dritten elektrischen Pfades (PSGT3) zwischen dem Ausgang (V_OUT) und dem zweiten Kondensator (C3) während des Übergangs vom niedrigen auf den hohen Spannungsspegel am Ausgang, um vorübergehend die Ausgangslastkapazität (CL) mit einem Bruchteil der benötigten Ladung zu laden, und dann Ausschalten des dritten elektrischen Pfades (PSGT3), und Einschalten eines vierten elektrischen Pfades (PSGT4) zwischen dem zweiten Kondensator (C3) und der Hochspannungs-Netzschiene (V_CC) beim Erreichen eines hohen Spannungspegels am Ausgang (V_OUT), um den zweiten Kondensator (C3) zu laden.
Flankenratengesteuerte Ausgabepufferschaltung mit einem Ausgang (V_OUT) zum Abgeben von Hoch- und Niederspannungspegel-Ausgangssignalen und einer Pulldown-Transistorschaltung (N1, N3) zum gesteuerten Abziehen von Strom vom Ausgang (V_OUT) zu einer Niederspannungs-Netzschiene (GND) zum Entladen einer mit dem Ausgang (V_OUT) verbundenen Ausgangslastkapazität (CL), mit einem ersten, getrennten Ausgangsentlade-Ladungsspeicherkondensator (C1), der zwischen dem Ausgang (V_OUT) und einer ersten Konstantspannungsquelle angeschlossen ist, und einem ersten Schaltelement (PSGT1), das den ersten Konden-sator (C1) mit dem Ausgang (V_OUT) verbindet und das von der Ausgabepufferschaltung gesteuert ist, um während eines Übergangs von einem hohen zu einem niedrigen Spannungspegel am Ausgang (V_OUT) einen elektrischen Pfad einzuschalten, um vorübergehend einen Bruchteil der Ladung vom Entladen der Ausgangslastkapazität (CL) im ersten Ladungsspeicherkondensator (C1) zu speichern und so Spannungssprünge der Masse zu vermindern.
Ausgabepufferschaltung nach Anspruch 6, gekennzeichnet durch ein zweites Schaltelemente (PSGT2), das den ersten Ladungsspeicherkondensator (C1) mit der Niederspannungs-Netzschiene (GND) verbindet, und eine erste Steuerschaltung (CTR1), die mit dem ersten und mit dem zweiten Schaltelement (PSGT1, PSGT2) verbunden ist, wobei die erste Steuerschaltung (CTR1) so aufgebaut ist, daß sie das erste Schaltelement (PSGT1) während des Übergangs vom hohen zum niedrigen Spannungspegel am Ausgang (V_OUT) einschaltet und dann wieder ausschaltet und das zweite Schaltelemente (PSGT2) beim Übergang auf einen niedrigen Spannungspegel am Ausgang (V_OUT) einschaltet, um die vorübergehend gespeicherte Ladung an die Niederspannungs-Netzschiene (GND) abzugeben, um Unterschwingen der Masse entgegenzuwirken.
Ausgabepufferschaltung nach Anspruch 7, gekennzeichnet durch eine Pullup-Transistorschaltung (P1, P3) zum gesteuerten Speisen eines Stroms zum Ausgang (V_OUT) von einer Hochspannungs-Netzschiene (V_CC), um die mit dem Ausgang verbundene Ausgangslastkapazität (CL) zu laden, einen zweiten, getrennten Ausgangslade-Kondensator (C3), der zwischen dem Ausgang und einer zweiten Konstantspannungsquelle angeschlossen ist, und ein drittes Schaltelement (PSGT3), das den zweiten Konden-sator (C3) mit dem Ausgang (V_OUT) verbindet, wobei das dritte Schaltelement (PSGT3) durch die Ausgabepufferschaltung gesteuert ist, um einen elektrischen Pfad zum Ausgang einzuschalten, um vorübergehend die Ausgangslastkapazität (CL) mit einem Bruchteil der benötigten Ladung vom zweiten Kondensator (C3) zu laden und so V_CC-Abfälle zu vermindern.
Ausgabepufferschaltung nach Anspruch 8, gekennzeichnet durch ein viertes Schaltelement (PSGT4), das den zweiten Ausgangslade-Kondensator (C3) mit der Hochspannungs-Netzschiene (V_CC) verbindet, und eine zweite Steuerschaltung (CTR2), die mit dem dritten und dem vierten Schaltelement (PSGT3, PSGT4) verbunden ist, wobei die zweite Steuerschaltung (CTR2) so aufgebaut ist, daß sie das dritte Schaltelement (PSGT3) während des Übergang vom niedrigen auf den hohen Spannungspegel am Ausgang (V_OUT) einschaltet und daraufhin wieder ausschaltet und das vierte Schaltelement (PSGT4) nach dem Übergang auf einen hohen Spannungspegel am Ausgang (V_OUT) abschaltet, um den zweiten Kondensator (C3) zu laden und Überschwingen von V_CC entgegenzuwirken.
Ausgabepufferschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der erste Ladungsspeicherkondensator (C1) zwischen dem Ausgang (V_OUT) und der Hochspannungs-Netzschiene (V_CC) angeschlossen ist, und daß der zweite Ausgangsladekondensator (C3) zwischen dem Ausgang (V_OUT) und der Niederspannungs-Netzschiene (GND) angeschlossen ist.
Ausgabepufferschaltung nach Anspruch 6 mit einem Datensignaleingang (V_IN) zum Empfangen von Datensignalen mit logisch hohen und niedrigen Spannungspegeln und einem Ausgang (V_OUT) zum Abgeben von Datensignalen, die durch die Ausgabepufferschaltung gelaufen sind, wobei der Pulldown-Transistorschaltkreis ein mit dem Ausgang (V_OUT) verbundenes, primäres Pulldown-Transistorelement (N3) zum Abziehen eines relativ großen Entladestroms vom Ausgang zu einer Niederspannungs-Netzschiene (GND) und zumindest ein sekundäres Pulldown-Transistorelement (N1) umfasst, das parallel zu dem primären Pulldown-Transistorelement (N3) zwischen dem Ausgang (V_OUT) und der Niederspannungs-Netzschiene (GND) angeschlossen ist; und die Ausgabepufferschaltung ein mit dem Ausgang (V_OUT) verbundenes, primäres Pullup-Transistorelement (P3) zum Speisen eines relativ großen Ladestroms zum Ausgang von einer Hochspannungs-Netzschiene (V_CC) und eine erste Verzögerungsvorrichtung (VERZl) umfasst, die zwischen den Steuerknoten des sekundären und des primären Pulldown-Transistorelementes angeschlossen ist, wobei das sekundäre Pulldown-Transistorelement (N1) in der Ausgabepufferschaltung so angeordnet ist, dass es einen relativ kleinen Entladestrom vom Ausgang (V_OUT) ewirkt, bevor das primäre Pulldown-Transistorelement (N3) einen relativ großen Entladestrom während des Übergangs von einem hohen auf einen niedrigen Spannungspegel am Ausgang abzieht, wobei der Ausgangsentlade-Ladungsspeicherkondensator (C1) erste und zweite Knoten (m3, m 1) aufweist, wobei die erste Konstantspannungsquelle die Hochspannungs-Netzschiene (V_CC) umfasst und der erste Knoten (m3) mit der Hochspannungs-Netzschiene (V_CC) verbunden ist; und das erste Schaltelement eine ersten Durchgangstor-Schaltung (PSGTI) umfasst, die zwischen dem zweiten Knoten (m1) des Ausgangsentlade-Ladungsspeicherkondensators (C1) und dem Ausgang (V_OUT) angeschlossen ist, wobei die erste Durchgangstor-Schaltung (PSGT1) einen Steuerknoten (m2) aufweist, der mit der Ausgabepufferschaltung verbunden ist, um die Durchgangstor-Schaltung (PSGT1) während des Übergangs vom hohen zum niedrigen Spannungspegel am Ausgang (V_OUT) einzuschalten, um die Entladeenergie vom Ausgang vorübergehend im Kondensator (C1) zu speichern und dadurch Spannungssprünge der Masse zu vermindern und gleichzeitig eine hohe Schaltgeschwindigkeit aufrechtzuerhalten, und um vorübergehend einen Opferstrom vom Kondensator (C1) einzuspeisen, um dem Unterschwingen der Masse auf der Niederspannungs-Netzschiene (GND) entgegenzuwirken.
Ausgabepufferschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der Steuerknoten (m2) der Durchgangstor-Schaltung (PSGT1) mit einem Steuerknoten des sekundären Pulldown-Transistorelementes (N1) verbunden ist.
Ausgabepufferschaltung nach Anspruch 11 oder 12, gekennzeichnet durch eine erste Steuerschaltung (CTR1), die mit dem Steuerknoten (m2) der ersten Durchgangstor-Schaltung (PSGT1) sowie mit dem Datensignaleingang (V_IN) und -ausgang (V_OUT) der Ausgabe pufferschaltung verbunden ist, um den leitenden Zustand der ersten Durchgangstor-Schaltung (PSGT1) nach Maßgabe der Datensignale am Eingang (V_IN) und am Ausgang (V_OUT) zu steuern.
Ausgabepufferschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die erste Steuerschaltung (CTR1) zum vorüber-gehenden Einschalten der Durchgangstor-Schaltung (PSGT1), wenn der Ausgang (V_OUT) während des Übergangs vom hohen zum niedrigen Spannungspegel am Ausgang noch auf dem hohen Spannungspegel ist, aufgebaut ist.
Ausgabepufferschaltung nach Anspruch 14, gekennzeichnet durch eine zweite Durchgangstor-Schaltung (PSGT2), die zwischen dem zweiten Knoten (m1) des Ausgangsentlade-Ladungs-speicherkondensators (C1) und der Niederspannungs-Netzschiene (GND) angeschlossen ist, wobei die zweite Durchgangstor-Schaltung (PSGT2) einen zweiten Steuerknoten (m4) aufweist, der mit der ersten Steuerschaltung (CTR1) verbunden ist, um den leitenden Zustand der zweiten Durchgangstor-Schaltung (PSGT2) nach Maßgabe der Daten signale am Ausgang (V_OUT) zu Steuern.
Ausgabepufferschaltung nach Anspruch 15, dadurch gekennzeichnet, daß die erste Steuerschaltung (CTR1) zum Einschalten der zweiten Durchgangstor-Schaltung (PSGT2), wenn der Ausgang (V_OUT) nach dem Übergang vom hohen zum niedrigen Spannungspegel am Ausgang auf dem niedrigen Spannungspegel liegt, aufgebaut ist.
Ausgabepufferschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die erste Steuerschaltung (CTR1) ein NOR-Glied aufweist, dessen erster Eingang mit dem Datensignaleingang (V_IN) der Ausgabepufferschaltung verbunden ist, dessen zweiter Eingang über ein erstes Inverter-Glied (IG1) mit dem Ausgang der Ausgabepufferschaltung verbunden ist und dessen Ausgang mit dem Steuerknoten (m2) der ersten Durchgangstor-Schaltung (PSGT1) verbunden ist.
Ausgabepufferschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die erste Steuerschaltung (CTR1) ein zweites Inverter-Glied (IG2) aufweist, das zwischen dem Ausgang (V_OUT) der Ausgabepufferschaltung und einem Steuerknoten (m4) der zweiten Durchgangstor-Schaltung (PSGT2) angeschlossen ist.
Ausgabepufferschaltung nach einem der Ansprüche 11 bis 18, gekennzeichnet durch mindestens ein sekundäres Pullup-Transistorelement (P1), das parallel zum primären Pullup-Transistorelement (P3) zwischen der Hochspannungs-Netzschiene (V_CC) und dem Ausgang (V_OUT) angeschlossen ist, und eine zwischen den Steuerknoten des sekundären und des primären Pullup-Transistorelementes (P1, P3) angeschlossenen, zweiten Verzögerungsvorrichtung (VERZ2), wobei das sekundäre Pullup-Transistorelement (P1) in der Ausgabepufferschaltung vorgesehen ist, um einen relativ kleinen Speisestrom von der Hochspannungs-Netzschiene (V_CC) zum Ausgang zu speisen, bevor das primäre Pullup-Transistorelement (P3) während des Übergangs vom niedrigen zum hohen Spannungspegel am Ausgang (V_OUT) einen relativ großen Ladestrom einspeist, einen Ausgangslade-Speicherkondensator (C3) mit dritten und vierten Knoten (m7, m5), wobei ein dritter Knoten (m3) mit der Niederspannungsleistungsschiene (GND) verbunden ist, und einer dritten Durchgangstor-Schaltung (PSGT3), die zwischen dem vierten Knoten (m5) des Ausgangslade-Speicherkondensators (C3) und dem Ausgang (V_OUT) angeschlossen ist und einen Steuerknoten (m6) aufweist, der mit der Ausgabepufferschaltung verbunden ist, um die dritte Durchgangstor-Schaltung (PSGT3) während des Übergangs vom niedrigen zum hohen Spannungspegel am Ausgang (V_OUT) einzuschalten, um vorübergehend ein Ladestrom von dem Ausgangslade-Speicherkondensator (C3) zum Ausgang zu speisen und dadurch V_CC-Abfälle zu vermindern und gleichzeitig die hohe Schaltgeschwindigkeit aufrechtzuerhalten, und um vorübergehend eine Ladung zu speichern, um dem Überschwingen von V_CC in der Hochspannungs-Netzschiene (V_CC) entgegenzuwirken.
Ausgabepufferschaltung mit einem Datensignaleingang (V_IN) zum Empfangen von Datensignalen mit logisch hohen und niedrigen Spannungspegeln und einem Ausgang (V_OUT) zum Abgeben von Datensignalen, die durch die Ausgangspufferschaltung gelaufen sind, einem mit dem Ausgang (V_OUT) verbundenen, primären Pulldown-Transistorelement (N3), zum Abziehen eines relativ großen Entladestrom vom Ausgang zu einer Niederspannungs-Netzschiene (GND), einem mit dem Ausgang (V_OUT) verbundenen, primären Pullup-Transistorelement (P3) zum Speisen eines relativ grollen Ladestroms von einer Hochspannungs-Netzschiene (V_CC) zum Ausgang, mindestens einem sekundären Pullup-Transistorelement (P1), das parallel zum primären Pullup-Transistorelement (P3) zwischen der Hochspannungs-Netzschiene (V_CC) und dem Ausgang (V_OUT) angeschlossen ist, und einer Verzögerungsvorrichtung (VERZ2), die zwischen Steuerknoten des sekundären und des primären Pullup-Transistorelements (P1, P3) angeschlossen ist, wobei das sekundäre Pullup-Transistorelement (P1) in der Ausgabepufferschaltung vorgesehen ist, um einen relativ kleinen Speisestrom von der Hochspannungs-Netzschiene (V_CC) zum Ausgang zu starten, bevor das primäre Pullup-Transistorele-ment (P3) während des Übergang vom niedrigen zum hohen Spannungspegel am Ausgang (V_OUT) einen relativ großen Ladestrom einspeist, mit einem Ausgangslade-Speicherkondensator (C3) mit dritten und vierten Knoten (m7, m5), wobei ein dritter Knoten (m2) mit der Niederspannungs-Netzschiene (GND) verbunden ist, und einer dritten Durchgangstor-Schaltung (PSGT3), die zwischen dem vierten Knoten (m5) des Ausgangslade-Speicherkondensators (C3) und dem Ausgang (V_OUT) angeschlossen ist und ein mit der Ausgabepufferschaltung verbundenen Steuerknoten (m6) aufweist, um die dritte Durchgangstor-Schaltung (PSGT3) während des Übergangs vom niedrigen zum hohen Spannungspegel am Ausgang (V_OUT) einzuschalten, um vorübergehend ein Ladestrom vom Ausgangslade-Speicherkondensator (C3) zum Ausgang zu speisen, um V_CC-Abfälle zu vermindern und gleichzeitig die hohe Schaltgeschwindigkeit aufrechtzuerhalten, und um vorübergehend eine Ladung zu speichern, um dem Überschwingen von V_CC in der Hochspannungs-Netzschiene (V_CC) entgegenzuwirken.
Ausgabepufferschaltung nach Anspruch 20, dadurch gekennzeichnet, daß der Steuerknoten (m6) der dritten Durchgangs-tor-Schaltung (PSGT3) mit einem Steuerknoten des sekundären Pullup-Transistorelementes (P1) verbunden ist.
Ausgabepufferschaltung nach Anspruch 20 oder 21, gekennzeichnet durch eine zweite Steuerschaltung (CTR2), die mit dem Steuerknoten (m6) der dritten Durchgangstor-Schaltung (PSGT3) verbunden ist sowie mit dem Datensignaleingang (V_IN) und dem Ausgang (V_OUT) der Ausgabepufferschaltung verbunden ist, um den leitenden Zustand der dritten Durchgangstor-Schaltung (PSGT3) nach Maßgabe der Datensignale am Eingang (V_IN) und am Ausgang (V_OUT) zu steuern.
Ausgabepufferschaltung nach Anspruch 22, dadurch gekennzeichnet, daß die zweite Steuerschaltung (CTR2) so aufgebaut ist, daß sie die dritte Durchgangstor-Schaltung (PSGT3) vorübergehend einschaltet, wenn der Ausgang (V_OUT) während des Übergangs vom niedrigen zum hohen Spannungspegel am Ausgang noch auf dem niedrigen Spannungspegel liegt.
Ausgabepufferschaltung nach Anspruch 23, gekennzeichnet durch eine vierte Durchgangstor-Schaltung (PSGT4), die zwischen dem vierten Knoten (m5) des Ausgangslade-Ladungs-speicherkondensators (C3) und der Hochspannungs-Netzschiene (V_CC) angeschlossen ist und einen mit der zweiten Steuerschaltung (CTR2) verbundenen Steuerknoten (m8) aufweist, um den leitenden Zustand der vierten Durchgangstor-Schaltung (PSGT4) nach Maßgabe des Datensignals am Ausgang (V_OUT) zu steuern.
Ausgabepufferschaltung nach Anspruch 24, dadurch gekennzeichnet, daß die zweite Steuerschaltung (CTR2) so aufgebaut ist, daß sie die vierte Durchgangstor- Schaltung (PSGT4) einschaltet, wenn der Ausgang (V_OUT) nach dem Übergang vom niedrigen zum hohen Spannungspegel am Ausgang auf dem hohen Spannungspegel liegt.
Ausgabepufferschaltung nach Anspruch 25, dadurch gekennzeichnet, daß die zweite Steuerschaltung (CTR2) ein NAND-Glied aufweist, mit einem ersten Eingang, der mit dem Datensignaleingang (VIN) der Ausgabepufferschaltung verbunden ist, einem zweiten Eingang, der mit dem Ausgang (V_OUT) der Ausgabepufferschaltung über ein drittes Inverter-Glied (IG3) verbunden ist, wobei ein viertes Inverter-Glied (IG4) zwischen dem Ausgang (V_OUT) der Ausgabepufferschaltung und einem Steuerknoten (m8) der vierten Durchgangstor-Schaltung (PSGT4) angeschlossen ist, und mit einem NAND-Glied-Ausgang, der mit dem Steuerknoten (m6) der dritten Durchgangstor-Schaltung (PSGT3) verbunden ist.