DE4402095C2 - Elektrostatische Entladeschutzschaltung mit dynamischer Triggerung - Google Patents
Elektrostatische Entladeschutzschaltung mit dynamischer TriggerungInfo
- Publication number
- DE4402095C2 DE4402095C2 DE4402095A DE4402095A DE4402095C2 DE 4402095 C2 DE4402095 C2 DE 4402095C2 DE 4402095 A DE4402095 A DE 4402095A DE 4402095 A DE4402095 A DE 4402095A DE 4402095 C2 DE4402095 C2 DE 4402095C2
- Authority
- DE
- Germany
- Prior art keywords
- diode
- signal bus
- signal
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
Die Erfindung bezieht sich auf eine
auf einem Chip ausgeführte
elektrostatische Entladungs-Schutzschaltung, die dazu dient, eine Beschädigung
des Chips zu verhindern. Die Erfindung umfaßt dabei insbe
sondere eine Triggereinrichtung, die auf einen elektro
statischen Entladungszustand anspricht, um die Schutzschaltung
während eines elektrostatischen Entladevorganges zu aktivie
ren und um die Schutzschaltung während sog. normaler Zustände
ausgeschaltet zu halten.
Während eines an zwei Anschlüssen stattfindenden elektrosta
tischen Entladevorganges wird ein hoher Strompuls in eine
elektrische Verbindung oder einen elektrischen Signalweg
einer integrierten Schaltung injiziert und tritt an einem anderen
Anschlußpunkt auf, wobei sich alle anderen Anschluß
punkte potentialmäßig "schwimmend" verhalten. Typische Strom
pulse aufgrund derartiger Ereignisse gehen mit injizierten
Spitzenströmen daher, die die Stromstärke von einem Ampere
übersteigen. Damit eine integrierte Schaltung ein derartiges
Ereignis ohne Beschädigung überstehen kann, muß für den Entladungsfall ein
robuster, niedrig-impedanter Kurzschlußweg für den Strom von
jeglichem Anschlußpunkt zu einem beliebigen anderen An
schlußpunkt verfügbar sein. Um eine Störung der normalen Be
triebsweise der integrierten Schaltung zu vermeiden, haben
elektrostatische Entladungsschutzschaltungen allgemein so
wohl einen aktiven bzw. eingeschalteten wie auch einen inak
tiven bzw. ausgeschalteten Zustand. Die Schutzschaltung soll
während normaler Betriebsbedingungen ausgeschaltet sein und
im Falle eines elektrostatischen Entladungsvorganges schnell
eingeschaltet werden. Die Schaltung soll in wirksamer Weise
den Strom in den gewünschten Nebenschlußweg bei ihrer Akti
vierung lenken, jedoch soll der normale Betrieb während
ihres ausgeschalteten Zustandes unbeeinträchtigt bleiben.
Insbesondere darf die an eine Signalanschlußfläche ange
schlossene Schutzschaltung keine zu hohe Widerstandslast
oder kapazitive Last für diese Anschlußfläche bewirken, darf
keinen zu hohen Rauschpegel für die an diese Signalanschluß
fläche angelegten Signale hervorrufen und darf keine nen
nenswerten Leckströme in ihrem ausgeschalteten Zustand ver
ursachen.
Einige funktionale Anwendungen einer integrierten Schaltung
erfordern den direkten Anschluß der eingangsseitigen oder
ausgangsseitigen Anschlußflächen an einen externen Bus oder
an mehrere externe Busse. Diese Busse können aktive Signale
auch dann führen, wenn keine Leistung an die integrierte
Schaltung angelegt wird. Die elektrostatische Entladungs
schutzschaltung darf nicht den Betrieb derartiger Busse bei
solchen Zuständen beeinträchtigen. Die direkt gekoppelten
Eingangs/Ausgangs-Anschlußflächen dürfen auch dann keinen zu
hohen Strom aufweisen, wenn ein Bussignal angelegt wird und dabei
die Leistung für die integrierte Schaltung abgeschaltet
wird. Da die Busse aktive Signale auch dann führen können,
wenn die Leistung für die integrierte Schaltung, die mit
einer Eingabe/Ausgabe-Anschlußfläche oder mehrerer derarti
ger Anschlußflächen direkt mit dem Bus gekoppelt ist, abge
schaltet ist, muß die Schutzschaltung auch in dem Zustand
der abgeschalteten Leistung eine hohe Triggerspannung beibe
halten. Dementsprechend müssen elektrostatische Entladungs
schutzschaltungen eine Triggerspannung haben, die unabhängig
von der Versorgungsspannung ist. Bekannte Nebenschlußvor
richtungen, wie beispielsweise Siliziumthyristoren bzw. SCRs
und FETs werden durch den Lawinendurchbruch oder durch den
Durchbruch oberhalb einer festen Spannungsschwelle getrig
gert. Derartige Schaltungen erfordern Serienwiderstände zwi
schen der Nebenschlußvorrichtung und dem nFET-Treiber der
Eingabe/Ausgabe-Anschlußfläche für einen zuverlässigen
Schutz in vielen Fällen bei integrierten Schaltungen. In
Abweichung hiervon kann eine kapazitive Kopplung verwendet
werden, um die Triggerspannung derartiger Nebenschlußvor
richtungen bei Übergangszuständen zu senken, wobei jedoch
bei einer kapazitiven Kopplung das oben erwähnte Erfordernis
für niedrige Leckströme bei ausgeschalteter Leistungsver
sorgung und bei aktiven Signalen schwer zu erfüllen
ist.
Eine Entladungsschutzschaltung mit zugehöriger Trigger
schaltung ist beispielsweise in der EP 05 73 213 A1
beschrieben.
Der Erfindung liegt daher die Aufgabe zugrunde, eine elek
trostatische Entladungsschutzschaltung für Eingabe/Ausgabe-
Anschlußflächen einer integrierten Schaltung mit einer von
der Versorgungsspannung unabhängigen Triggerung und einem
niedrigen Leckstrom zu schaffen, welche keine seriellen Wi
derstände benötigt und welche insbesondere für solche Sig
nalsituationen geeignet ist, bei denen ein elektrostatischer
Entladungsschutz bei aktiven Signalen und abgeschalteter
Leistungsversorgung benötigt wird.
Diese Aufgabe wird durch eine elektrostatische Entladungs
schutzschaltung gemäß Patentanspruch 1 gelöst.
Die Erfindung schafft dabei eine elektrostatische Entladungs
schutzschaltung, die sich gleichfalls zur Verwendung mit
solchen Signalen eignet, bei denen nicht das Erfordernis ak
tiver Signale bei ausgeschalteter Leistung besteht, so daß
eine Diodenverbindung von dem Signal zu dem Versorgungsbus
für die positive Leistungsversorgung tolerierbar ist.
Die Erfindung schafft mit anderen Worten eine elektrostatische Entladungs
schutzschaltung für eine integrierte Schaltung, wobei eine
Kette von dioden-verbundenen Feldeffekttransistoren, die
zwischen einem Bus und Masse geschaltet ist, in dynamischer
Weise ein Nebenschlußelement triggern, das mit dem gleichen
Bus oder einem anderen Bus und Masse verbunden ist. Jeder
Bus ist diodenmäßig mit einer Leistungsversorgungsspannung-
Anschlußfläche mit der Anode an der Leistungsversorgung und
der Kathode an dem Bus und mit wenigstens einer Signalan
schlußfläche der integrierten Schaltung verbunden. Die Reihe
der diodenmäßig verbundenen FETs schaltet ein, wenn die
Spannung zwischen der Signalanschlußfläche und Masse und da
mit die Spannung zwischen dem Bus und Masse einen Schwellen
wert des elektrostatischen Entladungsvorganges
übersteigt, wobei die Diodenkette dann als Spannungsteiler
arbeitet, um die Spannung auf einem Knoten zwischen zwei
diodenmäßig verbundenen FETs in der Reihe auf eine ausrei
chend hohe Spannung zu bringen, um einen n-Kanal-FET, nämlich
einem sogenannten Trigger-FET einzuschalten, welcher ein Be
standteil eines Inverters mit einer Widerstandslast ist. Der
Ausgang des Inverters mit Widerstandslast, nämlich ein Kno
ten zwischen dem Lastwiderstand und dem Trigger-FET, ist mit
dem Eingang eines anderen Inverters verbunden, dessen Ausgang
eine Triggerspannung an ein Nebenschlußelement liefert. Die
Inverter selbst werden von dem elektrostatischen Entladungs
bus mit Leistung versorgt. Durch Aktivieren des Nebenschluß
elementes und zwar vorzugsweise eines "großen" n-Kanal-FETs,
der in der Lage ist, einen großen Strombetrag gegen Masse
zu leiten, welcher typischerweise wenigstens ein Ampere be
trägt, wird die Bus-Masse-Spannung und damit die Spannung
zwischen dem Signalanschluß und Masse wieder unter die
Schwellenspannung abgesenkt. Wenn die Spannung abfällt und die Kette
der diodenmäßig verschalteten FETs ausgeschaltet wird, wird
die Ladung auf dem Gate des Trigger-FET gespeichert und fließt
nur allmählich als Leckstrom durch den Trigger-FET ab.
Demgemäß bleibt das Nebenschlußelement eingeschaltet, so daß
dieses weiterhin den Strom von der elektrostatischen Entla
dung gegen Masse abführen kann.
Ein Ausführungsbeispiel umfaßt einen Verstärkungskondensator
(Boostkondensator) zwischen dem Bus und einem zweiten
Knoten der dioden-geschalteten FET-Kette oberhalb des ersten
Knotens mit wenigstens einem dazwischen liegenden FET, um
das Einschalten des Nebenschlußelementes im Falle eines
elektrostatischen Entladungsvorganges zu beschleunigen. Ein
Rückkopplungs-FET kann für den Inverter, der das Neben
schlußelement treibt, vorgesehen sein, um eine rücksetzbare
Schaltung zu bilden, welche das Nebenschlußelement während
der Zeitdauer des elektrostatischen Entladungsvorganges ein
geschaltet hält, ohne daß Ladung an dem Gate des Trig
ger-FET auftritt. Weitere Ausführungsbeispiele
verwenden getrennte Busse für Triggerelemente und das Neben
schlußelement oder eine Leitung, die mit dem Leistungsver
sorgungsanschluß als Bus gekoppelt ist. Das letztgenannte
Ausführungsbeispiel kann nicht für den Fall aktiver Signale
bei ausgeschalteter Leistung verwendet werden.
Nachfolgend werden unter Bezugnahme auf die beiliegenden
Zeichnungen bevorzugte Ausführungsbeispiele der vorliegenden
Erfindung näher erläutert. Es zeigt
Fig. 1 ein Schaltbild einer inte
grierten Schaltung zur Verdeutlichung der Anschluß
flächenverbindungen mit einer elektrostatischen Ent
ladungsschutzschaltung gemäß der vorliegenden Er
findung;
Fig. 2 ein Schaltbild der elektro
statischen Entladungsschutzschaltung gemäß einem Beispiel der vor
liegenden Erfindung für die in Fig. 1 gezeigte in
tegrierte Schaltung;
Fig. 3 ein Schaltbild eines weiteren
Ausführungsbeispieles einer elektrostati
schen Entladungsschutzschaltung gemäß der vorlie
genden Erfindung; und
Fig. 4 ein Schaltbild von einer ebenfalls möglichen
Anschlußflächenverbindungen für die elektrosta
tische Entladungsschutzschaltung gemäß der vorlie
genden Erfindung.
Wie in Fig. 1 gezeigt ist, ist die integrierte Schaltung mit
ihrer Leistungsversorgungsanschlußfläche 11 mit einer Lei
stungsversorgungsspannungsleitung 13 verbunden, die ihrer
seits diodenmäßig durch den Basis-Emitter-Übergang eines
pnp-Transistors 15 mit einem elektrostatischen Entladungs
schutzbus 17 verbunden ist. Der Emitter des Transistors 15
ist mit der Leitung 13 verbunden, während die Basis des
Transistors 15 mit dem Bus 17 verbunden ist. Der Kollektor
des Transistors 15 ist mit einer Masseebene 41 verbunden.
Mit der Masseebene 41 wird nicht nur die Substratmasse be
zeichnet, sondern jeder andere Knoten innerhalb der Schal
tung, der einen Diodenweg von dem Knoten zu sämtlichen Sig
nalanschlußflächen aufweist. Dies ist der Stromrückweg
für die elektrostatische Entladung. Typischerweise kann die
Masseebene 41 die Substratmasse bei einem p-Substrat
sein. Die integrierte Schaltung hat gleichfalls
Eingabe/Ausgabe-Signalanschlußflächen 21, 23 (ggf. weitere), die über
jeweilige Signalleitungen 22, 24 mit Eingangsschaltungen 31,
33 verbunden sind. N-Kanal-Feldeffekttransistoren 35, 37,
die zur Potentialabsenkung dienen, verbinden die Si
gnalleitungen 22, 24, usw. mit einer sog. "unreinen" Masseleitung
39, die gegenüber der sog. "reinen" Masse 41 isoliert ist, welche
für eine innere bzw. Kernschaltung 43 der integrierten Schaltung vorge
sehen ist. Es sei angemerkt, daß die Feldeffekttransistoren
35, 37 Bestandteil einer Ausgangstreiberschaltung und nicht
der elektrostatischen Entladungsschutzschaltung sind.
Die Eingabe/Ausgabe-Signalanschlußflächen 21, 23, usw. sind
diodenmäßig mit dem elektrostatischen Entladungsschutzbus 17
durch die Basis-Emitter-Übergänge der jeweiligen pnp-Transisto
ren 25, 27 (ggf. weitere) verbunden. Die Emitter dieser Transistoren
25, 27 sind mit den jeweiligen Signalleitungen 22, 24,
verbunden, während die jeweiligen Basisanschlüsse die
ser Transistoren 25, 27 mit dem Bus 17 verbunden sind.
Die Kollektoren der Transistoren 25, 27 sind mit der
Masseebene 41 verbunden. Es sei angemerkt, daß bei diesem
Ausführungsbeispiel die Signalanschlußflächen 21, 23
keine Diodenverbindungen mit dem Leistungsversorgungsan
schluß 11 haben, um ein Aufladen eines jeglichen externen Bus
ses, der mit den Signalanschlußflächen 21, 23 verbun
den ist, bei ausgeschalteter Leistung zu verhindern. Gleich
falls sei angemerkt, daß trotz der Tatsache, daß pnp-Transi
storen 15, 25, 27 die bevorzugte Diodenverbindung von
den Anschlußflächen 11, 21, 23 mit dem elektrostati
schen Entladungsschutzbus 17 sind, die Diodenverbindung mit
jeder Hochstromdiode (Bipolar) realisiert werden kann, wobei
die Anode einer jeden Diode mit der jeweiligen Signal- oder
Leistungsversorgungs-Anschlußfläche und die Kathode einer
jeden Diode mit dem Bus 17 verbunden ist. Der Kollektorstrom
innerhalb des pnp-Transistors 15, 25, 27 liefert einen
weiteren Kurzschlußweg gegen die Masseebene 41, wobei jedoch
das Fehlen eines derartigen zusätzlichen Weges bei einfachen
Dioden keine nennenswerte Verschlechterung für die Betriebs
weise der Schutzschaltung darstellt. Über diese Kollektor-
Masse-Wege hinaus benötigen die Anschlußflächen keinerlei
Nebenschlußvorrichtungen oder Reihenwiderstände.
Das hauptsächliche Ableiten des Stromes während eines
elektrostatischen Entladungsvorganges wird durch die
Nebenschlußschaltung 45 geliefert, die zwischen dem
elektrostatischen Entladungsschutzbus 17 und der Masseebene
41 geschaltet ist.
Die elektrostatische Entladungsschutzschaltung 45 ist de
tailliert in Fig. 2 dargestellt. Ein großer n-Kanal-MOS-
Nebenschluß-FET 47 ist mit seinem Drainanschluß mit dem
elektrostatischen Entladungsschutzbus 17 und mit seinem
Sourceanschluß mit der Masseebene 41 verbunden. Das Gate 49 des
Nebenschluß-FET 47 wird mit einer Triggerspannung von der
Schutzschaltung beaufschlagt, welche den Nebenschluß-FET 47
derart ansteuert, daß dieser einen erheblichen Strom gegen
Masse während eines elektrostatischen Entladungsvorganges
führt. Der Nebenschluß-FET 47 ist typischerweise derart
ausgelegt, daß er in seinem aktiven Zustand wenigstens einen
Strom von 1A führt. Der Nebenschluß-FET 47 arbeitet im
Gegensatz zu vielen herkömmlichen Kurzschlußelementen nicht im
Sättigungsbetrieb.
Jedoch ist die spezielle Art des Nebenschlußelementes, das
in dieser Schutzschaltung eingesetzt wird, für die Erfindung
weniger wesentlich als der Triggermechanismus, welcher das Ne
benschlußelement 47 aussteuert.
Eine Kette 51 von dioden-verbundenen nFETs 51a bis 51g ist
zwischen dem Bus 17 und Masse 41 geschaltet. Jeder nFET 51a
bis 51g innerhalb der Kette 51 ist mit seinem Gateanschluß und Drainanschluß
mit dem Sourceanschluß des nächsthöheren nFET verbunden.
Ein Knoten 53 zwischen den beiden nFETs 51e und 51f ist mit
dem Gateanschluß 55 eines n-Kanal-"Trigger"-FET 57 verbunden. Dieser
Trigger-FET 57 ist Teil eines Inverters mit Widerstandslast,
welcher gleichfalls einen Lastwiderstand 59 umfaßt. Der Wi
derstand ist zwischen dem Bus 17 und einem Ausgangsknoten 61
des Inverters geschaltet. Ein Widerstandswert von ungefähr
10 Kiloohm ist ein typischer Wert. Der Trigger-FET liegt
zwischen dem Ausgangsknoten 61 und Masse 41. Ein zweiter In
verter ist mit seinem Eingang 63 mit dem Ausgangsknoten 61
des Inverters mit Widerstandslast geschaltet, wobei der Aus
gang 69 eine Triggerspannung an das Gate 49 des nFET-Neben
schlußelementes 47 liefert. Der Inverter ist vorzugsweise
ein CMOS-Inverter, wobei p-Kanal- und n-Kanal-MOS-Transisto
ren 65 und 67 in Reihe zwischen dem Bus und Masse 41 ge
schaltet sind. Beide Inverter müssen durch den elektrosta
tischen Entladungsschutzbus 17 für Anwendungsfälle mit ak
tiven Signalen und ausgeschalteter Leistungsversorgung mit
Leistung versorgt werden.
Das Triggern des Nebenschlußelementes 47 unabhängig von der
Versorgungsspannung VDD auf der Leistungsversorgungsleitung
13 wird durch die Kette 51 der diodenmäßig verbundenen
nFETs 51a bis 51g bewerkstelligt, welche als Spannungsteiler
mit einer minimalen Spannung arbeiten, um den leitenden Zu
stand zu beginnen. Die Kette 51 leitet praktisch nicht,
bis die Spannung zwischen dem elektrostatischen
Entladungsschutzbus 17 und der Masseebene 41 die Summe der
einzelnen Schwellenspannungen der FETs 51a bis 51g innerhalb
der Kette übersteigt. Da die Kette 51 als Widerstandsspan
nungsteiler arbeitet, hängt die Bus-Masse-Spannung oder
"Schwellen"-Spannung, die benötigt wird, um den Trigger-FET
57 zu aktivieren, von der Anzahl der FETs auf der Masseseite
des Knotens 53 bezogen auf die Gesamtzahl der FETs innerhalb
der Kette ab. Eine typische Schwellenspannung liegt bei etwa
7 Volt.
Während eines elektrostatischen Entladungsvorganges wird ein
bezüglich seines Betrages sehr schnell ansteigender Strom in
eine Signalanschlußfläche injiziert. Der Weg hat keine Verbindung
mit niedriger Impedanz nach Masse, bis die elektrostatische
Entladungsschutzschaltung eingeschaltet wird. Daher lädt der
injizierte Strom schnell die Anschlußflächenkapazität auf
und erzeugt dort eine Spannung, die über den Span
nungswert hinweg ansteigt, welcher an dem elektrostatischen
Entladungsschutzbus 17 anliegt. Der Stromfluß durch den
Emitter-Basis-Übergang des pnp-Transistors 25, 27, der
dem Laden der Eingabe/Ausgabe-Anschlußfläche 21, 23 entspricht, in
den Bus 17 hinein hebt die Bus-Masse-Spannung
über die Schwellenspannung zum Einschalten der Kette 51 der
diodenmäßig verbundenen FETs 51a bis 51g. Wenn die anstei
gende Spannung an dem Knoten 53, welcher an dem Gate 55 des
Trigger-FET 57 anliegt, ausreichend groß wird, schaltet der
Trigger-FET 57 ein und vermindert die Spannung an dem Inverter
knoten 61, bis der Nebenschluß-FET 47 einschaltet. Da
die Inverter eine endliche Einschaltzeit haben, wird die An
schlußflächenspannung die Schwellenspannung um einen gewis
sen Betrag übersteigen, bevor der Nebenschluß-FET 47 seinen
vollständig durchgeschalteten Zustand erreicht. Sodann wird
die Spannung vermindert, wenn der injizierte
Strom nebenschlußmäßig von dem elektrostatischen Entladungs
schutzbus 17 durch den Nebenschluß-FET 47 gegen die Masse
ebene 41 geführt wird. Wenn die Bus-Masse-Spannung herabge
setzt wird, schaltet die Kette 51 der diodenmäßig verbunde
nen FETs 51a bis 51g aus, wodurch die Ladung an dem Knoten
53 nicht weiter steigt. Der Trigger-FET 57 bleibt eingeschal
tet, so daß der Nebenschluß-FET 47 weiterhin Strom von dem
Bus 17 zu der Masse 41 leitet, bis die eingefangene Ladung
ausreichend (als Leckstrom) abgeflossen ist, um den Trigger-FET 57
auszuschalten. Die Signalanschlußflächenspannung wird
ansteigen, bevor sie erneut nach unten unterhalb der
Schwellenspannung der elektrostatischen Entladungsschutz
schaltungen absinkt. Die Spannung an dem elektrostati
schen Entladungsschutzbus weicht dabei von der Spannung an der
Signalanschlußfläche um den Spannungsabfall über den Basis-
Emitter-Übergang der pnp-Transistoren ab.
Das Ausführungsbeispiel, das in den Fig. 1 und 2 gezeigt
ist, teilt den elektrostatischen Entladungsschutzbus 17 und
den Nebenschluß-FET 47 zwischen mehreren Eingabe/Ausgabe-An
schlußflächen 21, 23. In Abweichung hiervon kann jede
Anschlußfläche 21, 23, usw. ihr eigenes Nebenschlußelement
haben.
Eine andere Möglichkeit besteht in der wahlweisen Verwendung
eines Verstärkungskondensators (oder Boost-Kondensators) 71
für die elektrostatische Entladungsschutzschaltung, wie dies
in Fig. 2 gezeigt ist, um die Einschaltzeit zu verkürzen und
um den Spannungspuls der betroffenen Anschlußfläche
zu vermindern. Der Boost-Kondensator 71 ist zwischen den
elektrostatischen Entladungsschutzbus 17 und einem Knoten 73
geschaltet, welcher seinerseits zwischen zwei diodenmäßig
verbundenen FETs 51d und 51e innerhalb der Kette 51 liegt.
Dieser zweite Knoten 73 muß zwischen dem ersten Knoten 53,
welcher mit dem Gate 55 des Trigger-FET 57 verbunden ist,
und dem Bus 17 geschaltet sein, wobei wenigstens ein dioden
mäßig verbundener FET 51e zwischen den beiden Knoten 53 und
73 liegt. Ein Boost-Kondensator mit einer geeigneten Kapazi
tät vermindert den Spannungsanstieg an dem
Signalweg, jedoch erhöht dieser den von der Schutzschaltung
benötigten Strom an den Signaltransistoren an
der Anschlußfläche bei ausgeschalteter Leistungsversorgung.
Eine andere Variation liegt darin, wahlweise einen Rückkopp
lungs-FET 75 vorzusehen, der zwischen dem Inverterausgang 69
und dem Invertereingang 63 liegt. Der n-Kanal-FET 75 liegt
mit seinem Drainanschluß an dem Invertereingang 63, während dessen
Sourceanschluß mit der Masseebene 41 und dessen Gate mit dem Inver
terausgang 69 verbunden ist. Hierdurch wird eine rücksetzbare
oder regenerative Schaltung für den Inverter gebildet, welche im wesent
lichen ein "Latsch" bildet, welches dazu beiträgt, den Inver
tereingang 63 derart nach unten zu ziehen, daß der Neben
schluß-FET schneller einschalten kann, sobald die Spannung
an dem Inverterausgang 69, die an das Gate 49 des Neben
schluß-FET angelegt wird, hoch genug ist, um den Neben
schluß-FET 47 einzuschalten. Die regenerative Schaltung, die
durch den Rückkopplungs-FET 75 gebildet wird, trägt zu der
dynamischen Betriebsweise der elektrostatischen Entladungs
schutzschaltung bei, ohne daß es erforderlich wäre, das Ableiten
der Ladung an dem Gate 55 des Trigger-FET 57 durchzu
führen. Die Kette der dioden-geschalteten FETs 51a bis 51g
wird dabei immer noch als Triggermechanismus in der elektrostati
schen Entladungsschutzschaltung verwendet, wird jedoch nicht
länger benötigt, um das Nebenschlußelement 47 eingeschaltet
zu halten. Demgemäß kann man als weitere Wahlmöglichkeit
nunmehr einen Widerstandsweg von dem Gate des Trigger-FET 55
zur Masseebene 41 derart einführen, daß die Schaltung keinen
potentialmäßig "schwimmenden" Knoten 53 hat. Beispielsweise
kann die Schaltung einen Ein-Dioden-FET 51f oder 51g zwi
schen dem Knoten 53 und der Masseebene 41 haben, oder die
Gates der FETs 51f und 51g können jeweils mit dem Knoten 53
verbunden sein, oder ein Widerstand kann beide FETs 51f, 51g
ersetzen.
Fig. 3 zeigt eine weitere Schaltungsabänderung, bei der der
elektrostatische Entladungsschutzbus 17 gemäß Fig. 2 in ge
trennte Trigger- und Nebenschluß-Busse 77 und 79 unterteilt
ist, die jeweils getrennte Diodenverbindungen 81 und 83 mit den
Signalwegen 25 haben. Jeder Bus 77 und 79 ist gleich
falls diodenmäßig mit einer Leistungsversorgung in einer
solchen Art verbunden, die der Verbindung über den pnp-Tran
sistor 15 des Busses 17 mit der Leistungsversorgungsleitung
13 in Fig. 1 entspricht. Die Kette der diodenmäßig verbun
denen FETs 51 liegen zwischen dem Trigger-Bus 77 und Masse
41, während der Nebenschluß-FET 47 zwischen dem Nebenschluß-Bus 79
und der Masseebene 41 liegt. Die Inverterelemente 57,
59, 65 und 67 können entweder an den Bus 77 oder an den Bus
79 angekoppelt werden. Die Unterteilung des elektrostati
schen Entladungsbusses 17 gemäß Fig. 2 ermöglicht eine ge
trennte Optimierung der Diodenverbindungen 81 und 83 von dem
Signalweg 85 zu den beiden Bussen 77 und 79. Beispielsweise
muß das Nebenschlußelement 47 mit der Eingangs/Ausgangs-An
schlußfläche durch einen großen pnp-Transistor 83 mit einem
niedrigen Widerstandswert gekoppelt werden, wobei die
Stromverstärkung zur möglichst weitgehenden Erhöhung des
Emitterstromes so hoch wie möglich gehalten werden muß. Im
Fall eines einzigen Bus (Fig. 2) beherrscht dieses Erforder
nis die Auswahl der Diodenverbindungen 25, 27. Um je
doch die Leckströme zu minimieren, würde die Triggerschal
tung von einer Verbindung mit niedriger Verstärkung Vorteile
ziehen, welche aus einem erheblich kleineren pnp-Tran
sistor 81 oder von einem diodenmäßig verbundenen FET resul
tieren würden.
Wie in Fig. 4 gezeigt ist, können bei einem anderen Aus
führungsbeispiel die Eingabe/Ausgabe-Signalanschlußflächen
21 der integrierten Schaltung, welche nicht mit externen
Bussen verbunden sind, welche aktiv sind, wenn die Lei
stungszufuhr zu der integrierten Schaltung ausgeschaltet
ist, diodenmäßig mit der Leistungsversorgungsleitung 13 über
den Basis-Emitter-Übergang eines pnp-Transistors 25 verbun
den werden. Dies ist äquivalent zu der Verbindung des Lei
stungsversorgungsanschlusses 11 direkt mit dem elektrosta
tischen Entladungsschutzbus 17 gemäß Fig. 2 an Stelle einer
indirekten Verbindung durch einen pnp-Transistor 25. Das
Triggern der Schutzschaltung 45 erfolgt dann in direkter Be
ziehung zur Spannung VDD, welche durch den Leistungsversor
gungsanschluß 11 zugeführt wird. Die diodenmäßig verschal
tete FET-Kette 51 gemäß Fig. 2 liefert weiterhin eine dyna
mische Betriebsweise des Nebenschlußelementes, welches zwi
schen der Leistungsversorgungsleitung 13 und Masse geschal
tet ist, indem die Ladung eingefangen wird oder indem die
Betriebsweise des Rückkopplungs-FET 75 festgehalten wird,
nachdem die Leistungsversorgungsleitung während des Auftre
tens eines elektrostatischen Entladungsvorganges entladen
worden ist. Das Nebenschließen des Stromes hält da
her während des gesamten elektrostatischen Entladungsvor
ganges an, bis die eingefangene Ladung als Leckstrom aus der
diodenmäßig verschalteten Kette der FETs 51 verschwunden
ist. Dieses Ausführungsbeispiel ist
für den Schutz einer nicht
sehr robusten Kernschaltung zweckmäßig.
Claims (9)
1. Elektrostatische Entladungsschutzschaltung, gekenn
zeichnet durch folgende Merkmale:
einen Signalbus (13; 17; 79), der über eine Diode (25; 27; 83) mit wenigstens einer Signalanschlußfläche (21; 23; 85) einer integrierten Schaltung verbunden ist, wo bei die Anode der Diode (25; 27; 83) mit der Signalan schlußfläche und die Kathode der Diode mit dem Signal bus verbunden ist, wobei der Signalbus gleichfalls mit einer positiven Leistungsversorgungsspannung (11) ver bunden ist;
eine Schaltvorrichtung (47), die in ihrem aktiven Zu stand einen Strom von dem Signalbus zu einer Masseebene (41) der integrierten Schaltung liefert, wobei die Schaltvorrichtung (47) durch eine an diese angelegte Triggerspannung aktiviert wird;
eine Triggerschaltung, die auf eine Spannung, die zwi schen der Signalanschlußfläche (21; 23; 85) und der Masseebene (41) anliegt, anspricht, um der Schaltvor richtung (47) eine Triggerspannung immer dann zu lie fern, wenn die Spannung, die zwischen der Signalan schlußfläche (21; 23; 85) und der Masseebene (41) an liegt, einen Schwellenwert bei einem elek trostatischen Entladungsvorgang übersteigt, wobei die Triggerschaltung folgende Merkmale aufweist:
einen Signalbus (13; 17; 79), der über eine Diode (25; 27; 83) mit wenigstens einer Signalanschlußfläche (21; 23; 85) einer integrierten Schaltung verbunden ist, wo bei die Anode der Diode (25; 27; 83) mit der Signalan schlußfläche und die Kathode der Diode mit dem Signal bus verbunden ist, wobei der Signalbus gleichfalls mit einer positiven Leistungsversorgungsspannung (11) ver bunden ist;
eine Schaltvorrichtung (47), die in ihrem aktiven Zu stand einen Strom von dem Signalbus zu einer Masseebene (41) der integrierten Schaltung liefert, wobei die Schaltvorrichtung (47) durch eine an diese angelegte Triggerspannung aktiviert wird;
eine Triggerschaltung, die auf eine Spannung, die zwi schen der Signalanschlußfläche (21; 23; 85) und der Masseebene (41) anliegt, anspricht, um der Schaltvor richtung (47) eine Triggerspannung immer dann zu lie fern, wenn die Spannung, die zwischen der Signalan schlußfläche (21; 23; 85) und der Masseebene (41) an liegt, einen Schwellenwert bei einem elek trostatischen Entladungsvorgang übersteigt, wobei die Triggerschaltung folgende Merkmale aufweist:
- eine Kette (51) von Feldeffekttransistoren (51a bis 51g), die derart verschaltet sind, daß jeweils das Gate und das Drain eines der Feldeffekttransistoren (51a-51g) gemeinsam mit der Source des nächsten Feldeffekttransistors (51a-51g) verbunden sind, wobei dieselben zwischen die Signalanschlußfläche (21; 23; 85) und die Masseebene (41) geschaltet sind und ein Knoten (53) an der Verbindung von zwei der Feldeffekttransistoren (51e, 51f) liegt;
- einen Inverter mit Widerstandslast, wobei ein Last widerstand (59) und ein n-Kanal-Trigger-Feldeffekt transistor (57) in Reihe zwischen dem Signalbus und der Masseebene geschaltet sind, wobei das Gate (55) des Trigger-FET mit einem Knoten (53) der Kette der verschalteten FETs verbunden ist und wobei ein Aus gangsknoten (61) des Inverters mit Widerstandslast zwischen dem Lastwiderstand und dem Trigger-FET liegt; und
- einen CMOS-Inverter (65, 67), dessen Eingang (63) mit dem Ausgangsknoten (61) des Inverters mit Wider standslast verbunden ist und dessen Ausgang (69) mit der Schaltvorrichtung verbunden ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Diode, die die Signalanschlußfläche (21; 23;
85) mit dem Signalbus (13; 17; 79) verbindet, durch den
Basis-Emitter-Übergang eines pnp-Transistors (25; 27;
83) gebildet ist, wobei der Emitter des Transistors mit der
Signalanschlußfläche verbunden ist und die Basis des
Transistors mit dem Signalbus (13; 17;79) verbunden
ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß der Signalbus (13) direkt mit der Leistungsversor
gung (11) verbunden ist.
4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeich
net,
daß der Signalbus (17) über eine Diode mit der Lei
stungsversorgung (11) verbunden ist, wobei die Anode
der Diode (15) mit der Leistungsversorgung und die
Kathode der Diode mit dem Signalbus verbunden ist.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet,
daß die Diode, die den Signalbus mit der Leistungsver
sorgung (11) verbindet, durch den Basis-Emitter-Übergang eines
weiteren pnp-Transistors (15) gebildet ist, wobei der Emit
ter des Transistors (15) mit der Leistungsversorgung
und die Basis des Transistors mit dem Signalbus verbun
den ist.
6. Schaltung nach einem der Ansprüche 2 bis 5, dadurch ge
kennzeichnet,
daß die Kette (51) der verschalteten Feldeffektransi
storen (51a bis 51g) mit einem zweiten Signalbus (77)
und mit Masse (41) verbunden ist, wobei die Diode, die
den zweiten Signalbus mit der Signalanschlußfläche (85)
verbindet, als Basis-Emitter-Übergang eines
weiteren pnp-Transistors (81) gebildet ist, wobei der Emitter
des weiteren Transistors (81) mit der Signalanschlußfläche und
die Basis des Transistors mit dem zweiten Signalbus
verbunden ist, und der zweite Signalbus (77) gleich
falls über eine Diode mit einer Leistungsversorgung
(11) verbunden ist, wobei die Anode der Diode mit der
Leistungsversorgung und die Kathode der Diode mit dem
zweiten Signalbus verbunden sind.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet,
daß die Diode, die den zweiten Signalbus (77) mit der
Leistungsversorgung (11) verbindet, durch den Basis-Emit
ter-Übergang eines dritten pnp-Transistors (15) gebildet ist,
wobei der Emitter des Transistors (15) mit der Lei
stungsversorgung und die Basis des Transistors (15) mit
dem zweiten Signalbus verbunden sind.
8. Schaltung nach einem der Ansprüche 1 bis 7, dadurch ge
kennzeichnet,
daß die Triggerschaltung ferner einen Verstärkungs
kondensator (71) aufweist, welcher zwischen den Signal
bus (17) und den zweiten Knoten (73) der Kette (51) ge
schaltet ist und den Spannungsanstieg vermindert.
9. Schaltung nach einem der Ansprüche 1 bis 8, gekenn
zeichnet durch
einen Rückkopplungs-Feldeffekttransistor (75), dessen
Gate mit dem Ausgang (69) des CMOS-Inverters (65, 67),
dessen Drain mit dem Eingang (63) des CMOS-Inverters
und dessen Source mit der Masseebene (41) verbunden
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/057,277 US5311391A (en) | 1993-05-04 | 1993-05-04 | Electrostatic discharge protection circuit with dynamic triggering |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4402095A1 DE4402095A1 (de) | 1994-11-10 |
DE4402095C2 true DE4402095C2 (de) | 1996-02-29 |
Family
ID=22009608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4402095A Expired - Fee Related DE4402095C2 (de) | 1993-05-04 | 1994-01-25 | Elektrostatische Entladeschutzschaltung mit dynamischer Triggerung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5311391A (de) |
JP (1) | JPH06334443A (de) |
DE (1) | DE4402095C2 (de) |
FR (1) | FR2704991B1 (de) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530612A (en) * | 1994-03-28 | 1996-06-25 | Intel Corporation | Electrostatic discharge protection circuits using biased and terminated PNP transistor chains |
US5617283A (en) * | 1994-07-01 | 1997-04-01 | Digital Equipment Corporation | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps |
US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
US5550699A (en) * | 1994-08-15 | 1996-08-27 | Hewlett-Packard Co. | Hot plug tolerant ESD protection for an IC |
US5598313A (en) * | 1994-12-23 | 1997-01-28 | International Business Machines Corporation | Electrostatic discharge suppression circuit for integrated circuit chips |
US5610790A (en) * | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
US5548135A (en) * | 1995-05-12 | 1996-08-20 | David Sarnoff Research Center, Inc. | Electrostatic discharge protection for an array of macro cells |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5751507A (en) * | 1995-08-15 | 1998-05-12 | Cypress Semiconductor Corporation | KSD protection apparatus having floating EDS bus and semiconductor structure |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
US5719737A (en) * | 1996-03-21 | 1998-02-17 | Intel Corporation | Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
EP0845847A1 (de) * | 1996-11-29 | 1998-06-03 | STMicroelectronics S.r.l. | Vorrichtung zum Schutz MOS integrierte Schaltungsanschlüssen gegen elektrostatische Entladungen |
US5822166A (en) * | 1996-12-05 | 1998-10-13 | Intel Corporation | DC power bus voltage transient suppression circuit |
US5825601A (en) * | 1997-06-16 | 1998-10-20 | Lsi Logic Corporation | Power supply ESD protection circuit |
US6046897A (en) * | 1997-09-29 | 2000-04-04 | Motorola, Inc. | Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection |
US5903419A (en) * | 1997-09-29 | 1999-05-11 | Motorola, Inc. | Circuit for electrostatic discharge (ESD) protection |
US6369994B1 (en) | 1998-07-31 | 2002-04-09 | International Business Machines Corporation | Method and apparatus for handling an ESD event on an SOI integrated circuit |
US6069782A (en) * | 1998-08-26 | 2000-05-30 | Integrated Device Technology, Inc. | ESD damage protection using a clamp circuit |
US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
US6249410B1 (en) | 1999-08-23 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit without overstress gate-driven effect |
US6556398B1 (en) * | 1999-10-05 | 2003-04-29 | Winbond Electronics Corporation | Voltage tolerance ESD protection circuit |
US6385021B1 (en) | 2000-04-10 | 2002-05-07 | Motorola, Inc. | Electrostatic discharge (ESD) protection circuit |
US6522511B1 (en) * | 2000-06-15 | 2003-02-18 | Sigmatel, Inc. | High speed electrostatic discharge protection circuit |
US6912109B1 (en) | 2000-06-26 | 2005-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power-rail ESD clamp circuits with well-triggered PMOS |
US6646840B1 (en) | 2000-08-03 | 2003-11-11 | Fairchild Semiconductor Corporation | Internally triggered electrostatic device clamp with stand-off voltage |
WO2002037566A2 (en) * | 2000-11-06 | 2002-05-10 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
US6850397B2 (en) | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
JP2002232243A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置 |
US6639771B2 (en) | 2001-03-12 | 2003-10-28 | Pericom Semiconductor Corp. | Internet ESD-shunt diode protected by delayed external MOSFET switch |
US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
US6724603B2 (en) * | 2002-08-09 | 2004-04-20 | Motorola, Inc. | Electrostatic discharge protection circuitry and method of operation |
US6867957B1 (en) | 2002-10-09 | 2005-03-15 | Pericom Semiconductor Corp. | Stacked-NMOS-triggered SCR device for ESD-protection |
DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
US20040105201A1 (en) * | 2002-12-02 | 2004-06-03 | Taiwan Semiconductor Manufacturing Company | Scheme for eliminating the channel unexpected turn-on during ESD zapping |
US7583484B2 (en) * | 2003-08-20 | 2009-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for ESD protection |
JP3810401B2 (ja) | 2003-10-08 | 2006-08-16 | 沖電気工業株式会社 | 半導体装置 |
US6970336B2 (en) * | 2003-10-10 | 2005-11-29 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit and method of operation |
US7193883B2 (en) * | 2004-06-17 | 2007-03-20 | Infineon Technologies Ag | Input return path based on Vddq/Vssq |
US7372679B1 (en) * | 2004-06-18 | 2008-05-13 | Xilinx, Inc. | Method and apparatus for RC triggered electrostatic discharge power clamp with hysteresis |
US7196890B2 (en) * | 2004-11-12 | 2007-03-27 | Texas Instruments Incorporated | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry |
US7242561B2 (en) * | 2005-01-12 | 2007-07-10 | Silicon Integrated System Corp. | ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP |
US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
US7301741B2 (en) * | 2005-05-17 | 2007-11-27 | Freescale Semiconductor, Inc. | Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit |
US20070047364A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices |
US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
US8129788B1 (en) | 2006-01-24 | 2012-03-06 | Cypress Semiconductor Corporation | Capacitor triggered silicon controlled rectifier |
US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
US7589945B2 (en) * | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
US7777998B2 (en) | 2007-09-10 | 2010-08-17 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
US7817387B2 (en) * | 2008-01-09 | 2010-10-19 | Freescale Semiconductor, Inc. | MIGFET circuit with ESD protection |
US7787227B1 (en) * | 2008-04-24 | 2010-08-31 | Atheros Communications, Inc. | Apparatus and method for electrostatic discharge protection of a transmit integrated circuit |
JP5273604B2 (ja) * | 2008-08-22 | 2013-08-28 | 株式会社メガチップス | Esd保護回路 |
GB2464538A (en) * | 2008-10-17 | 2010-04-28 | Cambridge Silicon Radio Ltd | An ESD protection circuit for a transmitter output |
US8072722B1 (en) | 2009-06-16 | 2011-12-06 | Qualcomm Atheros, Inc. | Electrostatic discharge protection circuit |
US8335064B2 (en) | 2010-06-30 | 2012-12-18 | Infineon Technologies Ag | ESD clamp adjustment |
TW201316007A (zh) * | 2011-10-03 | 2013-04-16 | Fitipower Integrated Tech Inc | 靜電偵測電路 |
US9523720B2 (en) * | 2013-03-15 | 2016-12-20 | Infineon Technologies Ag | Multiple current sensor device, a multiple current shunt device and a method for providing a sensor signal |
JP6143690B2 (ja) * | 2014-03-12 | 2017-06-07 | 株式会社東芝 | 出力回路 |
JP2016167516A (ja) | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 静電気保護回路 |
US9831666B2 (en) | 2015-05-15 | 2017-11-28 | Analog Devices, Inc. | Apparatus and methods for electrostatic discharge protection of radio frequency interfaces |
US10067554B2 (en) | 2016-05-26 | 2018-09-04 | Silicon Laboratories Inc. | VCONN pull-down circuits and related methods for USB type-C connections |
US9800233B1 (en) * | 2016-05-26 | 2017-10-24 | Silicon Laboratories Inc. | Voltage clamp circuits and related methods |
CN107546729B (zh) * | 2016-06-24 | 2022-01-14 | 恩智浦有限公司 | 浪涌保护电路 |
CN108075460B (zh) | 2016-11-15 | 2021-10-29 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
WO2018119569A1 (en) * | 2016-12-26 | 2018-07-05 | Texas Instruments Incorporated | Dynamically triggered electrostatic discharge cell |
US10879232B2 (en) * | 2017-10-13 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit, system and method for electrostatic discharge (ESD) protection |
US11579645B2 (en) * | 2019-06-21 | 2023-02-14 | Wolfspeed, Inc. | Device design for short-circuitry protection circuitry within transistors |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577969A (en) * | 1980-06-18 | 1982-01-16 | Toshiba Corp | Semiconductor integrated circuit |
US4573099A (en) * | 1984-06-29 | 1986-02-25 | At&T Bell Laboratories | CMOS Circuit overvoltage protection |
US4763184A (en) * | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
GB8621839D0 (en) * | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
JPH0758734B2 (ja) * | 1987-02-23 | 1995-06-21 | 株式会社東芝 | 絶縁ゲ−ト型セミカスタム集積回路 |
US5060037A (en) * | 1987-04-03 | 1991-10-22 | Texas Instruments Incorporated | Output buffer with enhanced electrostatic discharge protection |
US4870530A (en) * | 1988-06-27 | 1989-09-26 | Advanced Micro Devices, Inc. | Electrostatic discharge protection circuitry for any two external pins of an I.C. package |
US4996626A (en) * | 1988-10-14 | 1991-02-26 | National Semiconductor Corp. | Resistorless electrostatic discharge protection device for high speed integrated circuits |
JPH0766958B2 (ja) * | 1989-03-20 | 1995-07-19 | 株式会社東芝 | 静電保護回路 |
US4930036A (en) * | 1989-07-13 | 1990-05-29 | Northern Telecom Limited | Electrostatic discharge protection circuit for an integrated circuit |
US5086365A (en) * | 1990-05-08 | 1992-02-04 | Integrated Device Technology, Inc. | Electostatic discharge protection circuit |
US5028819A (en) * | 1990-06-08 | 1991-07-02 | Zilog, Inc. | High CMOS open-drain output buffer |
US5237395A (en) * | 1991-05-28 | 1993-08-17 | Western Digital Corporation | Power rail ESD protection circuit |
US5345356A (en) * | 1992-06-05 | 1994-09-06 | At&T Bell Laboratories | ESD protection of output buffers |
-
1993
- 1993-05-04 US US08/057,277 patent/US5311391A/en not_active Expired - Lifetime
-
1994
- 1994-01-25 DE DE4402095A patent/DE4402095C2/de not_active Expired - Fee Related
- 1994-05-02 FR FR9405303A patent/FR2704991B1/fr not_active Expired - Fee Related
- 1994-05-06 JP JP6117597A patent/JPH06334443A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH06334443A (ja) | 1994-12-02 |
DE4402095A1 (de) | 1994-11-10 |
US5311391A (en) | 1994-05-10 |
FR2704991A1 (fr) | 1994-11-10 |
FR2704991B1 (fr) | 1998-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4402095C2 (de) | Elektrostatische Entladeschutzschaltung mit dynamischer Triggerung | |
DE3888863T2 (de) | BIFET-Logik-Schaltung. | |
DE69008075T2 (de) | CMOS-Ausgangskupplungsanordnung für Niederspannung. | |
DE60130146T2 (de) | Esd-schutzeinrichtungen | |
DE69319968T2 (de) | ESD-Schutz von Ausgangspuffern | |
DE4131783C1 (de) | ||
DE68928573T2 (de) | Treiberschaltung für eine spannungsgesteuerte Halbleitervorrichtung | |
DE69317213T2 (de) | Ausgangspufferschaltungen | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE69307368T2 (de) | Treiberschaltung zur Stromsenkung für zwei Spannungsquellen | |
DE3838962C2 (de) | ||
DE69329484T2 (de) | Steuerelektroden-Abschaltkreis für einen Leistungstransistor | |
DE102018208547A1 (de) | Schutzeinrichtung für elektrostatische Entladung | |
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE4022900A1 (de) | Schutzschaltung fuer einen elektrostatischen entladungsschutz und diese verwendende integrierte schaltung | |
DE3630679C2 (de) | ||
DE3546524C2 (de) | ||
DE2364103A1 (de) | Als negator ausgebildeter logischer schaltkreis | |
DE3445167C2 (de) | ||
EP0013710B1 (de) | Gegentakt-Treiberschaltung, deren Ausgang direkt mit den Ausgängen weiterer Treiberschaltungen verknüpfbar ist | |
DE69801791T2 (de) | Elektrostatische Schutzschaltung | |
DE4324138B4 (de) | CMOS-Drei-Zustands-Pufferschaltung | |
DE2938122A1 (de) | Transistorschaltkreis und verfahren zu dessen betrieb | |
DE68923748T2 (de) | Schaltung zum Treiben einer kapazitiven Last. | |
DE102006026691B4 (de) | ESD-Schutzschaltung und -verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |