KR920000176A - 출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로 - Google Patents

출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로 Download PDF

Info

Publication number
KR920000176A
KR920000176A KR1019910002783A KR910002783A KR920000176A KR 920000176 A KR920000176 A KR 920000176A KR 1019910002783 A KR1019910002783 A KR 1019910002783A KR 910002783 A KR910002783 A KR 910002783A KR 920000176 A KR920000176 A KR 920000176A
Authority
KR
South Korea
Prior art keywords
transistor element
output
pull
primary
current
Prior art date
Application number
KR1019910002783A
Other languages
English (en)
Inventor
비. 데이비스 제프레이
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR920000176A publication Critical patent/KR920000176A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/26—Modifications for temporary blocking after receipt of control pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Abstract

내용 없음

Description

출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 출력전압을 감지하여 스위칭 유도 잡음을 감소시키며 본 발명에 따른 출력버퍼 회로에 대한 개략적인 회로 다이어그램,
제3도는 출력 전압을 감지하며 본 발명에 따른 출력버퍼 회로에 대한 보다 상세한 개략적인 회로 다이어그램.

Claims (25)

  1. 고전위 및 저전위의 데이타 신호를 수신하는 입력, 출력버퍼를 통해 전파되는 데이타 신호를 공급하는 출력, 상기 출력으로부터 접지로 비교적 큰 방전전류를 싱크하도록 상기 출력에 동작상 연결되는 비교적 큰 전류이동능력을 지닌 1차 풀다운 트랜지스터 요소, 및 전력공급원으로부터 상기 출력에 비교적 큰 충전 전류를 발생시키도록 상기 출력에 동작상 연결되는 비교적 큰 전류 이동능력을 지닌 1차 풀업 트랜지스터 요소를 지니며, 각각의 트랜지스터 요소가 제1 및 제2단자 리드사이에 있는 소오스 또는 싱크 전류 경로, 및 상기 전류 경로의 도통 상태를 제어하는 제3제어단자 리드를 특징으로 하여, 고속 집적회로 디바이스에 스위칭 유도잡음을 감소시키는 출력버퍼에 있어서, 상기 1차 풀다운 트랜지스터 요소의 전류 경로인 제1 및 제2단자 리드와 병렬된 전류경로인 제1 및 제2단자리드를 지니는 비교적 작은 전류 이동능력을 지닌 2차 풀다운 트랜지스터 요소, 및 상기 1차 풀다운 트랜지스터 요소의 도통 상태를 제어하도록 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어 단자 리드사이에 직렬연결된 제1출력 전압 감지 및 스위칭회로를 포함하며, 상기 2차 풀다운 트랜지스터의 제어단자 리드는 1차 풀다운 트랜지스터 요소의 제어단자 리드전에 출력 버퍼를 통해 전파하는 신호를 수신하여 상기 1차 풀다운 트랜지스터 요소가 상기 제1출력 전압 감지 및 스위칭회로에 의해 비교적 큰 방전 전류로 턴온되기전에 출력으로부터 비교적 작은 방전전류를 개시하도록 출력버퍼에 연결되며, 상기 제1출력 전압 감지 및 스위칭 회로는 출력 전압 레벨에 응답하여 출력에서 고저위로부터 저전위로 전이하는 동안 상기 고전위이하의 선택된 제1한계 전압 레벨로 상기 1차 풀다운 트랜지스터 요소를 턴온시키는 출력 버퍼.
  2. 제1항에 있어서, 상기 제1출력 전압 감지 및 스위치 회로는 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 전류경로인 제1 및 제2단자리드를 지니는 제1출력 전압 감지 스위치 트랜지스터 요소를 포함하고, 상기 제1출력 전압감지 스위치 트랜지스터 요소의 제어단자 리드는 상기 출력에 걸린 전압 레벨을 감지하도록 동작상 연결된 출력 버퍼.
  3. 제1항에 있어서, 상기 1차 및 2차 풀다운 트랜지스터 요소는 MOS 트랜지스터를 포함하고, 상기 1차 풀다운 트랜지스터 요소의 채널폭대 상기 2차 풀다운 트랜지스터 요소의 채널폭의 비율, 결과적으로는 전류 이동능력의 비율은 적어도 대략 4대 1의 비율인 출력 버퍼.
  4. 제3항에 있어서, 상기 1차 풀다운 트랜지스터 요소의 채널폭애 상기 2차 풀다운 트랜지스터 요소의 채널폭, 결과적으로 상기 1차 풀다운 트랜지스터 요소의 전류 이동능력 대 상기 2차 풀다운 트랜지스터 요소의 전류 이동능력의 비율은 대략 4대 1내지 7대 1의 범위에 걸쳐 있는 출력 버퍼.
  5. 제2항에 있어서, 상기 트랜지스터 요소는 MOS 트랜지스터 요소를 포함하고, 상기 1차 및 2차 풀다운 트랜지스터 요소는 NMOS 트랜지스터 요소를 포함하고, 상기 출력 전압 감지 및 스위칭 회로는 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 제1 및 제2단자 리드를 지니며 출력 전압 레벨을 감지하도록 상기 출력에 연결된 제3제어 단자 리드를 지니는 PMOS 트랜지스터 요소를 포함하는 출력 버퍼.
  6. 제1항에 있어서, 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어 단자리드 사이에 동작상 직렬로 연결되며 상기 제1출력 전압 감지 및 스위칭 회로와 병렬로 연결되고 선택된 저항값으로 구성된 분리용 풀다운 지연 저항 요소를 더우기 포함하는 출력 버퍼.
  7. 제6항에 있어서, 풀다운 지연 요소는 P+로 확산된 레지스터 요소를 포함하는 출력 버퍼.
  8. 제1항에 있어서, 상기 1차 및 2차 풀다운 트랜지스터 요소의 전류 이동능력의 비율 및 상기 제1한계 전압의 값은 상기 2차 풀다운 트랜지스터 요소의 턴온에 의해 야기된 제1의 양(+)접지 상승전위(제1접지 되튀기) 및 상기 2차 풀다운 트랜지스터 요소의 턴온에 의해 야기된 제2의 양(+)접지 상승전위(제2접지 되튀기)가 실질적으로 동일하도록 선택되는 출력 버퍼.
  9. 제2항에 있어서, 상기 제1출력 전압 감지 및 스위칭 회로는 출력 및 상기 제1출력 전압 감지 스위치 트랜지스터 요소의 제어 단자 리드사이에 연결된 증폭단을 포함하는 출력 버퍼.
  10. 제1항에 있어서, 상기 1차 풀업 트랜지스터 요소의 전류 경로인 제1 및 제2단자 리드와 병렬연결된 전류 경로인 제1 및 제2단자 리드를 지나는 비교적 작은 전류 이동능력을 지닌 2차 풀업 트랜지스터 요소, 및 상기 1차 및 2차 풀업 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 제2출력 전압 감지 및 스위칭 회로를 더우기 포함하며, 상기 2차 풀업 트랜지스터 요소의 제어단자 리드는 상기 1차 풀업 트랜지스터 요소의 제어단자 리드전에 출력 버퍼를 통해 전파하는 신호를 수신하여 상기 1차 풀업 트랜지스터 요소가 상기 제2출력 전압 감지 및 스위칭 회로에 의하여 비교적 큰 충전 전류로 턴온되기전에 전력공급원으로부터 상기 출력에 비교적 작은 충전전류를 개시하도록 출력버퍼에 연결되고, 상기 제2출력 전압 감지 및 스위치 회로가 출력 전압 레벨에 응답하여 출력에서 저전위로 부터 고전위로 전이하는 동안 상기 저전위 이상의 선택된 제2한계 전압 레벨로 상기 1차 풀업 트랜지스터 요소를 턴온시키는 출력 버퍼.
  11. 제10항에 있어서, 상기 제2출력 전압 감지 및 스위칭회로는 상기 1차 및 2차 풀업 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 전류 경로인 제1 및 제2단자 리드를 지니는 제2출력 전압 감지 스위치 트랜지스터요소를 포함하고, 상기 제2출력 전압 감지 스위치 트랜지스터 요소의 제어단자 리드는 상기 출력에 걸린 전압레벨을 감지하도록 동작상 연결된 출력 버퍼.
  12. 제10항에 있어서, 상기 1차 및 2차 풀업 트랜지스터 요소는 MOS 트랜지스터 요소이며, 상기 1차 풀업 트랜지스터 요소의 채널폭, 결과적으로 상기 1차 풀업 트랜지스터 요소의 전류 이동능력대 상기 2차 풀업 트랜지스터 요소의 전류 이동능력의 비율은 적어도 대략 4대 1의 비율인 출력 버퍼.
  13. 제11항에 있어서, 상기 1차 풀업 트랜지스터 요소의 채널폭대 상기 2차 풀업 트랜지스터 요소의 채널폭, 결과적으로 상기 1차 풀업 트랜지스터 요소의 전류 이동능력대 상기 2차 풀업 트랜지스터 요소의 전류 이동능력의 비율은 적어도 4대 1내지 7대 1의 범위에 걸쳐있는 출력 버퍼.
  14. 제10항에 있어서, 상기 1차 및 2차 풀업 트랜지스터 요소의 제어 단자 리드사이에 동작상 직렬로 연결되며 상기 제2출력 전압 감지 및 스위칭 회로와 병렬로 연결되고 선택된 저항값으로 구성된 분리형 풀업 지연 저항요소를 더우기 포함하는 출력 버퍼.
  15. 제14항에 있어서, 상기 분리형 풀업 지연요소는 P+로 확산된 레지스터 요소인 출력 버퍼.
  16. 제11항에 있어서, 상기 트랜지스터 요소는 MOS 트랜지스터 요소를 포함하고, 상기 1차 및 2차 풀업 트랜지스터 요소는 PMOS 트랜지스터 요소를 포함하며, 상기 2차 출력 전압 감지 및 스위칭 회로는 상기 1차 및 2차 풀업 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 제1 및 제2단자 리드를 지니고 출력 전압 레벨을 감지하도록 상기 출력에 연결된 제3제어 단자 리드를 지니는 NMOS 트랜지스터 요소를 포함하는 출력 버퍼.
  17. 제10항에 있어서, 상기 1차 및 2차 풀업 트랜지스터 요소의 전류 이동능력의 비율 및 제2한계 전압 레벨의 값은 상기 2차 풀업 트랜지스터 요소의 턴온에 의해 야기된 제1의 음(-) 전력 드롭(droop) 전위 (제1 Vcc 드롭)및 상기 1차 풀다운 트랜지스터 요소의 턴온에 의해 야기된 제2의 음(-) 전력드롭 전위(제2 Vcc드롭)가 실질적으로 동일하도록 선택되는 출력 버퍼.
  18. 제1항에 있어서, 상기 1차 풀다운 트랜지스터 요소의 제어 단자 리드 및 상기 접지 사이에 연결된 전류 경로인 제1 및 제2단자 리드를 지니는 제1풀다운 바이패스용 트랜지스터 요소, 및 상기 출력에서 저전위로부터 고전위로 전이하는 동안 상기 1차 풀다운 트랜지스터 요소를 빠르게 턴오프하도록 상기 제1바이패스용 트랜지스터 요소의 제어단자 리드를 상기 2차 풀다운 트랜지스터 요소의 제어단자 리드에 동작상 연결시키는 풀다운 바이패스용 제어회로를 더우기 포함하는 출력 버퍼.
  19. 제10항에 있어서, 상기 1차 풀업 트랜지스터 요소의 제어단자 리드 및 고전위 전력 공급원 사이에 연결된 전류 경로인 제1및 제2단자 리드를 지니는 제2풀업 바이패스용 트랜지스터 요소, 및 상기 출력에서 고전위로부터 저전위로 전이하는 동안 상기 1차 풀업 트랜지스터 요소를 빠르게 턴오프하도록 상기 제2방이패스용 트랜지스터 요소의 제어단자 리드를 상기 2차 풀업 트랜지스터 요소의 제어단자 리드에 동작상 연결시키는 풀업 바이패스용 제어회로를 더우기 포함하는 출력 버퍼.
  20. 고전위 및 저전위의 데이타 신호를 수신하는 입력, 출력 버퍼를 통해 전파되는 데이타 신호를 공급하는 출력, 상기 출력으로부터 접지로 비교적 큰 방전 전류를 싱크시키도록 상기 출력에 동작상 연결되는 비교적 큰 전류 이동능력을 지닌 1차 풀다운 트랜지스터 요소, 및 전력 공급원으로부터 상기 출력으로 비교적 큰 충전 전류를 발생시키도록 상기 출력에 동작상 연결되는 비교적 큰 전류 이동능력을 지닌 1차 풀업 트랜지스터 요소를 지니며, 각각의 트랜지스터 요소가 제1 및 제2단자 리드사이에 있는 소오스 또는 싱크 전류 경로 및 상기 전류를 제어하는 제3제어 단자 리드를 특징으로 하여, 고속 집적 회로 디바이스에서 스위칭 유도잡음을 감소시키는 출력 버퍼에 있어서, 상기 1차 풀다운 트랜지스터 요소의 전류 경로인 제1 및 제2단자 리드와 병렬로 연결된 전류 경로인 제1 및 제2단자 리드를 지니는 비교적 작은 전류 이동능력을 지닌 2차 풀다운 트랜지스터 요소, 상기 1차 풀다운 트랜지스터 요소의 도통상태를 제어하도록 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어단자 리드 사이에동작성 직렬로 연결된 제1출력 전압 감지 및 스위칭 회로를 포함하며, 상기 2차 풀다운 트랜지스터 요소의 제어단자 리드는 상기 1차 풀다운 트랜지스터 요소의 제어단자 리드전에 출력버퍼를 통해 전파하는 신호를 수신하여 상기 제1풀다운 트랜지스터 요소가 제1출력 전압 감지 및 스위칭 회로에 의해 비교적 큰 방전 전류로 턴온되기 전에 상기 출력으로부터 비교적 작은 방전 전류를 개시하고, 상기 1차 출력전압 감지 및 스위칭 회로는 출력 전압 레벨에 응답하여 상기 출력에서 고전위로 부터 저전위로 전이하는 동안 상기 2차 풀다운 트랜지스터 요소 다음에 상기 1차 풀다운 트랜지스터 요소를 상기 고전위 이하의 선택된 제1한계 전압 레벨로 턴온시키며, 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어단자 리드 사이에 동작상 직렬로 연결되고 상기 출력 전압 감지 및 스위칭 회로와 병렬로 연결되며 선택된 저항값으로 구성된 분리용 풀다운 지연 저항 요소를 포함하고, 상기 1차 및 2차 풀다운 트랜지스터 요소의 전류 이동능력의 비율, 상기 풀다운 지연 저항 요소의 저항값, 및 제1한계 전압 레벨값은 상기 2차 풀다운 트랜지스터 요소의 턴온에 의해 야기된 제1의 양(+) 접지 상승 전위(제1접지 되튀기) 및 상기 1차 풀다운 트랜지스터 요소의 턴온에 의하여 야기된 제2의 양(+) 접지 상승 전원(제2접지 되튀기)가 실질적으로 동일하도록 선택되는 출력 버퍼.
  21. 제20항에 있어서, 상기 트랜지스터 요소는 MOS 트랜지스터 요소를 포함하고, 상기 1차 및 2차 풀다운 트랜지스터 요소는 NMOS 트랜지스터 요소를 포함하며, 상기 제1출력 전압 감지 및 스위칭 회로는 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어 단자 리드 사이에 직렬로 연결된 제1 및 제2단자 리드를 지니고 상기 출력 전압 레벨을 감지하도록 상기 출력에 연결된 제3제어 단자 리드를 지니는 PMOS 트랜지스터 요소를 포함하는 출력 버퍼.
  22. 고전위 및 저전위의 데이터 신호를 수신하는 입력, 출력 버퍼를 통해 전파되는 데이터 신호를 공급하는 출력, 상기 출력으로부터 접지로 비교적 큰 방전 전류를 싱크시키도록 상기 출력에 동작상 연결되는 비교적 큰 전류 이동능력을 지닌 1차 풀다운 트랜지스터 요소 및 전력 공급원으로부터 상기 출력에 비교적 큰 충전전류를 발생시키도록 동작상 출력에 연결되는 비교적 큰 전류 이동능력을 지닌 1차 풀업 트랜지스터 요소를 포함하고 각각의 트랜지스터 요소는 제1 및 제2단자 리드 사이에 있는 소오스 또는 싱크 전류 경로, 및 상기 전류를 제어하는 제3제어 단자 리드를 특징으로 하여, 고속 집적회로 디바이스에서 스위칭 유도 잡음을 감소시키는 출력 버퍼에 있어서, 상기 1차 풀업 트랜지스터 요소의 전류 경로인 제1 및 제2단자 리드와 병렬로 연결된 1차 전류 경로인 제1 및 제2단자 리드를 지니는 비교적 작은전류 이동능력을 지닌 2차 풀업 트랜지스터 요소, 상기 1차 풀업 트랜지스터 요소의 도통상태를 제어하도록 상기 1차 및 2차 풀업 트랜지스터 요소의 제어 단자 리드 사이에 동작상 직렬로 연결된 제2출력 전압 감지 및 스위칭 회로를 포함하고, 상기 2차 풀업 트랜지스터 요소의 제어단자 리드는 상기 1차 풀업 트랜지스터 요소의 제어단자 리드전에 출력 버퍼를 통해 전파하는 신호를 수신하여 상기 1차 풀업 트랜지스터 요소가 제2출력 전압 감지 및 스위칭 회로에 의해 비교적 큰 충전 전류로 턴온되기전에 전력 공급원으로부터 상기 출력으로 비교적 작은 충전전류를 개시하며, 상기 제2출력 전압 감지 및 스위칭 회로는 상기 출력 전압 레벨에 응답하여 상기 출력에서 저전위로부터 고전위로 전이하는 동안 상기 2차 풀업 트랜지스터 요소 다음에 상기 1차 풀업 트랜지스터 요소를 상기 저전위이상의 선택된 제2한계 전압 레벨로 턴온시키고, 상기 1차 및 2차 풀다운 트랜지스터 요소의 제어단지 리드사이에 동작상 연결되며 상기 출력 전압 감지 및 스위칭 회로와 병렬로 연결되고 선택된 저항값으로 구성된 분리용 풀다운 지연 저항 요소를 포함하며, 상기 1차 및 2차 풀업 트랜지스터 요소의 전류 이동능력의 비율, 상기 풀다운 지연 요소의 저항값, 및 제2한계 전압 레벨의 값은 상기 2차 풀업 트랜지스터 요소의 턴온에 의해 야기된 제1의 음(-)전력 드롭전위(제1Vcc 드롭) 및 상기 2차 풀다운 트랜지스터 요소의 턴온에 의해 야기된 제2의 음(-) 전력 드롭 전위(제2Vcc 드롭)가 실질적으로 동일하도록 선택되는 출력 버퍼.
  23. 제22항에 있어서, 상기 트랜지스터 요소는 MOS 트랜지스터 요소를 포함하고, 상기 1차 및 2차 풀업 트랜지스터 요소는 PMOS 트랜지스터 요소를 포함하며, 상기 제2출력 전압 감지 및 스위칭 회로는 상기 1차 및 2차 풀업 트랜지스터 요소 사이에 직렬로 연결된 전류 경로인 제1 및 제2단자 리드를 지니고 상기 출력에 걸린 전압 레벨을 감지하도록 상기 출력에 연결된 제3제어 단자 리드를 지니는 NMOS 트랜지스터 요소를 포함하는 출력 버퍼.
  24. 고전위 및 저전위의 데이터 신호를 수신하는 입력, 출력 버퍼를 통해 전파되는 데이터 신호를 공급하는 출력, 상기 출력으로부터 접지로 비교적 큰 방전 전류를 싱크시키며 전력 공급원으로부터 상기 출력에 비교적 큰 충전 전류를 발생시키도록 상기 출력에 동작상 연결되는 비교적 큰 전류 이동능력을 지닌 1차 출력 트랜지스터 요소를 지니고 각각의 트랜지스터 요소가 제1 및 제2단자 리드사이에 있는 소오스 또는 싱크 전류 경로, 및 상기 전류 경로의 도통 상태를 제어하도록 제3제어 단자 리드를 특징으로 하여 고속 집적 회로 디바이스에서 스위칭 유도 잡음을 감소시키는 출력 버퍼에 있어서, 각각의 1차 출력 트랜지스터 요소의 전류 경로인 제1 및 제2단자 리드와 병렬로 연결된 전류 경로인 제1 및 제2단자 리드를 지니는적어도 하나의 비교적 작은 전류 이동능력을 지닌 2차 출력 트랜지스터 요소, 및 상기 1차 출력 트랜지스터 요소의 도통상태를 제어하도록 각각의 1차 및 2차 출력 트랜지스터 요소의 제어단자 리드사이에 직렬로 연결된 제1출력 전압 감지 및 스위칭 회로를 포함하며, 상기 2차 출력 트랜지스터 요소의 제어 단자 리드는 상기 1차 출력 트랜지스터 요소의 제어단자 리드전에 출력 버퍼를 통해 전파되는 신호를 수신하여 상기 1차 출력 트랜지스터 요소가 제1출력 전압 감지 및 스위칭 회로에 의해 비교적 큰 싱크 전류나 비교적 큰 소오스 전류로 개시하도록 출력버퍼에 연결되고, 상기 제1출력 전압 감지 및 스위칭 회로는 출력 전압 레벨에 응답하여 상기 출력에서 전이하는 동안 상기 1차 출력 트랜지스터 요소를 선택된 제1한계 전압차로 턴온시키는 출력 버퍼.
  25. 제24항에 있어서, 상기 1차 및 2차 출력 트랜지스터 요소의 전류 이동능력의 비율 및 상기 제1한계 전압레벨은 상기 2차 출력 트랜지스터 요소의 턴온에 의해 야기된 제1잡음 첨부값 및 각각의 1차 출력 트랜지스터 요소의 턴온에 의해 야기된 제2잡음 첨부치가 실질적으로 동일하도록 선택되는 출력 버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002783A 1990-02-22 1991-02-21 출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로 KR920000176A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/483,931 US5036222A (en) 1990-02-22 1990-02-22 Output buffer circuit with output voltage sensing for reducing switching induced noise
US483931 1990-02-22

Publications (1)

Publication Number Publication Date
KR920000176A true KR920000176A (ko) 1992-01-10

Family

ID=23922077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002783A KR920000176A (ko) 1990-02-22 1991-02-21 출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로

Country Status (5)

Country Link
US (1) US5036222A (ko)
EP (1) EP0443435B1 (ko)
JP (1) JPH04227321A (ko)
KR (1) KR920000176A (ko)
DE (1) DE69114027T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422815B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 출력 버퍼 장치

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024774B2 (ja) * 1990-03-16 2000-03-21 沖電気工業株式会社 回路素子
JP2628942B2 (ja) * 1990-11-06 1997-07-09 三菱電機株式会社 プルアップ抵抗コントロール入力回路及び出力回路
JP2583684B2 (ja) * 1990-11-06 1997-02-19 三菱電機株式会社 プルダウン抵抗コントロール入力回路及び出力回路
US5128563A (en) * 1990-11-28 1992-07-07 Micron Technology, Inc. CMOS bootstrapped output driver method and circuit
DE69223658T2 (de) * 1991-01-23 1998-06-18 Texas Instruments Deutschland Ausgangstufe für eine digitale Schaltung
JP2930440B2 (ja) * 1991-04-15 1999-08-03 沖電気工業株式会社 半導体集積回路
US5184032A (en) * 1991-04-25 1993-02-02 Texas Instruments Incorporated Glitch reduction in integrated circuits, systems and methods
JP3014164B2 (ja) * 1991-05-15 2000-02-28 沖電気工業株式会社 出力バッファ回路
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5233237A (en) * 1991-12-06 1993-08-03 National Semiconductor Corporation Bicmos output buffer noise reduction circuit
US5248907A (en) * 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
JPH05243940A (ja) * 1992-02-27 1993-09-21 Mitsubishi Electric Corp 出力バッファ装置
US5315172A (en) * 1992-04-14 1994-05-24 Altera Corporation Reduced noise output buffer
US5315174A (en) * 1992-08-13 1994-05-24 Advanced Micro Devices, Inc. Programmable output slew rate control
KR940017190A (ko) * 1992-12-30 1994-07-26 김광호 입력버퍼
US5387826A (en) * 1993-02-10 1995-02-07 National Semiconductor Corporation Overvoltage protection against charge leakage in an output driver
US5338978A (en) * 1993-02-10 1994-08-16 National Semiconductor Corporation Full swing power down buffer circuit with multiple power supply isolation
US5604453A (en) * 1993-04-23 1997-02-18 Altera Corporation Circuit for reducing ground bounce
KR100282287B1 (ko) * 1993-06-07 2001-02-15 클라크 3세 존 엠. 과전압에 대한 보호
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
US5418474A (en) * 1993-09-24 1995-05-23 National Semiconductor Corporation Circuit for reducing transient simultaneous conduction
US5424653A (en) * 1993-10-06 1995-06-13 Advanced Micro Devices, Inc. Gradual on output buffer circuit including a reverse turn-off apparatus
US5500610A (en) * 1993-10-08 1996-03-19 Standard Microsystems Corp. Very high current integrated circuit output buffer with short circuit protection and reduced power bus spikes
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US5517130A (en) * 1994-12-20 1996-05-14 Sun Microsystems, Inc. Method and structure for reducing noise in output buffer circuits
US5568062A (en) * 1995-07-14 1996-10-22 Kaplinsky; Cecil H. Low noise tri-state output buffer
GB9518143D0 (en) * 1995-09-06 1995-11-08 Harvey Geoffrey P Low power self -adjusting logic output driver suitable for driving unterminated transmission lines and inductive-capacitive loads
US5880606A (en) * 1995-12-01 1999-03-09 Lucent Technologies Inc. Programmable driver circuit for multi-source buses
US5734277A (en) * 1996-02-05 1998-03-31 Motorola, Inc. Output circuit and method for suppressing switching noise therein
US5898315A (en) * 1996-05-17 1999-04-27 Cypress Semiconductor Corp. Output buffer circuit and method having improved access
US5656947A (en) * 1996-07-16 1997-08-12 National Semiconductor Corporation Low noise digital output buffer
US6194923B1 (en) * 1996-10-08 2001-02-27 Nvidia Corporation Five volt tolerant output driver
US6243779B1 (en) 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
KR100246336B1 (ko) * 1997-03-22 2000-03-15 김영환 메모리의 출력회로
US5917335A (en) * 1997-04-22 1999-06-29 Cypress Semiconductor Corp. Output voltage controlled impedance output buffer
EP0926829A1 (en) * 1997-12-22 1999-06-30 Alcatel Output circuit for digital integrated circuit devices
KR100475046B1 (ko) 1998-07-20 2005-05-27 삼성전자주식회사 출력버퍼 및 그의 버퍼링 방법
US6188623B1 (en) 1999-01-28 2001-02-13 Micron Technology, Inc. Voltage differential sensing circuit and methods of using same
US6222413B1 (en) 1999-03-16 2001-04-24 International Business Machines Corporation Receiver assisted net driver circuit
US6501293B2 (en) * 1999-11-12 2002-12-31 International Business Machines Corporation Method and apparatus for programmable active termination of input/output devices
US6873196B2 (en) * 2001-08-02 2005-03-29 Agilent Technologies, Inc. Slew rate control of output drivers using FETs with different threshold voltages
US6359478B1 (en) 2001-08-31 2002-03-19 Pericom Semiconductor Corp. Reduced-undershoot CMOS output buffer with delayed VOL-driver transistor
US7126389B1 (en) 2004-01-27 2006-10-24 Integrated Device Technology, Inc. Method and apparatus for an output buffer with dynamic impedance control
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7193450B1 (en) 2004-12-02 2007-03-20 National Semiconductor Corporation Load sensing buffer circuit with controlled switching current noise (di/dt)
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
KR100859832B1 (ko) * 2006-09-21 2008-09-23 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법
JP2008263446A (ja) * 2007-04-12 2008-10-30 Matsushita Electric Ind Co Ltd 出力回路
KR100888203B1 (ko) * 2007-07-26 2009-03-12 주식회사 하이닉스반도체 버퍼 회로
TWI388120B (zh) * 2009-12-17 2013-03-01 Phison Electronics Corp 輸入／輸出介面的驅動電路
JP6346207B2 (ja) * 2016-01-28 2018-06-20 国立大学法人 東京大学 ゲート駆動装置
DE102017115511A1 (de) * 2017-07-11 2019-01-17 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Pegelwandler und ein Verfahren zum Wandeln von Pegelwerten in Fahrzeugsteuergeräten

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234622A (ja) * 1987-03-23 1988-09-29 Toshiba Corp デ−タ出力回路
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
JPH073945B2 (ja) * 1988-06-27 1995-01-18 日本電気株式会社 Ｃｍｏｓ出力回路
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422815B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 출력 버퍼 장치

Also Published As

Publication number Publication date
DE69114027D1 (de) 1995-11-30
EP0443435B1 (en) 1995-10-25
EP0443435A1 (en) 1991-08-28
US5036222A (en) 1991-07-30
JPH04227321A (ja) 1992-08-17
DE69114027T2 (de) 1996-06-05

Similar Documents

Publication Publication Date Title
KR920000176A (ko) 출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로
KR900019385A (ko) 스위칭 유도 잡음을 감소시키는 출력 버퍼
KR950008422B1 (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
EP0303341B1 (en) Output buffer circuits
US5430408A (en) Transmission gate circuit
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
KR950009087B1 (ko) 반도체 집적회로의 출력회로
US5767710A (en) Power-up reset signal generating circuit for an integrated circuit
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
US4677321A (en) TTL compatible input buffer
US4782252A (en) Output current control circuit for reducing ground bounce noise
US4219743A (en) Buffer circuit
US5808481A (en) Output swing clamp for USB differential buffer
EP0351820B1 (en) Output circuit
KR19990044240A (ko) 공유 중간 노드를 내장한 출력버퍼
US5148056A (en) Output buffer circuit
US5341338A (en) Data output circuit with minimum power source noise
US5777496A (en) Circuit for preventing more than one transistor from conducting
US5489859A (en) CMOS output circuit with high speed high impedance mode
US4048518A (en) MOS buffer circuit
US5610542A (en) Power-up detection circuit
US4488067A (en) Tristate driver circuit with low standby power consumption
JPH04150224A (ja) 集積回路
JP2968826B2 (ja) カレントミラー型増幅回路及びその駆動方法
JP3586467B2 (ja) Ｖｃｃ補償されたダイナミック閥値を備えたＣＭＯＳ入力

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid