DE19536217C2 - Stromgesteuerte Logikschaltung - Google Patents
Stromgesteuerte LogikschaltungInfo
- Publication number
- DE19536217C2 DE19536217C2 DE19536217A DE19536217A DE19536217C2 DE 19536217 C2 DE19536217 C2 DE 19536217C2 DE 19536217 A DE19536217 A DE 19536217A DE 19536217 A DE19536217 A DE 19536217A DE 19536217 C2 DE19536217 C2 DE 19536217C2
- Authority
- DE
- Germany
- Prior art keywords
- logic circuit
- logic
- current
- output line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die vorliegende Erfindung betrifft eine stromgesteuerte
Logikschaltung (Current-Mode-Logik) und insbesondere eine aus
MOS-Transistoren bestehende stromgesteuerte Logikschaltung
die eine Signalwellenformung ausführt.
Dieser Typ einer stromgesteuerten Logikschaltung wurde
herkömmlicherweise für den Betrieb von aus MOS-Transistoren
bestehenden Logikschaltungen bei niedriger Versorgungsspan
nung und hoher Geschwindigkeit eingesetzt.
Fig. 3 zeigt als Beispiel ein Schaltbild eines Typs einer
stromgesteuerten Logikschaltung nach dem Stand der Technik.
Diese stromgesteuerte Logikschaltung ist eine Inverter/-
Puffer-Schaltung, die MOS-Transistoren M11 und M12 als ein
Differenzlogikpaar verwendet. Die Gate-Elektrode des
MOS-Transistors M11 ist mit einer Eingangsleitung 11 verbunden,
die Source-Elektrode ist mit einer Konstantstromquelle I11
verbunden und die Drain-Elektrode ist mit einer Ausgangs
leitung 10 und einem Lastelement R11 verbunden. Die
Gate-Elektrode des MOS-Transistors M12 ist mit einer Eingangs
leitung 11B verbunden, die Source-Elektrode ist mit der
Konstantstromquelle I11 verbunden und die Drain-Elektrode ist
mit einer Ausgangsleitung 10B und einem Lastelement R12 ver
bunden.
Die Betriebsweise der stromgesteuerten Logikschaltung
wird anschließend unter Bezugnahme auf Fig. 3 erläutert. Wenn
beispielsweise ein Eingangssignal und dessen Umkehrsignal von
den Eingangsleitungen 11 bzw. 11B aus in die stromgesteuerte
Logikschaltung eingegeben werden, und das Eingangssignal der
Eingangsleitung 11 von einem hohen Pegel auf niedrigen Pegel
wechselt, schaltet der MOS-Transistor M11 von einem leitenden
Zustand in einen nicht-leitenden Zustand und der MOS-Tran
sistor M12 von einem nicht-leitenden Zustand in einen leiten
den Zustand, schaltet der Strompfad des Konstantstroms um,
tritt ein Spanungsabfall an dem Lastelement R12 auf, ohne daß
ein Spannungsabfall an dem Lastelement R11 auftritt, wechselt
das Signal der Ausgangsleitung 10 auf hohen Pegel, und
wechselt das Signal auf der Ausgangsleitung 10B auf niedrigen
Pegel.
Fig. 4 stellt ein Schaltbild eines weiteren Beispiels
einer stromgesteuerten Logikschaltung nach dem Stand der
Technik dar. Diese stromgesteuerte Logikschaltung wählt und
gibt ein Signal von N Eingangssignalen aus. Anstelle des aus
den in Fig. 3 erläuterten MOS-Transistoren M11 und M12
bestehenden Differenzlogikpaares, weist diese stromgesteuerte
Logikschaltung einen Aufbau auf, der ein seriell-parallel
verbundenes Differenzlogikpaar, das aus N Gruppen von
MOS-Transistoren M211, M212; M221, M222; . . . M2N1, M2N2 besteht,
die in N Gruppen von Eingangsleitungen 211, 211B; 221, 221B;
. . . 2N1, 2N1B eingegebene N Gruppen von Eingangssignalen und
deren Umkehrsignale verstärken; und N MOS-Transistoren M213,
M223, . . . M2N3 enthält, die mit den Gate-Elektroden mit N
Eingangsleitungen 213, 223, . . . 2N3 verbunden sind, die aus
wählen, ob ein oder ob kein Strom an die N Gruppen von
MOS-Transistoren zu liefern ist.
Wenn der elektrische Leistungsverbrauch der Schaltung vom
Fig. 4 so ausgelegt ist, daß er derselbe ist wie der elek
trische Leistungsverbrauch der Schaltung von Fig. 3 ist, sind
die Werte der Konstantstromquelle I21 sowie der Lastelemente
R21 und R22 mit den Werten der Konstantstromquelle I11 sowie
den Lastelementen R11 und R12 von Fig. 3 identisch.
Die Betriebsweise dieser stromgesteuerten Logikschaltung
wird anschließend unter Bezugnahme auf Fig. 4 beschrieben.
Wenn beispielsweise nur das Eingangssignal der Eingangs
leitung 213 von den Eingangsleitungen 213, 223, . . . 2N3 einen
hohen Pegel aufweist, wird nur Strom zu den MOS-Transistoren
M211 und M212 geliefert, und demzufolge werden die Signale
der Eingangsleitungen 211 und 211B verstärkt und Ausgangs
signale an die Ausgangsleitungen 20 und 20B ausgegeben.
In dem Falle der aus MOS-Transistoren aufgebauten strom
gesteuerten Logikschaltung nach dem vorstehend beschriebenen
Stand der Technik waren in Fällen, bei denen die Amplitude
eines Ausgangssignals durch Rauschen aufgrund von Schaltvor
gängen von Logikschaltungen, oder von Versorgungsspannungs
schwankungen oder von Veränderungen in den Herstellungs
prozessen verringert wurde, die Konstrukteure von Logik
schaltungen gezwungen, Schaltungen durch Erhöhen der Anzahl
von Gatter-Waferabschnitten (der Anzahl von Logikschaltungs-
Waferabschnitten) zu ergänzen, die zusammenwirken um die
Wellenform des Ausgangssignals zu formen, oder die Tran
sistorabmessungen zu vergrößeren, um die Verstärkung jedes(r)
Einzelgatters (einzelnen Logikschaltung) zu erhöhen. Demzu
folge fanden es die Konstrukteure von Logikschaltungen bei
der Konstruktion von integrierten Schaltungen mit hoher
Verstärkung und Widerstandsfähigkeit gegen den Einfluß von
Rauschen oder Energieversorgungsschwankungen, da sich die Dichte
der integrierten Schaltung innerhalb derselben Fläche
verringerte, für erforderlich, andere notwendige Funktion in
getrennte integrierte Schaltungen zu verlagern. Dieses hat zu
einem Trend von integrierten Schaltungen mit vergrößerten
Flächen und erhöhten Kosten geführt.
In dem Buch "Digital Systems" von Ronald J. Tocci, Prentice-
Hall 1988, Seiten 438-441 wird eine stromgesteuerte
Logikschaltung mit einem Differenzlogikpaar beschrieben, das
aus einer ersten Logikeinrichtung zum Steuern leitender oder
nicht-leitender Zustände zwischen einer ersten
Ausgangsleitung und einer Konstantstromquelle mittels eines
Eingangssignals oder dessen Umkehrsignal und einer zweiten
Logikeinrichtung zum Steuern der leitenden oder nicht
leitenden Zustände zwischen einer zweiten Ausgangsleitung
und der Konstantstromquelle besteht. Die äquivalenten
Leitwerte der ersten und der zweiten Logikeinrichtung sind
gleich, und als Reaktion auf das Eingangssignal arbeiten
leitende oder nicht-leitende Zustände der ersten und zweiten
Logikeinrichtung mit komplementärer Logik.
Aus der DE-A-37 29 925 und der US-A-40 41 333 sind
Pegelumsetzschaltungen mit kreuzweise verkoppelten
Transistoren bzw. ein Hochgeschwindigkeitseingangspuffer
schaltkreis bekannt.
Demzufolge ist es die Aufgabe der vorliegenden Erfindung,
eine stromgesteuerte Logikschaltung bereitzustellen, welche
nur eine begrenzte Vergrößerung der Fläche der integrierten
Schaltung mit sich bringt und in der Logikschaltung eine
Schaltung einsetzt, die eine Signalwellenformung mit großer
Verstärkung und hoher Widerstandsfähigkeit gegen den Einfluß
von Rauschen oder Energieversorgungsschwankungen ausführt.
Diese Aufgabe wird durch die Merkmale der Ansprüche ge
löst.
Die vorstehende und weitere Aufgaben, Merkmale und Vor
teile der vorliegenden Erfindung werden aus der nachstehenden
Beschreibung auf der Basis der beigefügten Zeichnungen er
sichtlich, welche ein Beispiel einer bevorzugten Ausführungs
form der vorliegenden Erfindung darstellen.
Es stellen dar:
Fig. 1 ein Schaltbild, das die erste Ausführungsform einer
stromgesteuerten Logikschaltung gemäß der vorliegen
den Erfindung zeigt;
Fig. 2 ein Schaltbild, das die zweite Ausführungsform einer
stromgesteuerten Logikschaltung gemäß der vorliegen
den Erfindung zeigt;
Fig. 3 ein Schaltbild, das ein Beispiel einer stromgesteuer
ten Logikschaltung nach dem Stand der Technik zeigt;
und
Fig. 4 ein Schaltbild, das ein Beispiel einer weiteren strom
gesteuerten Logikschaltung nach dem Stand der Technik
zeigt.
Ausführungsformen der vorliegenden Erfindung werden an
schließend unter Bezugnahme auf die Figuren beschrieben. Fig.
1 ist ein Schaltbild, das die erste Ausführungsform einer
stromgesteuerten Logikschaltung gemäß der vorliegenden Er
findung zeigt. Gemäß Fig. 1 ist die stromgesteuerte Logik
schaltung dieser Ausführungsform eine Inverter/Puffer-Schal
tung, welche MOS-Transistoren M31 und M32 als ein Differenz
logikpaar verwendet, wobei die Gate-Elektrode des MOS-Tran
sistors M31 mit einer Eingangsleitung 31 verbunden ist,
dessen Source-Elektrode mit einer Konstantstromquelle I31
verbunden ist und dessen Drain-Elektrode mit einer Ausgangs
leitung 30 und einem Lastelement R31 verbunden ist. Die
Gate-Elektrode des MOS-Transistors M32 ist mit einer Eingangs
leitung 31B verbunden, dessen Source-Elektrode ist mit der
Konstantstromquelle I31 verbunden, und dessen Drain-Elektrode
ist mit einer Ausgangsleitung 30B und einem Lastelement R32
verbunden.
Diese stromgesteuerte Logikschaltung enthält ferner ein
Haltetransistorpaar, das aus MOS-Transistoren M33 und M34
besteht. Der MOS-Transistor M33 ist mit seiner Gate-Elektrode
mit der Ausgangsleitung 30B, seiner Source-Elektrode mit der
Konstantstromquelle I31 und mit seiner Drain-Elektrode mit
der Ausgangsleitung 30 verbunden. Der MOS-Transistor M34 ist
mit seiner Gate-Elektrode mit der Ausgangsleitung 30, seine
Source-Elektrode mit der Konstantstromquelle I31 und mit
seiner Drain-Elektrode mit der Ausgangsleitung 30B verbunden.
Diese stromgesteuerte Logikschaltung ist dadurch gekenn
zeichnet, daß die das Differenzlogikpaar bildenden MOS-Tran
sistoren M31 und M32 einen gleichen Leitwert aufweisen und
die das Haltetransistorpaar bildenden MOS-Transistoren M33
und M34 ebenfalls einen gleichen Leitwert aufweisen.
Zusätzlich besteht die Konstantstromquelle I31 aus Feld
effekt-Transistoren, wie z. B. MOS-Transistoren, Bipolar-Tran
sistoren und einer Kombination der Widerstandselemente dieser
Transistoren, und die Lastelemente R31 und R32 bestehen
beispielsweise aus Diffusionsschichten, polykristallinem Si
lizium und Transistoren.
Die Betriebsweise der ersten Ausführungsform der er
findungsgemäßen stromgesteuerten Logikschaltung wird an
schließend unter Bezugnahme auf Fig. 1 beschrieben. In der
stromgesteuerten Logikschaltung der vorliegenden Erfindung
wechselt dann, wenn beispielsweise ein Eingangssignal und
dessen Umkehrsignal in die Eingangsleitungen 31 bzw. 31B
eingegeben werden, und das Eingangssignal der Eingangsleitung
31 von hohem Pegel auf niedrigen Pegel wechselt, der
MOS-Transistor M31 dann von einem leitenden Zustand in einen
nicht-leitenden Zustand und der MOS-Transistor M32 von einem
nicht-leitenden Zustand in ein leitenden Zustand und schaltet
dabei den Konstantstrompfad um; ein Spannungsabfall tritt an
dem Lastelement R32 auf, ohne daß ein Spannungsabfall an dem
Lastelement R31 auftritt; und das Signal der Ausgangsleitung
30 wechselt zu einem hohen Pegel und das Signal der Ausgangs
leitung 30B zu einem niedrigen Pegel.
Zu diesem Zeitpunkt werden, da die Signale der Ausgangs
leitung 30B und Ausgangsleitung 30 in die Gate-Elektroden
eingegeben werden, die MOS-Transistoren M33 und M34 des
Haltetransistorpaares nach den MOS-Transistoren M31 oder I32
des Differenzlogikpaares leitend oder nicht-leitend, und der
Wechsel der Potentiale der Ausgangssignale der mit den
Drain-Elektroden verbundenen Ausgangsleitung 30 und Ausgangsleitung
30B wird daher beschleunigt, die Eingangs/Ausgangs-Verstär
kung der stromgesteuerten Logikschaltung erhöht und die For
mung ihrer Ausgangssignalwelle ermöglicht.
Wenn der elektrische Leistungsverbrauch dieser stromge
steuerten Logikschaltung zu einem konstanten Wert gemacht
wird, ist die Summe des äquivalenten Leitwertes des Diffe
renzlogikpaares zwischen der Ausgangsleitung und der Kon
stantstromquelle und des Leitwertes des Haltetransistorpaares
ein konstanter Wert, steigt die Eingangs/Ausgangs-Verstärkung
der stromgesteuerten Logikschaltung proportional zu dem
Leitwert des Haltetransistorpaares an, wird die Formung der
Ausgangssignalwelle ermöglicht und eine Flächenvergrößerung
der integrierten Schaltung aufgrund der Hinzufügung des
Haltetransistorpaares vermieden.
Wenn beispielsweise der elektrische Leistungsverbrauch
dieser stromgesteuerten Logikschaltung mit dem elektrischen
Leistungsverbrauch der in Fig. 3 dargestellten stromgesteuer
ten Logikschaltung nach dem Stand der Technik identisch ist,
sind sowohl die Werte der Konstantstromquelle I31 als auch
der Lastelemente R31 und R32 mit den Werten sowohl der
Konstantstromquelle I11 als auch der Lastelemente R11 und R12
identisch. Zusätzlich wird die Summe des Leitwertes des
MOS-Transistor M31 und M33 dem Leitwert von M11 in Fig. 3 gleich.
Wenn die Kanallänge festgelegt ist, ist der Leitwert des
MOS-Transistors proportional zur Kanalbreite, und daher ist die
Summe der Transistorflächen des MOS-Transistors M31 und M33
gleich der der Transistorfläche von M11 in Fig. 3, und es
gibt keine Vergrößerung der Transistorfläche aufgrund der
Hinzufügung des Haltetransistorpaares.
Des weiteren weist in dieser stromgesteuerten Logikschal
tung die Eingangs/Ausgangs-Kennlinie dieser stromgesteuerten
Logikschaltung dann, wenn der Leitwert des Haltetransistor
paares zwischen den Ausgangsleitungen und der Konstant
stromquelle größer als der äquivalente Leitwert des Diffe
renzlogikpaares wird, eine Hysteresecharakteristik auf, die
von dem Leitwert des Haltetransistorpaares abhängt. Dieses
beruht darauf, daß der Betriebsstrom des Haltetran
sistorpaares größer als der Betriebsstrom des Differenz
logikpaares wird, und eine hohe Eingangsspannung erforderlich
ist, um das Ausgangspotential umzukehren. Durch die Verwen
dung dieses Schaltungskonfigurationstyps begrenzt die vor
liegende Erfindung eine Vergrößerung der Schaltungsfläche und
ermöglicht eine stromgesteuerte Logikschaltung mit hoher
Widerstandsfähigkeit gegen die Auswirkungen von Rauschen. Um
dieselben Fähigkeiten wie die vorliegende Erfindung zu
erreichen, wurde die stromgesteuerte Logikschaltung von Fig.
3 nach dem Stand der Technik mit zusätzlichen Gatter-
Schaltungsabschnitten versehen, wodurch die Fläche der inte
grierten Schaltungen der Logikschaltungen vergrößert wurde.
Fig. 2 ist ein Schaltbild, das die zweite Ausführungsform
einer stromgesteuerten Logikschaltung der vorliegenden Erfin
dung darstellt. Gemäß Darstellung in der Figur ist diese
stromgesteuerte Logikschaltung eine Schaltung, in welcher ein
Signal aus N Eingangssignalen ausgewählt und ausgegeben wird.
Anstelle des aus den in Fig. 1 dargestellten MOS-Transistoren
M31 und M32 gebildeten Differenzlogikpaares weist diese
stromgesteuerte Logikschaltung eine Konfiguration auf, die
ein seriell-parallel verbundenes Differenzlogikpaar, das aus
N Gruppen von MOS-Transistoren M411, M412; M421; M422; . . .
M4N1; M4N2 besteht, die N Gruppen von Eingangssignalen und
deren umgekehrte Signale verstärken, die in N Gruppen von
Eingangsleitungen 411, 411B; 421, 421B, . . . 4N1, 4N1B einge
geben werden; und N MOS-Transistoren M413, M423, . . . M4N3 mit
Gate-Elektroden enthält, die mit N Eingangsleitungen verbun
den sind, die auswählen ob oder ob kein Strom zu den N Grup
pen von MOS-Transistoren zu liefern ist.
Wenn diese stromgesteuerte Logikschaltung so ausgelegt
ist, daß ihr elektrischer Leistungsverbrauch dem elektrischen
Leistungsverbrauch der stromgesteuerten Logikschaltung von
Fig. 1 gleich ist, sind sowohl die Werte der Konstant
stromquelle I41 als auch der Lastelemente R41 und R42 mit den
Werten sowohl der Konstantstromquelle I31 als auch der Last
elemente R31 und R32 von Fig. 1 identisch. In ähnlicher Weise
weist das aus MOS-Transistoren M401 und M402 bestehende
Haltetransistorpaar denselben Leitwert wie das aus den
MOS-Transistoren M33 und M34 bestehende Haltetransistorpaar in
Fig. 1 auf.
Diese stromgesteuerte Logikschaltung ist dadurch gekenn
zeichnet, daß dann, wenn der elektrische Leistungsverbrauch
konstant ist, die Summe des Leitwertes des Haltetran
sistorpaares und des äquivalenten Leitwertes des seriell
parallelgeschalteten Differenzlogikpaares ebenfalls konstant
ist, wobei das Differenzlogikpaar aus den MOS-Transistoren
M411, M412; M421, M422; . . . M4N1, M4N2; und den MOS-Tran
sistoren M413, M423, . . . M4N3 zwischen der Ausgangsleitung 40
und der Konstantstromquelle I41, und zwischen der Ausgangs
leitung 40B und der Konstantstromquelle I41 besteht.
Die Betriebsweise der stromgesteuerte Logikschaltung
gemäß der zweiten Ausführungsform der vorliegenden Erfindung
wird anschließend kurz unter Bezugnahme auf die Fig. 2
erläutert. Wenn beispielsweise von N Eingangsleitungen 413,
423, 4N3 nur das Eingangssignal der Eingangsleitung 413 auf
hohem Pegel liegt, wird nur den MOS-Transistoren M411 und
M412 Strom zugeführt, und demzufolge das Eingangssignal der
Eingangsleitungen 411 und 411B verstärkt und an die Aus
gangsleitungen 40 und 40B ausgegeben. Bis hierher ist die
Betriebsweise des aus den MOS-Transistoren M401 und M402
bestehenden Haltetransistorpaares mit der des aus M33 und M34
bestehenden Haltetransistorpaares in Fig. 1 identisch, und
zeigt dieselbe Charakteristik wie für die stromgesteuerte
Logikschaltung der ersten erfindungsgemaßen Ausführungsform
von Fig. 1.
Wenn das seriell-parallel verbundenen Differenzlogikpaar
wie in der vorliegenden Ausführungsform groß ist, führt
insbesondere die Bedingung, daß die Summe des äquivalenten
Leitwertes des Differenzlogikpaares zwischen der Ausgangs
leitung und Konstantstromquelle addiert zu dem Leitwert des
Haltetransistorpaares konstant ist, zu einer bemerkenswerten
Auswirkung auf die Schaltungsfläche, die sogar in einer Ver
kleinerung der Schaltungsfläche im Vergleich zu der einer
herkömmlichen Einzelschaltung ohne ein Haltetransistorpaar
resultiert.
Im allgemeinen ist dann, wenn zwei MOS-Transistoren in
Serie geschaltet sind und der Leitwert konstant ist, sowohl
die Kanalbreite des MOS-Transistors als auch die Transistor
fläche verdoppelt, und demzufolge die von dem Differenz
logikpaar innerhalb der Gesamtstruktur eingenommene Fläche
relativ groß, wenn viele MOS-Transistoren in dem Differenz
logikpaar in der stromgesteuerten Logikschaltung nach dem
Stand der Technik gemäß Darstellung in Fig. 4 vorliegen.
Wenn beispielsweise der Leitwertanteil des Haltetran
sistorpaares in dieser Ausführungsform 40% beträgt, wird der
Leitwert des Differenzlogikpaares zu 60%. Verglichen mit der
Fläche der integrierten Schaltung der Logikschaltung in Fig.
4 belegt das Differenzlogikpaar in der vorliegenden Aus
führungsform 60% der Fläche, und bezogen auf den Flächenzu
wachs von 40% für die zwei Transistoren in dem Haltetransis
torpaar gibt es eine Reduzierung von 40% für die 3N Tran
sistoren in dem Differenzlogikpaar, welcher zweimal so groß
ist. Die vorliegende Erfindung erbringt somit eine große
Reduzierung der Fläche der Gesamtschaltung.
Ferner verwendet die vorstehend beschriebene Ausführungs
form eine stromgesteuerte Logikschaltung, welche ein Signal
von N Eingangssignalen auswählt und ausgibt, aber durch
seriell-paralleles Verbinden von Differenzlogikpaaren kann
der Konstrukteur von integrierten Schaltungen eine erfin
dungsgemäße stromgesteuerte Logikschaltung realisieren, die
beispielsweise die Logikfunktion einer NICHT-UND/UND-Schal
tung oder NICHT-ODER/ODER-Schaltung, einer Summierschaltung
oder einer Speicherschaltung ausführt. Zusätzlich kann der
Konstrukteur von integrierten Schaltungen die Erfindung unter
Verwendung anderer Feldeffekt-Transistoren als MOS-Tran
sistoren ausführen.
Gemäß vorstehender Beschreibung fügt die erfindungsgemäße
stromgesteuerte Logikschaltung einer stromgesteuerten Logik
schaltung nach dem Stand der Technik mit einem durch
MOS-Transistoren ausgeführten Differenzlogikpaar ein Haltetran
sistorpaar hinzu, wodurch sie eine Erhöhung der Eingangs/
Ausgangs-Verstärkung und eine Signalwellenformung propor
tional zu dem Leitwert des Haltetransistorpaares ermöglicht.
Zusätzlich verleiht die stromgesteuerte Logikschaltung
der vorliegenden Erfindung dadurch, daß sie den Leitwert des
Haltetransistorpaares größer als den äquivalenten Leitwert
des Differenzlogikpaares macht, der Eingangs/Ausgangs-Kenn
linie einer Hysteresecharakteristik.
Wenn ferner die Summe des Leitwertes des Haltetran
sistorpaares hinzuaddiert zu dem äquivalenten Leitwert des
Differenzlogikpaares zwischen der Ausgangsleitung und der
Konstantstromquelle eine Konstante ist, begrenzt die strom
gesteuerte Logikschaltung der vorliegenden Erfindung die
Vergrößerung der Schaltungsfläche und ermöglicht eine Logik
schaltung, welche gegen die Auswirkungen von Rauschen wider
standsfähig ist.
Die Auswirkung auf die Schaltungsfläche der erfindungs
gemäßen stromgesteuerten Logikschaltung wird insbesondere mit
der Vergrößerung des Differenzlogikpaares deutlicher, und
verglichen mit einer Einzelschaltung nach dem Stand der
Technik ohne Haltetransistorpaar kann die Schaltungskon
figuration der vorliegenden Erfindung die Schaltungsfläche
sogar noch reduzieren.
Claims (4)
1. Stromgesteuerte Logikschaltung mit:
einem Differenzlogikpaar (M31, M32), das aus einer ersten Logik einrichtung (M31) zum Steuern leitender oder nicht-leitender Zustände zwischen einer ersten Ausgangsleitung (30) und einer Konstantstromquelle (I31) mittels eines Eingangssignals oder dessen Umkehrsignal und einer zweiten Logikeinrichtung (M32) zum Steuern der leitenden oder nicht-leitenden Zustände zwischen einer zweiten Ausgangsleitung (30B) und der Konstant stromquelle mittels des Eingangssignals oder dessen Umkehrsignal besteht; wobei ein äquivalenter Leitwert der ersten und zweiten Logikeinrichtung gleich sind, und als Reaktion auf das Eingangssignal oder dessen Umkehrsignal leitende oder nicht-leitende Zustände der ersten und zweiten Logikeinrichtung mit komplementärer Logik arbei ten; und
mit einem Haltetransistorpaar (M33, M34), das aus einem ersten MOS-Transistor (M33), der mit seiner Gate-Elektrode mit der zweiten Ausgangsleitung (30B) verbunden ist, mit seiner Drain- Elektrode mit der ersten Ausgangsleitung (30) verbunden ist, und mit seiner Source-Elektrode mit der Konstantstrom quelle verbunden ist, und aus einem zweiten MOS-Tran sistor (M34) besteht, der mit seiner Gate-Elektrode mit der ersten Ausgangsleitung (30) verbunden ist, mit seiner Drain- Elektrode mit der zweiten Ausgangsleitung (30B) verbunden ist, und mit seiner Source-Elektrode mit der Konstantstrom quelle verbunden ist; wobei der erste und der zweite MOS-Transistor einen gleichen Leitwert aufweisen.
einem Differenzlogikpaar (M31, M32), das aus einer ersten Logik einrichtung (M31) zum Steuern leitender oder nicht-leitender Zustände zwischen einer ersten Ausgangsleitung (30) und einer Konstantstromquelle (I31) mittels eines Eingangssignals oder dessen Umkehrsignal und einer zweiten Logikeinrichtung (M32) zum Steuern der leitenden oder nicht-leitenden Zustände zwischen einer zweiten Ausgangsleitung (30B) und der Konstant stromquelle mittels des Eingangssignals oder dessen Umkehrsignal besteht; wobei ein äquivalenter Leitwert der ersten und zweiten Logikeinrichtung gleich sind, und als Reaktion auf das Eingangssignal oder dessen Umkehrsignal leitende oder nicht-leitende Zustände der ersten und zweiten Logikeinrichtung mit komplementärer Logik arbei ten; und
mit einem Haltetransistorpaar (M33, M34), das aus einem ersten MOS-Transistor (M33), der mit seiner Gate-Elektrode mit der zweiten Ausgangsleitung (30B) verbunden ist, mit seiner Drain- Elektrode mit der ersten Ausgangsleitung (30) verbunden ist, und mit seiner Source-Elektrode mit der Konstantstrom quelle verbunden ist, und aus einem zweiten MOS-Tran sistor (M34) besteht, der mit seiner Gate-Elektrode mit der ersten Ausgangsleitung (30) verbunden ist, mit seiner Drain- Elektrode mit der zweiten Ausgangsleitung (30B) verbunden ist, und mit seiner Source-Elektrode mit der Konstantstrom quelle verbunden ist; wobei der erste und der zweite MOS-Transistor einen gleichen Leitwert aufweisen.
2. Schaltung nach Anspruch 1, wobei die erste und zweite
Logikeinrichtung MOS-Transistoren sind, die in ihre
Gate-Elektroden das Eingangssignal oder dessen Umkehrsignal
eingeben.
3. Schaltung nach Anspruch 1 oder 2, wobei das Eingangssignal
oder dessen Umkehrsignal eine Kombination mehrerer Ein
gangssignale oder deren Umkehrsignale ist, und die erste
und die zweite Logikeinrichtung seriell-parallel verbun
dene MOS-Transistoren sind, die in ihre Gate-Elektroden
die mehreren Eingangssignale oder deren Umkehrsignale
eingeben.
4. Schaltung nach Anspruch 1, 2 oder 3, wobei der Leitwert
des ersten und zweiten MOS-Transistors (M33, M34) größer als der
äquivalente Leitwert der ersten und der zweiten Logik
einrichtung (M31 bzw. M32) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6233491A JP2600619B2 (ja) | 1994-09-28 | 1994-09-28 | 電流モード論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19536217A1 DE19536217A1 (de) | 1996-04-11 |
DE19536217C2 true DE19536217C2 (de) | 1997-07-24 |
Family
ID=16955851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19536217A Expired - Fee Related DE19536217C2 (de) | 1994-09-28 | 1995-09-28 | Stromgesteuerte Logikschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5550491A (de) |
JP (1) | JP2600619B2 (de) |
KR (1) | KR100286632B1 (de) |
DE (1) | DE19536217C2 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666068A (en) * | 1995-11-03 | 1997-09-09 | Vlsi Technology, Inc. | GTL input receiver with hysteresis |
US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6014041A (en) * | 1997-09-26 | 2000-01-11 | Intel Corporation | Differential current switch logic gate |
US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
US6794907B2 (en) * | 2000-09-15 | 2004-09-21 | Broadcom Corporation | Low jitter high speed CMOS to CML clock converter |
US7212534B2 (en) | 2001-07-23 | 2007-05-01 | Broadcom Corporation | Flow based congestion control |
US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
US7411959B2 (en) | 2002-08-30 | 2008-08-12 | Broadcom Corporation | System and method for handling out-of-order frames |
US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
US8180928B2 (en) | 2002-08-30 | 2012-05-15 | Broadcom Corporation | Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney |
US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
US20040145389A1 (en) * | 2003-01-28 | 2004-07-29 | Taiwan Semiconductor Manufacturing Company | High speed current mode NOR logic circuit |
JP5025171B2 (ja) * | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
JPWO2012176250A1 (ja) * | 2011-06-23 | 2015-02-23 | パナソニック株式会社 | 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器 |
JP2017005581A (ja) * | 2015-06-12 | 2017-01-05 | ザインエレクトロニクス株式会社 | 信号伝達回路及び発振回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4041333A (en) * | 1975-12-15 | 1977-08-09 | Intel Corporation | High speed input buffer circuit |
US4570084A (en) * | 1983-11-21 | 1986-02-11 | International Business Machines Corporation | Clocked differential cascode voltage switch logic systems |
FR2594610A1 (fr) * | 1986-02-18 | 1987-08-21 | Labo Electronique Physique | Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande |
DE3729925A1 (de) * | 1987-09-07 | 1989-03-23 | Siemens Ag | Pegelumsetzschaltung |
US4924116A (en) * | 1988-01-19 | 1990-05-08 | Honeywell Inc. | Feedback source coupled FET logic |
JPH0727717B2 (ja) * | 1988-07-13 | 1995-03-29 | 株式会社東芝 | センス回路 |
US5149992A (en) * | 1991-04-30 | 1992-09-22 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | MOS folded source-coupled logic |
-
1994
- 1994-09-28 JP JP6233491A patent/JP2600619B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-21 US US08/531,931 patent/US5550491A/en not_active Expired - Lifetime
- 1995-09-28 KR KR1019950033798A patent/KR100286632B1/ko not_active IP Right Cessation
- 1995-09-28 DE DE19536217A patent/DE19536217C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5550491A (en) | 1996-08-27 |
KR100286632B1 (ko) | 2001-04-16 |
JP2600619B2 (ja) | 1997-04-16 |
DE19536217A1 (de) | 1996-04-11 |
JPH0897708A (ja) | 1996-04-12 |
KR960010420A (ko) | 1996-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19536217C2 (de) | Stromgesteuerte Logikschaltung | |
DE69221109T2 (de) | Digital gesteuertes CMOS-Verzögerungsgatter | |
DE69028730T2 (de) | Ausgangstrennstufe zur Reduzierung von induziertem Schaltrauschen | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE3686283T2 (de) | Hochgeschwindigkeits-cmos-schaltung mit kontrollierter anstiegszeit. | |
DE3888220T2 (de) | Datenausgabeschaltung. | |
DE4034371C1 (de) | ||
DE2555297A1 (de) | Digitalschaltung mit feldeffekttransistoren | |
DE3627681A1 (de) | Ausgangsschaltung | |
DE69516695T2 (de) | CMOS-Schnittstellenschaltung zum Ankoppeln einer integrierten Schaltung mit niedriger Versorgungsspannung an Vorrichtungen mit einer höheren Versorgungsspannung | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2929450A1 (de) | Schnelle transistorschaltung mit geringer leistungsaufnahme | |
DE3621533A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE3784285T2 (de) | Integrierte komplementaere mos-schaltung. | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE69128500T2 (de) | Emittergekoppelte logische Schaltung | |
DE69830561T2 (de) | Integrierte Halbleiterschaltung | |
DE69018053T2 (de) | CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit. | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE3788132T2 (de) | Logische Schaltkreisfamilie von Multibasis-bi-CMOS. | |
DE69426720T2 (de) | Halbleiterschaltungsanordnung mit einer Kombination von CMOS- und bipolaren Schaltungen | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE3741913C2 (de) | CMOS-Logikschaltung | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110401 |