KR960010420A - 전류 모드 논리 회로 - Google Patents

전류 모드 논리 회로 Download PDF

Info

Publication number
KR960010420A
KR960010420A KR1019950033798A KR19950033798A KR960010420A KR 960010420 A KR960010420 A KR 960010420A KR 1019950033798 A KR1019950033798 A KR 1019950033798A KR 19950033798 A KR19950033798 A KR 19950033798A KR 960010420 A KR960010420 A KR 960010420A
Authority
KR
South Korea
Prior art keywords
logic
current mode
output line
electrode connected
signal
Prior art date
Application number
KR1019950033798A
Other languages
English (en)
Other versions
KR100286632B1 (ko
Inventor
고이찌로 후루타
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960010420A publication Critical patent/KR960010420A/ko
Application granted granted Critical
Publication of KR100286632B1 publication Critical patent/KR100286632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic

Abstract

전류 모드 논리 회로는 논리 회로안에 파형을 형성하는 회로를 제공하는 노이즈 또는 전력원 파동에 대해 큰 이득 및 저항을 갖거 제공된다. 상기 전류 모드 논리 회로는 집적 회로의 영역을 거의 증가시키지 않는다. MOS 트랜지스터(M31 및 M32), 부하 소자(R31 및 R32) 및 정전류원(I 31)으로 구성된 차동 논리쌍을 부가하여, 본 발명의 전류 모드 논리 회로는 MOS 트랜지스터(M33 및 M34)로 구성된 홀딩 트랜지스터 쌍이 제공된다. MOS 트랜지스터(M31 및 M32)는 같은 컨덕턴스를 갖고,MOS 트랜지스터(M31 및 M32)는 같은 컨덕턴스를 갖고,MOS 트랜지스터(M33 및 M34)의 컨덕턴스의 총계가 회로의 전력 소비가 일정한 경우에 일정한 것으로 특징된다.

Description

전류 모드 논리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 전류 모드 논리 회로의 일예를 도시하는 회로도,
제2도는 종래의 전류 모드 논리 회로의 다른 예를 도시하는 회로도,
제4도는 본 발명에 따른 존류 모드 논리 회로의 제2실시예를 도시하는 회로도.

Claims (4)

  1. 입력 신호 또는 그것의 반전 신호에 의하여 제1출력 라인과 정전류원 사이의 전도 또는 비전도 상태를제어하는 제1논리 수단 및 상기 입력 신호 또는 그것의 반전 신호에 의하여 제2의 출력 라인과 상기 정전류원사이의 전도 또는 비전도 상태를 제어하는 제2의 논리 수단으로 구성되어, 상기 제1 및 제2의 논리 수단의 동가의 컨덕턴스가 같게 되고, 상기 입력 신호 또는 그것의 반전 신호에 응답하여, 상기 제1 및 제2의 논리 수단의 전도 또는 비전도 상태가 보상논리로써 작용하는 차동 논리쌍; 및 상기 제2의 출력 라인에 접속된 게이트 전극, 상기 제1출력 라인에 접속된 드레인 전극 및 정전류원에 접속된 소오스 전극을 갖는 제1MOS 트랜지스터와, 상기 제1출력 라인에 접속된 게이트 전극, 상기 제2출력 라인에 접속된 드레인 전극 및 정전류원에 접속된 소오스 전극을 갖는 제1MOS 트랜지스터로 구성되는데, 상기 제1 및 제2MOS 트랜지스터는 동일한 컨덕턴스를 갖는 홀딩 트랜지스터쌍을 구비하는 것을 특징으로 하는 전류 모드 논리 회로.
  2. 제1항에 있어서, 상기 제1 및 제2논리 수단은 상기 입력 신호 똔느 그 반전 신호를 게이트 전극에 입력에 입력하는 MOS 트랜지스터인 것을 특징으로 하는 전류 모드 논리 회로
  3. 제1항에 있어서, 상기 입력 신호 또는 그 반전 신호는 복수의 입력 신호 또는 그 반전의 결합이고, 상기 제1 및 제2논리 수단은 상기 복수의 입력 신호 또는 그들의 반전 신호를 입력하는 직렬-병렬 접속된 MOS 트랜지스터인 것을 특징으로 하는 전류 모드 논리 회로.
  4. 제1항에 있어서, 상기 제1밑 제2MOS 트랜지스터의 컨덕턴스는 상기 제1및 제2논리 수단의 등가 컨덕턴스보다 큰 것을 특징으로 하는 전류 모드 논리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033798A 1994-09-28 1995-09-28 전류 모드 논리 회로 KR100286632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6233491A JP2600619B2 (ja) 1994-09-28 1994-09-28 電流モード論理回路
JP94-233491 1994-09-28

Publications (2)

Publication Number Publication Date
KR960010420A true KR960010420A (ko) 1996-04-20
KR100286632B1 KR100286632B1 (ko) 2001-04-16

Family

ID=16955851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033798A KR100286632B1 (ko) 1994-09-28 1995-09-28 전류 모드 논리 회로

Country Status (4)

Country Link
US (1) US5550491A (ko)
JP (1) JP2600619B2 (ko)
KR (1) KR100286632B1 (ko)
DE (1) DE19536217C2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666068A (en) * 1995-11-03 1997-09-09 Vlsi Technology, Inc. GTL input receiver with hysteresis
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6014041A (en) * 1997-09-26 2000-01-11 Intel Corporation Differential current switch logic gate
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6794907B2 (en) * 2000-09-15 2004-09-21 Broadcom Corporation Low jitter high speed CMOS to CML clock converter
US7239636B2 (en) 2001-07-23 2007-07-03 Broadcom Corporation Multiple virtual channels for use in network devices
US7295555B2 (en) 2002-03-08 2007-11-13 Broadcom Corporation System and method for identifying upper layer protocol message boundaries
US7346701B2 (en) 2002-08-30 2008-03-18 Broadcom Corporation System and method for TCP offload
US7934021B2 (en) 2002-08-29 2011-04-26 Broadcom Corporation System and method for network interfacing
US7411959B2 (en) 2002-08-30 2008-08-12 Broadcom Corporation System and method for handling out-of-order frames
US7313623B2 (en) 2002-08-30 2007-12-25 Broadcom Corporation System and method for TCP/IP offload independent of bandwidth delay product
US8180928B2 (en) 2002-08-30 2012-05-15 Broadcom Corporation Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney
US20040145389A1 (en) * 2003-01-28 2004-07-29 Taiwan Semiconductor Manufacturing Company High speed current mode NOR logic circuit
JP5025171B2 (ja) * 2005-09-29 2012-09-12 エスケーハイニックス株式会社 差動増幅装置
JPWO2012176250A1 (ja) * 2011-06-23 2015-02-23 パナソニック株式会社 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器
JP2017005581A (ja) * 2015-06-12 2017-01-05 ザインエレクトロニクス株式会社 信号伝達回路及び発振回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041333A (en) * 1975-12-15 1977-08-09 Intel Corporation High speed input buffer circuit
US4570084A (en) * 1983-11-21 1986-02-11 International Business Machines Corporation Clocked differential cascode voltage switch logic systems
FR2594610A1 (fr) * 1986-02-18 1987-08-21 Labo Electronique Physique Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande
DE3729925A1 (de) * 1987-09-07 1989-03-23 Siemens Ag Pegelumsetzschaltung
US4924116A (en) * 1988-01-19 1990-05-08 Honeywell Inc. Feedback source coupled FET logic
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
US5149992A (en) * 1991-04-30 1992-09-22 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University MOS folded source-coupled logic

Also Published As

Publication number Publication date
DE19536217C2 (de) 1997-07-24
DE19536217A1 (de) 1996-04-11
US5550491A (en) 1996-08-27
KR100286632B1 (ko) 2001-04-16
JP2600619B2 (ja) 1997-04-16
JPH0897708A (ja) 1996-04-12

Similar Documents

Publication Publication Date Title
KR960010420A (ko) 전류 모드 논리 회로
KR900002328A (ko) 감지회로
KR920013884A (ko) 증폭회로
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR910017762A (ko) 출력회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR900002566A (ko) 버퍼회로
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR900002457A (ko) 출력버퍼회로
KR940008262A (ko) 시모스(cmos)입력단
KR940023060A (ko) 입력회로
KR890013769A (ko) 중간전위생성회로
KR850002638A (ko) 센스증폭기
KR910007277A (ko) 레벨변환회로
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR940008074A (ko) 반도체 집적 회로
KR910017735A (ko) 증폭기 장치
KR910014942A (ko) 출력회로
KR930006875A (ko) 집적회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR900012422A (ko) Mos 테크놀러지로 집적된 트랜지스터 회로
KR920003703A (ko) 저 동적 임피던스를 갖는 단일-구동 레벨이동기
KR910002083A (ko) 출력회로
KR940012802A (ko) 모스(mos) 기법 증폭기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990813

Effective date: 20000930

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee