KR940023060A - 입력회로 - Google Patents

입력회로 Download PDF

Info

Publication number
KR940023060A
KR940023060A KR1019940004537A KR19940004537A KR940023060A KR 940023060 A KR940023060 A KR 940023060A KR 1019940004537 A KR1019940004537 A KR 1019940004537A KR 19940004537 A KR19940004537 A KR 19940004537A KR 940023060 A KR940023060 A KR 940023060A
Authority
KR
South Korea
Prior art keywords
terminal
input
voltage source
transistor
input circuit
Prior art date
Application number
KR1019940004537A
Other languages
English (en)
Other versions
KR970006876B1 (ko
Inventor
소시 오따까
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR940023060A publication Critical patent/KR940023060A/ko
Application granted granted Critical
Publication of KR970006876B1 publication Critical patent/KR970006876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 입력 신호의 변화에 따른 입력 임피던스의 변화를 작게 억제한 채 전류 이득을 1에 가깝게 할 수 있는 입력 회로를 제공하는 것을 목적으로 한다.
단자(2)는 입력 회로의 입력 단자이다. 단자(2)에는(MP1)의 게이트, 드레인, 및 (MP2)의 소스가 공통 접속되어 있다. MP1의 소소는 전압원(VDD)(단자 10)에 접속된다. (MP2)의 게이트 가변 전압원(VB1)을 통하여 전압원(VDD)(단자 10)에 접속된다. (MP2)의 드레인 단자는 제1(전류)출력단자(단자 4)가 된다. 또한, 단자(2)는 입력 단자이고 동시에 제2(전압)출력단자가 된다.

Description

입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기본 회로도, 제2도는 본 발명의 다른 기본 회로도, 제3도는 본 발명에 관한 입력 회로도, 제4도는 본 발명에 관한 다른 입력 회로도, 제5도는 본 발명에 관한 입력 회로에서 프로세스의 흐트러짐이나 온도에 관한 보상을 도시한 도면이다.

Claims (2)

  1. 전송 선로를 통하여 출력측과 접속되는 입력 회로에 있어서, 상기 전송 선로에 접속된 입력 단자, 이 입력 단자에 드레인 단자와 게이트 단자가 접속된 제1트랜지스터, 이 제1트랜지스터와 동일 극성으로써 상기 입력 단자에 소스 단자가 접속된 제2트랜지스터, 상기 제1트랜지스터의 소스 단자에 접속된 제1전압원, 상기 제2트랜지스터의 게이트 단자에 접속된 제2전압원, 및 상기 제2트랜지스터의 드레인 단자에 접속된 제1출력단자를 구비한 입력 회로로써 상기 입력 단자를 제2출력단자로 한 것을 특징으로 하는 입력 회로.
  2. 제1항에 있어서, 제2전압원의 전위를 검출하여, 이 전위와 미리 정해진 참조 전위의 비교에 의해 제2전압원의 전위를 소정의 전위로 유지하도록 제어하는 회로를 더 구비하는 것을 특징으로 하는 입력 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004537A 1993-03-10 1994-03-09 입력 회로 KR970006876B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-049591 1993-03-10
JP05049591A JP3139868B2 (ja) 1993-03-10 1993-03-10 入力回路

Publications (2)

Publication Number Publication Date
KR940023060A true KR940023060A (ko) 1994-10-22
KR970006876B1 KR970006876B1 (ko) 1997-04-30

Family

ID=12835483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004537A KR970006876B1 (ko) 1993-03-10 1994-03-09 입력 회로

Country Status (3)

Country Link
US (1) US5418475A (ko)
JP (1) JP3139868B2 (ko)
KR (1) KR970006876B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534812A (en) * 1995-04-21 1996-07-09 International Business Machines Corporation Communication between chips having different voltage levels
US5760601A (en) * 1996-08-26 1998-06-02 International Business Machines Corporation Transmission line driver circuit for matching transmission line characteristic impedance
US5815107A (en) * 1996-12-19 1998-09-29 International Business Machines Corporation Current source referenced high speed analog to digitial converter
US5923276A (en) * 1996-12-19 1999-07-13 International Business Machines Corporation Current source based multilevel bus driver and converter
US6101561A (en) * 1998-02-06 2000-08-08 International Business Machines Corporation System for providing an increase in digital data transmission rate over a parallel bus by converting binary format voltages to encoded analog format currents
US6380787B1 (en) * 1999-08-31 2002-04-30 Micron Technology, Inc. Integrated circuit and method for minimizing clock skews
US6501293B2 (en) 1999-11-12 2002-12-31 International Business Machines Corporation Method and apparatus for programmable active termination of input/output devices
US6737926B2 (en) * 2001-08-30 2004-05-18 Micron Technology, Inc. Method and apparatus for providing clock signals at different locations with minimal clock skew
US6906549B2 (en) * 2002-12-31 2005-06-14 Intel Corporation Asynchronous coupling and decoupling of chips
US6825693B2 (en) * 2002-12-31 2004-11-30 Intel Corporation Remote receiver detection
US7206981B2 (en) * 2002-12-31 2007-04-17 Intel Corporation Compliance testing through test equipment
DE10349092B4 (de) 2003-10-22 2020-06-18 Atmel Corp. Integrierte Schaltungsanordnung zum Erkennen und Ausgeben von Steuersignalen
JP4026593B2 (ja) 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
JP4598459B2 (ja) * 2004-09-07 2010-12-15 ルネサスエレクトロニクス株式会社 入力回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970419A (en) * 1987-03-23 1990-11-13 Unisys Corporation Low-noise transmission line termination circuitry
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
JPH03109626A (ja) * 1989-06-30 1991-05-09 Toshiba Corp 入出力回路
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5029284A (en) * 1990-04-30 1991-07-02 Motorola, Inc. Precision switchable bus terminator circuit
JP2981279B2 (ja) * 1990-11-29 1999-11-22 株式会社東芝 入出力回路
JP2623374B2 (ja) * 1991-02-07 1997-06-25 ローム株式会社 出力回路
US5341039A (en) * 1991-04-19 1994-08-23 Mitsubishi Denki Kabushiki Kaisha High frequency integrated circuit device including a circuit for decreasing reflected signals in wiring formed on a semiconductor substrate
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
US5227677A (en) * 1992-06-10 1993-07-13 International Business Machines Corporation Zero power transmission line terminator

Also Published As

Publication number Publication date
JPH06268507A (ja) 1994-09-22
KR970006876B1 (ko) 1997-04-30
JP3139868B2 (ja) 2001-03-05
US5418475A (en) 1995-05-23

Similar Documents

Publication Publication Date Title
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR910006732A (ko) 전류검출회로
KR890001278A (ko) 차동 증폭기와 전류 감지 회로 및 집적 회로
KR950004746A (ko) 지연 회로
KR940023060A (ko) 입력회로
KR930005363A (ko) 온도 감지 회로 및 정전류 회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR910015167A (ko) 클램프 회로
KR910014712A (ko) 전력 mos 트랜지스터내의 전류측정용 회로
KR860008652A (ko) 평형 차동 증폭기
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR940010529A (ko) 입력 버퍼
KR920017116A (ko) 전류 감지 증폭회로
KR900002457A (ko) 출력버퍼회로
KR940008262A (ko) 시모스(cmos)입력단
KR880004638A (ko) 차동 회로
KR900002552A (ko) 출력회로
KR840008091A (ko) Mos트랜지스터 증폭기
KR890013769A (ko) 중간전위생성회로
KR850008420A (ko) 초기 스파이크 잡음 제거용 출력제어회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR910017735A (ko) 증폭기 장치
KR940026953A (ko) 반도체 메모리 장치
KR950022128A (ko) 트랜지스터 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee