KR880004638A - 차동 회로 - Google Patents

차동 회로 Download PDF

Info

Publication number
KR880004638A
KR880004638A KR870009533A KR870009533A KR880004638A KR 880004638 A KR880004638 A KR 880004638A KR 870009533 A KR870009533 A KR 870009533A KR 870009533 A KR870009533 A KR 870009533A KR 880004638 A KR880004638 A KR 880004638A
Authority
KR
South Korea
Prior art keywords
fet
drive
drain
voltage source
load
Prior art date
Application number
KR870009533A
Other languages
English (en)
Other versions
KR900009192B1 (ko
Inventor
가이 도오야마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880004638A publication Critical patent/KR880004638A/ko
Application granted granted Critical
Publication of KR900009192B1 publication Critical patent/KR900009192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
    • H03K19/018542—Interface arrangements of Schottky barrier type [MESFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45104—A diode being used as clamping element at the loading circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45106—A diode being used as clamping element at the output of the dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

차동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 차동증폭기 회로의 일실시예도.
제3도는 본 발명에 의한 차동증폭기 회로의 또 다른 실시예도.
제4A내지 4C도는 본 발명의 실시예에 의한 차동 증폭기 회로의 분석을 설명하기 위한 도면.

Claims (5)

  1. 입력에 연결되는 게이트와 공통연결되는 소오스들을 각각이 갖는 제1구동 FET 및 제2구동 FET와, 상기 제1 및 제2구동 FET의 공통연결된 소오스들과 저전압원간에 연결되는 정전류 FET와, 그리고 상기 제1 및 제2구동 FET의 각 드레인과 고전압원간에 각각 제공되는 부하회로 들과, 그리고 상기 제1구동 FET또는 상기 제2구동 FET의 드레인에 연결되는 출력단자들을 포함하며, 상기 부하회로들 각각은 드레인이 상기 고전압원에 연결되며, 게이트와 소오스가 단락되어 상기 제1구동 FET의 드레인 또는 상기 제2구동 FET의 드레인에 연결되는 제1부하 FET와, 드레인이 상기 고전압원에 연결되며, 소오스가 상기 제1구동 FET의 드레인 또는 상기 제2구동 FET의 드레인에 연결되며 또한 정전압이 그의 게이트에 걸리는 제2부하 FET에 의해 형성되는 것이 특징인 차동회로.
  2. 제1항에 있어서, 상기 제1부하 FET, 상기 제2 FET 및 사이 정전류 FET는 사실상 동일한 K값과 Vth를 가지며 또한 상기 제1부하 FET와 상기 제2부하 FET의 게이트 폭들의 합은 상기 정전류 FET의 게이트 폭과 사실상 동일한 것이 특징인 차동회로.
  3. 제1항에 있어서, 상기 FET들은 MESFET로 형성되는 것이 특징인 차동회로.
  4. 고전압원, 저전압원 및 상기 고전압원과 상기 저전압원간의 중간전압원과, 입력단자들을 포함하며, 상기 입력단자에 연결도는 게이트와 공통연결되는 상기 제1 및 제2구동 FET의 소오스들을 각각이 갖는 제1 및 제2 구동 FET와, 상기 제1 및제2구동 FET의 공통연결되는 소오스와 저전압원간에 연결되는 정전류 FET와, 상기 제1 및 제2구동 FET의 각 드레인가 고정압원간에 각각이 제공되는 부하회로들과, 상기 제1 또느 제2구동 FET의 드레인에 연결되는 출력단자들과, 그리고 상기 고전압원과 상기 중간전압원간에 제공되며, 또한 부하와 구동 FET를 직렬로 제공하는 내부회로로 구성되는 변환기 회로를 포함하되, 상기 부하회로들 각각은 드레인이 상기 고전압원에 연결되며, 게이트와 소오스가 단락되어 상기 제1구동 FET의 드레인 또는 상기 제2구동 FET의 드레인에 연결되는 제1부하 FET와, 드레인이 상기 고전압원에 연결되며, 소오스가 상기 제1구동 FET의 드레인 또는 상기 제2구동 FET의 드레인에 연결되며, 또한 상기 중간전압이 그의 게이트에 걸리는 제2부하 FET에 의해 형성되며, 상기 변환기 회로의 상기 출력단자는 상기 내부회로 내의 상기 구동 FET의 게이트에 연결되는 것이 특징인 직접회로 장치의 차동회로.
  5. 제1항에서, 레벨전이 회로는 상기 변환기 회로의 출력과 상기 내부회로의 상기 구동 FET의 게이트간에 제공되는 것이 특징인 직접회로 장치의 차동회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009533A 1986-09-13 1987-08-31 차동회로 KR900009192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP216755 1986-09-13
JP61216755A JP2559032B2 (ja) 1986-09-13 1986-09-13 差動増幅回路

Publications (2)

Publication Number Publication Date
KR880004638A true KR880004638A (ko) 1988-06-07
KR900009192B1 KR900009192B1 (ko) 1990-12-24

Family

ID=16693411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009533A KR900009192B1 (ko) 1986-09-13 1987-08-31 차동회로

Country Status (5)

Country Link
US (1) US4777451A (ko)
EP (1) EP0263006B1 (ko)
JP (1) JP2559032B2 (ko)
KR (1) KR900009192B1 (ko)
DE (1) DE3783006T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924116A (en) * 1988-01-19 1990-05-08 Honeywell Inc. Feedback source coupled FET logic
TW307064B (ko) * 1993-09-08 1997-06-01 Advanced Micro Devices Inc
JPH07142942A (ja) * 1993-11-18 1995-06-02 Nec Corp 差動増幅器
US5600322A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS analog-to-digital converter
WO1995030279A1 (en) * 1994-04-29 1995-11-09 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
JP3158000B2 (ja) * 1994-12-26 2001-04-23 沖電気工業株式会社 バイアス回路
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
US5621409A (en) * 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions
US5703519A (en) * 1996-01-30 1997-12-30 Analog Devices, Inc. Drive circuit and method for controlling the cross point levels of a differential CMOS switch drive signal
GB2313725B (en) * 1996-05-31 1998-04-08 Ebrahim Bushehri A circuit arrangement for a logic gate
US6366168B1 (en) * 2000-03-20 2002-04-02 Marvell International Ltd. Efficient ground noise and common-mode suppression network
JP2005045702A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 差動増幅回路および差動増幅回路を搭載したテスト回路
JP5764742B2 (ja) * 2010-05-17 2015-08-19 パナソニックＩｐマネジメント株式会社 接合型電界効果トランジスタ、その製造方法及びアナログ回路
JP5238856B2 (ja) * 2011-06-23 2013-07-17 ルネサスエレクトロニクス株式会社 差動増幅回路及びａ／ｄ変換器
US8369818B2 (en) * 2011-06-27 2013-02-05 Broadcom Corporation Low noise amplifier protection using a clamping device
CN111208401B (zh) * 2018-11-22 2023-01-31 宁波飞芯电子科技有限公司 一种钳位光电二极管的测试方法以及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508084A (en) * 1967-10-06 1970-04-21 Texas Instruments Inc Enhancement-mode mos circuitry
US3898477A (en) * 1974-06-03 1975-08-05 Motorola Inc Self ratioing input buffer circuit
US3970951A (en) * 1975-11-12 1976-07-20 International Business Machines Corporation Differential amplifier with constant gain
US4393315A (en) * 1981-05-18 1983-07-12 Sperry Corporation High-gain stabilized converter
JPS59151510A (ja) * 1983-02-18 1984-08-30 Hitachi Ltd Ｃ−ｍｏｓ負荷型増幅器
JPS6123403A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 差動増幅回路
EP0237605B1 (de) * 1986-03-21 1989-05-31 Deutsche ITT Industries GmbH Differenzverstärker mit N-Kanal-Isolierschicht-Feldeffekttransistoren

Also Published As

Publication number Publication date
KR900009192B1 (ko) 1990-12-24
EP0263006B1 (en) 1992-12-09
DE3783006T2 (de) 1993-04-15
JP2559032B2 (ja) 1996-11-27
JPS6372207A (ja) 1988-04-01
US4777451A (en) 1988-10-11
EP0263006A1 (en) 1988-04-06
DE3783006D1 (de) 1993-01-21

Similar Documents

Publication Publication Date Title
KR880004638A (ko) 차동 회로
KR860003607A (ko) 센스 증폭회로
KR900002328A (ko) 감지회로
KR860008652A (ko) 평형 차동 증폭기
KR880008032A (ko) 부하를 흐르는 전류의 선형 측정용 회로
KR930005363A (ko) 온도 감지 회로 및 정전류 회로
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR870011616A (ko) 센스 앰프
KR880005731A (ko) 레벨변환회로
KR920019090A (ko) 레벨 인버터회로
KR960003068A (ko) 적응 바이어스 차동 쌍을 이용한 모스(mos)작동 트랜스컨덕턴스 증폭기
KR870007509A (ko) 집적회로에서의 버퍼회로
KR880012014A (ko) Bimos 논리회로
KR880001108A (ko) Cmos 입력회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR900002558A (ko) 출력회로
KR920022287A (ko) 전류 메모리 셀
KR960027302A (ko) 파워 모스페트(mosfet)의 부하전류 조정회로
KR910002127A (ko) 전원절환회로
KR840008091A (ko) Mos트랜지스터 증폭기
KR860009428A (ko) 셈플 및 홀드 회로 장치
KR890009000A (ko) 디지탈 집적 회로
ATE49687T1 (de) Differenzverstaerkerschaltung.
KR920007325A (ko) 차동증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee