DE69931760T2 - Differentieller leitungstreiber - Google Patents

Description

• HINTERGRUND DER ERFINDUNG
• Die Erfindung bezieht sich auf einen CMOS-Differenzleitungstreiber, insbesondere zur Ansteuerung einer ein verdrilltes Kupferpaar aufweisenden Leitung, mit einem differentiellen Eingang mit zwei Eingangsanschlüssen und einem differentiellen Analogausgang mit zwei Ausgangsanschlüssen, welche jeweils mit einem Anschlusswiderstand versehen sind. Der Leitungstreiber ist primär für die Verwendung mit verdrillten Kupferpaaren oder ähnlichem vorgesehen, welche für sehr schnelle Anwendungen, wie einem sehr schnellen Internetzugang, verwendet werden.
• Ein traditioneller Typ eines voll differentiellen Leitungstreibers ist schematisch in 1 dargestellt. Das verdrillte Kupferpaar I wird über einen Transformator 2 mit Energie versorgt. Um eine Impedanzanpassung zu erreichen, muss die transformierte Impedanz des verdrillten Kupferpaares durch Abschlusswiderstände R< angepasst werden.
• Eine vollständige Beschreibung eines Ausführungsbeispiels dieses Standes der Technik findet sich in dem Artikel von Khorramabadi, IEEE J. Solid-State Circuits, Vol. 27, Nr. 4, (1992) Seite 539, auf den in der vorliegenden Offenbarung Bezug genommen wird. Generelle Probleme mit Leitungstreibern sind in Johns and Essig, Integrated Circuits for Data Transmission Over Twisted-Pair Channels, IEEE J. Solid-State Circuits, Vol. 32, Nr. 3 (1997), Seite 398 beschrieben.
• Diese bekannte Architektur besitzt mehrere Nachteile. Der Leitungstreiber muss eine kleine Ausgangsimpedanz und eine große Gleichtaktunterdrückung aufweisen, da eine sehr große Spannung im Kupferdraht über eine parasitäre Kapazität als Gleichtaktsignale rückgekoppelt werden kann. Diese eingangsabhängige Änderung der Ausgangsimpedanz des Leitungstreibers muss weiterhin sehr klein sein, um eine kleine Verzerrung zu erhalten. Daher sind effektive Rückkopplungen im Leitungstreiber erforderlich. Eine falsche Kompensation im Leitungstreiber kann zu einer kleinen Signalbandbreite und/oder zu Instabilität führen.
• Die US 5 166 635 beschreibt eine Differenzleitungstreiber-Architektur, welche eine erste Stufe mit einem voll differentiellen gefalteten Kaskode-Verstärker und eine zweite Stufe mit einem Gegentakt-CMOS-Ausgang mit Komplementärfehler-Verstärkerrückkopplung aufweist. Die erste Stufe bildet den Hauptteil der rückführungslosen Verstärkung und benutzt eine einzige Gleichtakt-Rückkoppelschaltung. Die zweite Stufe benutzt eine komplementäre Fehlerverstärkungsrückkopplung und erzeugt nahezu eine Einheitsverstärkung zur Reduzierung von Verzerrungen sowie zur Realisierung einer kleinen Ausgangsimpedanz. Die Verwendung einer Rückkopplung kann unter bestimmten Bedingungen zu einer Potential-Funktionsinstabilität führen, was in bestimmten Anwendungsfällen unerwünscht ist.
• Um dem Leitungstreiber eine große Energie zuzuführen, ist gewöhnlich eine hohe Speisespannung erforderlich.
• Ein Leitungstreiber der in Rede stehenden Art verarbeitet gewöhnlich Signale von einem sehr schnellen Digital-Analog-Umsetzer (DAC) für einen sehr schnellen Internetzugang. Normalerweise sind derartige sehr schnelle DAC's als Stromausgangsanordnungen ausgebildet, was bedeutet, dass der Treiber-DAC eine große Ausgangsimpedanz besitzt. Um die Verzerrung im DAC zu minimieren, muss die Eingangsimpedanz des Leitungstreibers klein sein.
• Es ist Aufgabe der vorliegenden Erfindung, einen voll differentiellen Leitungstreiber anzugeben, welcher die vorgenannten Nachteile vermeidet. Es ist weiterhin Aufgabe der Erfindung, einen derartigen Treiber anzugeben, welcher mit einem Standard-5 V-CMOS-Prozess hergestellt werden kann. Dies macht selbst seine Integration mit einem Treiber-DAC auf einem einzigen Chip möglich. Es ist darüber hinaus Aufgabe der Erfindung, eine kleine Verzerrung bei großer Bandbreite ohne Stabilitätsprobleme zu realisieren.
• ZUSAMMENFASSUNG DER ERFINDUNG
• Diese Aufgaben und Vorteile werden gemäß Anspruch 1 erhalten.
• Typisch für die erfindungsgemäße Lösung ist es, dass Verstärkerschaltungen verwendet werden, welche Stromverstärker sind, wodurch eine kleine Eingangsimpedanz und eine große Ausgangsimpedanz erreicht werden können. Zur Realisierung einer großen Gleichtaktunterdrückung und einer Impedanzanpassung sind Abschlusswiderstände vorgesehen.
• KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Die Erfindung wird nachfolgend anhand der Figuren beschrieben, welche als nicht beschränkend anzusehen sind.
• 1 zeigt wie bereits ausgeführt, einen bekannten Leitungstreiber.
• 2 zeigt schematisch die erfindungsgemäße Lösung.
• 3 zeigt ein schematisch dargestelltes Ausführungsbeispiel, das für ein Standard-5 V-CMOS-Herstellungsprozess geeignet ist.
• DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
• Das generelle Konzept der Erfindung ist aus 2 ersichtlich. Ein Leitungstreiber ist mit einem Paar von Stromeingängen I_inp und I_inn versehen. Der Leitungstreiber (innerhalb des gestrichelten Rechtecks) besitzt ein Paar von Stromausgängen, welche mit Anschlusswiderständen R_t versehen sind, die ihrerseits mit Treiberspannungen V_ddh und einer Transformatorwicklung verbunden sind. Die andere Wicklung ist mit einem verdrillten Kupferpaar verbunden. Ersichtlich ist innerhalb des gestrichelten Rechtecks ein Satz von zwei Stromverstärkern A_p und A_n vorgesehen.
• Um eine einfache Schnittstelle mit einem Treiber DAC zu realisieren, besitzt der Leitungstreiber selbst eine sehr kleine Eingangsimpedanz. Im Gegensatz zu der in 1 dargestellten traditionellen Lösung besitzt der vorgeschlagene Leitungstreiber eine sehr große Ausgangsimpedanz. Mit einer kleinen Eingangsimpedanz und einer großen Ausgangsimpedanz ist dieser Leitungstreiber daher ein Strombetriebs-Leitungstreiber. Die Anschlusswiderstände an den Ausgängen des Leitungstreibers gewährleisten eine hohe Gleichtaktunterdrückung und eine Impedanzanpassung.
• Die effektive Impedanz muss zur Impedanzanpassung gleich der transformierten Leitungsimpedanz Z_t sein. Nimmt man an, dass die Ausgangsimpedanz des Leitungstreibers sehr groß ist, ist der Wert des Anschlusswiderstandes R_t durch die folgende Gleichung gegeben: Rt = 2 × ZT = 2 × ZI/n2, (1)worin Z_T die transformierte Leitungsimpedanz, Z_I die Leitungsimpedanz und n das Wicklungsverhältnis des Transformators ist.
• Da der DAC gewöhnlich Verschiebungs-Binärcodes benutzt, sind die Ausgangssignale des DAC, d.h. die Eingangsströme für den Leitungstreiber durch folgende Gleichungen gegeben: Iinp = Ios + iac/2 (2) Iinn = Ios – iac/2, (3)worin I_os eine Konstante und i_ac die analoge Darstellung des digitalen Eingangssignals des DAC ist. Unter der Annahme, dass der Leitungstreiber eine Verstärkung A sowohl für den positiven als auch den negativen Zweig besitzt, ergeben sich die Eingangsströme durch die folgenden Gleichungen: Iop = A × (Ios + iac/2) (4) Ion = A × (Ios – iac/2) (5)
• Unter der Annahme, dass die Ausgangsimpedanz des Leitungstreibers sehr groß ist, kann der in den Transformator fließende Wechselstrom durch folgende Gleichung angegeben werden: iT = K × A × iac, (6)worin K eine durch die transformierte Leitungsimpedanz Z_T und den Anschlusswiderstand R_t festgelegt und durch folgende Gleichung gegeben ist: K = Rt/(2 Rt + ZT) (7)
• Es ist darauf hinzuweisen, dass der konstante Strom I_os in Gleichung (6) verschwindet. Tatsächlich haben Gleichtaktsignale keinen Einfluss auf den in den Transformator fließenden Strom, wobei auch Gleichung (7) unabhängig von Gleichtaktsignalen ist.
• Um eine Impedanzanpassung zu erhalten, muss Gleichung (1) erfüllt sein. Daher ergibt sich K = Rt/(2 Rt + ZT) = 2 ZT/(4ZT + ZT) = 0,4 (8)
• Die in die Leitung eingespeiste Leistung ist gleich der vom Transformator gelieferten Leistung und durch folgende Formel gegeben: Pl = Pt = iT 2 × ZT = K2 × A2 × iac 2 × Zl/n2 = = 0,16 × A2 × iac 2 × Zl/n2 (9)
• Daraus wird klar, dass der Leitungstreiber unter Verwendung von durch Widerstände abgeschlossenen Stromverstärkern realisiert werden kann. Eine derartige Lösung bietet mehrere Vorteile.
• Stromverstärker besitzen von Hause aus eine große Bandbreite aufgrund der kleinen Innenimpedanz, so dass diese Lösung für eine sehr schnelle Anwendung geeignet ist. Darüber hinaus ist keine Gesamtrückkopplung in den Stromverstärkern notwendig, so dass der Leitungstreiber in einem globalen Sinn unbedingt stabil ist. Ein weiterer großer Vorteil bei der Architektur nach 2 besteht darin, dass die Speisespannung für die Anschlusswiderstände viel größer als die Speisespannung für den Leitungstreiber ist, um den Spannungshub am Ausgang anzupassen. Solange der Ausgangsspannungshub des Treibers nicht sehr groß ist, so dass alle Transistoren im Leitungstreiber nicht durchbrechen, kann der Leitungstreiber mit einem DAC in einem Standard-CMOS-Prozess integriert werden.
• Es ist darauf hinzuweisen, dass die Verwendung einer zusätzlichen Speisespannung für die Anschlusswiderstände insoweit vorteilhaft ist, als große Gleichtaktsignale dieser zusätzlichen Speisespannung hinzugefügt werden, ohne dass die Speisespannungen für den DAC und die Stromverstärker gestört werden.
• Ein Nachteil ist der Leistungswirkungsgrad, da eine bestimmte Leistung aufgrund des Anpassungserfordernisses in den Anschlusswiderständen verbraucht wird.
• In der obigen Diskussion wurde angenommen, dass die Ausgangsimpedanz der Stromverstärker endlich ist. Ändert sich die Ausgangsimpedanz der Stromverstärker in Abhängigkeit vom Eingangsstrom, so ergibt sich eine Verzerrung. Um eine kleine Verzerrung sicherzustellen, ist eine sehr große Ausgangsimpedanz für die Stromverstärker wünschenswert. Dies kann durch ein geeignetes Design sichergestellt werden.
• Bevorzugtes Ausführungsbeispiel
• 3 zeigt ein Beispiel für einen Stromverstärker, der einen der Verstärker A_p im gestrichelten Rechteck nach 2 bildet. Da der Verstärker A_n wesentlich gleichartig ist, ist lediglich der erstgenannte Stromverstärker mit Eingängen und Ausgängen in 2 dargestellt.
• Um eine hohe Signalbandbreite zu erreichen, ist es vorteilhaft, lediglich NMOS-Transistoren im Signalweg zu verwenden. Um eine große Verstärkung A zu erreichen, ist es vorteilhaft, mehrere Stufen in Kaskade zu verwenden, um die hohe Bandbreite aufrechtzuerhalten.
• Der Stromverstärker besteht aus zwei Stufen. Die erste Stufe umfasst Transistoren M₁, M₂ und M₃, wobei die Verstärkung dieser Stufe durch das Dimensionierungsverhältnis von M₂ und M₁ festgelegt ist. Die zweite Stufe umfasst Transistoren M₄, M₅, M₆ und M₇, wobei die Verstärkung dieser Stufe durch das Dimensionierungsverhältnis von M₅ und M₄ festgelegt ist.
• Alle PMOS-Transistoren M₈–M₁₈ werden als Vorspannungsquellen verwendet und besitzen geeignete Vorspannungs/Quellenspannungen. Die Parallel/Serien/Konfiguration von CMOS-Transistoren, beispielsweise der Transistoren M₁₀–M₁₈ ergibt sich aus der Verwendung eines CMOS-Prozesses mit geeigneten Masken, wodurch auch das Merkmal der Realisierung der Dimensionsverhältnisse von M₂–M₁ und M₅–M₄ erfüllt ist, was für den Fachmann mit Kenntnis des CMOS-Aufbaus ohne Weiteres ersichtlich ist.
• Da die Ausgangsimpedanz von MOS-Transistoren abnimmt, wenn der Strom vergrößert wird, sind Doppelcascoden zur Realisierung großer Ströme vorgesehen, wie dies in 3 dargestellt ist.
• Die Eingangsimpedanz ist sehr klein, was durch die Transkonduktanz der Eingangsanordnung M₁ festgelegt wird. Die Ausgangsimpedanz ist sehr groß und näherungsweise durch das Produkt der Ausgangsimpedanz des Transistors M₅ und der Verstärkungen der Transistoren M₆ und M₇ festgelegt.
• Aus 3 ist ersichtlich, dass der einzige Transistor, der durchbrechen kann, der Transistor M₇ ist. Solange dessen Drain-Spannungen nicht so groß ist, dass die Gate-Drain-Spannung oder die Drain-Source-Spannung kleiner als die entsprechende Durchbruchsspannung ist, ist der Transistor M₇ sicher. Der gesamte Leitungstreiber kann daher in einem Standard-CMOS-Prozess, wie etwa der 5 V-CMOS-Prozess integriert werden und es können höhere Speisespannungen für die Anschlusswiderstände verwendet werden.
• Als numerisches Beispiel kann das verdrillte Kupferpaar eine Impedanz Z_i von 100 Ω bei Abschlusswiderständen R_t von 50 Ω und n = 2 besitzen.

Claims (4)

1. CMOS-Differenzleitungstreiber, insbesondere zur Ansteuerung einer ein verdrilltes Kupferpaar aufweisenden Leitung, mit einem Differenzeingang mit zwei Eingangsanschlüssen (I_inp, I_inn) und einem Differenzanalogausgang mit zwei Ausgangsklemmen (I_op, I_op), in dem (i) der Eingang ein Stromeingang ist, (ii) der Treiber zwei Stromverstärker (A_p, A_n) umfasst, die jeweils den Eingangsanschluss (I_inp, I_inn) und den Ausgangsanschluss (I_op, I_on) bilden und zur Einspeisung einer Treiberspannung (V_cc) dienen, dadurch gekennzeichnet, dass (iii) die beiden Ausgangsanschlüsse jeweils mit einem Anschlusswiderstand (R_t) versehen sind und die Anschlusswiderstände (R_t) mit einem ersten Ende mit den Ausgangsanschlüsse (I_op, I_on) verbunden sind und mit einem zweiten Ende an eine Treiberspannung (V_ddh) anschließbar sind, um einen großen Gleichtakt-Unterdrückungsfaktor zu schaffen.
2. Treiber nach Anspruch 1, dadurch gekennzeichnet, dass die Stromverstärker (A_p, A_n) zur Speisung mit einer ersten Treiberspannung (V_cc) dienen und die zweiten Enden der Anschlusswiderstände (R_t) mit einer zweiten Treiberspannung (V_ddh) verbindbar sind, wobei die zweite Spannung größer als die erste Spannung ist.
3. Treiber nach Anspruch 1 oder 2, gekennzeichnet durch einen Übertrager (I:n) mit einer ersten mit den Ausgangsanschlüssen (I_op, I_on) verbundenen Wicklung und einer zweiten Wicklung mit Wicklungsanschlüssen zur Verbindung mit einem symmetrischen Leitungspaar, wie einem verdrillten Kupferpaar.
4. Treiber nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die Stromverstärker (A_p, A_n) jeweils eine Eingangsstufe, in Form einer ersten Stromquelle (M₈, M₉), einen ersten mit seinem Gate und seiner Drain an die erste Stromquelle und mit seiner Source an eine gemeinsame Leitung angeschlossenen NMOS-Transistor (M₁), eine zweite Stromquelle (M₁₀–M₁₈) zur Einspeisung eines gegenüber der ersten Stromquelle größeren Stroms, einen zweiten mit seiner Drain an die zweite Stromquelle, mit seinem Gate an den ersten NMOS-Transistor und mit seiner Source an die gemeinsame Leitung angeschlossenen NMOS-Transistor (M₂), und eine Ausgangsstufe mit einem dritten NMOS-Transistor (M₄), der mit seinem Gate und seiner Drain an die zweite Stromquelle und mit seiner Source an die gemeinsame Leitung angeschlossen ist, und einen vierten NMOS-Transistor (M₅), der mit seiner Source an die gemeinsame Leitung, mit seinem Gate an das Gate des dritten NMOS-Transistors und mit seiner Drain an einen Ausgang angeschlossen ist, umfassen, wobei der zweite NMOS-Transistor eine größere Abmessung als der erste NMOS-Transistor und der vierte NMOS-Transistor eine größere Abmessung als der dritte NMOS-Transistor besitzt.