JP5323299B2 - 有機半導体を用いた薄膜トランジスタ表示板の製造方法 - Google Patents

有機半導体を用いた薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP5323299B2
JP5323299B2 JP2004250325A JP2004250325A JP5323299B2 JP 5323299 B2 JP5323299 B2 JP 5323299B2 JP 2004250325 A JP2004250325 A JP 2004250325A JP 2004250325 A JP2004250325 A JP 2004250325A JP 5323299 B2 JP5323299 B2 JP 5323299B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
insulating layer
gate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004250325A
Other languages
English (en)
Other versions
JP2005079598A (ja
Inventor
保 成 金
▲ムン▼ 杓 洪
旻 成 柳
容 旭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2005079598A publication Critical patent/JP2005079598A/ja
Application granted granted Critical
Publication of JP5323299B2 publication Critical patent/JP5323299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Description

本発明は有機半導体表示装置及びその製造方法に関する。
次世代ディスプレーの駆動素子に有機半導体を用いるような、電界効果トランジスタに関する研究が盛んに行われている。一般に有機半導体は、材料面でオリゴチオフェン、ペンタセン、プタロシアニン、C60などの低分子材料と、ポリチオフェン系列、ポリチエニレンビニレンなどの高分子材料とに大きく分類される。
低分子有機半導体は、電荷移動度が0.05乃至1.5と高く、点滅比などの特性も優れている。ところが、シャドーマスクを用いて真空蒸着法によって有機半導体を積層しパターニングするため、工程が複雑で生産性が低下し、量産性が低いという問題がある。
一方、高分子有機半導体は、電荷移動度が0.001乃至0.1と若干低いが、溶媒で溶解して基板上にコーティングまたは印刷を行うことが可能であるため、大面積に有利で量産性が高い。このような有機半導体を用いた薄膜トランジスタは、軽量、薄型の特徴があり、大面積及び大量生産に適した次世代表示装置の駆動素子として評価されている。そこで、本発明の目的は、寄生容量を低減し、かつトランジスタ特性も向上された有機半導体薄膜トランジスタ表示板と、その製造工程とを提供することにある。
このような目的を達成するために本発明では、有機半導体が形成される部分にのみ特殊な絶縁膜を形成する。
詳細には、絶縁基板と、前記絶縁基板上に形成されているゲート電極と、前記ゲート電極上部及びその周辺に局部的に形成されているゲート絶縁層と、前記ゲート絶縁層を露出するトレンチ溝を有する隔壁絶縁層と、前記ゲート絶縁層と前記隔壁絶縁層上に形成されているソース電極及びドレーン電極と、前記トレンチ溝内部の前記ゲート絶縁層上に形成されている有機半導体層と、前記有機半導体層、前記隔壁絶縁層、前記ソース電極及びドレーン電極の上に形成され、前記ドレーン電極を露出する接触孔を有する保護膜と、前記接触孔を通じて前記ドレーン電極と連結されている画素電極とを含む有機半導体薄膜トランジスタ表示板を用意する。有機半導体が印刷される時に、有機半導体が印刷する場所へうまく滴下されない場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層の形態が不均一に形成されることを防止するため、トレンチ溝を形成する。つまり、トレンチ溝は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。
この時、前記隔壁絶縁層に形成されたトレンチ溝の側壁は、絶縁基板に垂直な方向に対して傾斜しているのが好ましい。
前記ゲート絶縁層はOTS(Octadecyl-trichloro-silane:OTS)表面処理された酸化ケイ素、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物からなるのが好ましい。有機半導体層が形成される部分の下に、OTS表面処理された酸化シリコン膜を形成すると、有機半導体の結晶性が向上しかつ薄膜トランジスタの性能が向上する。また、有機半導体の結晶性を向上し、高いトランジスタ特性が得られ、さらには寄生容量を低減させることができ、RC遅延を防ぐことができる。
前記有機半導体層は、テトラセンまたはペンタセンの置換基を含む誘導体、チオフェンリングの2,5位置を通じて4乃至8個が連結されたオリゴチオフェン、ペリレンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体、ナフタリンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体、金属化プタロシアニンまたはそのハロゲン化誘導体、チエニレン及びビニレンのコオリマーまたはコポリマー、チオフェン、ペリレンまたはコロネンとそれらの置換基を含む誘導体、または前記物質のアロマチックまたはヘテロアロマチックリングに炭素数1乃至30個のハイドロカーボンチェーンを1個以上含む誘導体のいずれか1つの化合物から形成されているが好ましい。
前記有機半導体層は、前記隔壁絶縁層のトレンチ溝の内部にトレンチ溝を枠にして形成される。
薄膜トランジスタ表示板は、絶縁基板上にゲート電極を形成する段階と、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階と、前記ゲート絶縁層を露出するトレンチ溝を有する隔壁絶縁膜を形成する段階と、前記ゲート絶縁層及び前記隔壁絶縁膜の上にソース電極及びドレーン電極を形成する段階と、前記トレンチ溝に有機半導体層を形成する段階と、前記有機半導体層、前記隔壁絶縁層、前記ソース電極及びドレーン電極の上に前記ドレーン電極を露出する接触孔を有する保護膜を形成する段階と、前記接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階を経て製造される。有機半導体が印刷される時に、有機半導体がうまく滴下されない場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層の形態が不均一に形成されることを防止するため、トレンチ溝を形成する。つまり、このトレンチ溝は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。
この時、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階は、酸化シリコン膜を蒸着する段階と、前記酸化シリコン膜を写真エッチングする段階と、前記酸化シリコン膜をOTS表面処理する段階を含む。これにより、有機半導体の結晶性が向上しかつ薄膜トランジスタの性能が向上する。
また、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階では、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物を印刷することによってゲート絶縁層が形成される。これにより、有機半導体の結晶性が向上して高いトランジスタ特性が得られ、さらには寄生容量を低減させることができ、RC遅延を防ぐことができる。
また、絶縁基板と、前記絶縁基板上に形成されているゲート電極と、前記ゲート電極上部及びその周辺に局部的に形成されているゲート絶縁層と、前記ゲート絶縁層を露出するトレンチ溝を有する隔壁絶縁層と、前記トレンチ溝の内部に形成されている有機半導体層と、前記有機半導体層及び前記隔壁絶縁層の上に形成されているソース電極及びドレーン電極と、前記ソース電極及びドレーン電極の上に形成され、前記ドレーン電極を露出する接触孔を有する保護膜と、前記接触孔を通じて前記ドレーン電極と連結されている画素電極とを含む有機半導体薄膜トランジスタ表示板を用意する。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない場合、そして滴下サイズにばらつきがある場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層の形態が不均一に形成されることを防止するため、トレンチ溝を形成する。即ち、トレンチ溝は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。
ここで、前記隔壁絶縁層に形成されたトレンチ溝の側壁は絶縁基板に垂直な方向に対して傾斜して形成される。
前記ゲート絶縁層はOTS表面処理された酸化ケイ素、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物からなるのが好ましい。これにより、有機半導体の結晶性を向上して高いトランジスタ特性が得られ、さらには寄生容量を低減させることができ、RC遅延を防ぐことができる。
前記有機半導体層は、テトラセンまたはペンタセンの置換基を含む誘導体、チオフェンリングの2,5位置を通じて4乃至8個が連結されたオリゴチオフェン、ペリレンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体、ナフタリンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体、金属化プタロシアニンまたはそのハロゲン化誘導体、チエニレン及びビニレンのコオリマーまたはコポリマー、チオフェン、ペリレンまたはコロネンとそれらの置換基を含む誘導体、または前記物質のアロマチックまたはヘテロアロマチックリングに炭素数1乃至30個のハイドロカーボンチェーンを1個以上含む誘導体のいずれか1つの化合物で形成されいているのが好ましい。
前記有機半導体層は、前記隔壁絶縁層のトレンチ溝の内部にトレンチ溝を枠にして形成される。
このような薄膜トランジスタ表示板は、絶縁基板上にゲート電極を形成する段階と、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階と、前記ゲート絶縁層を露出するトレンチ溝を有する隔壁絶縁膜を形成する段階と、前記トレンチ溝の内部の前記ゲート絶縁層上に有機半導体層を形成する段階と、前記有機半導体層及び前記隔壁絶縁膜の上にソース電極及びドレーン電極を形成する段階と、前記ソース及びドレーン電極の上に前記ドレーン電極を露出する接触孔を有する保護膜を形成する段階と、前記接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階とを含む方法によって製造される。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない場合、そして滴下サイズにばらつきがある場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層の形態が不均一に形成されることを防止するため、トレンチ溝を形成する。即ち、トレンチ溝は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。
この時、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階は、酸化シリコン膜を蒸着する段階、前記酸化シリコン膜を写真エッチングする段階と、前記酸化シリコン膜をOTS表面処理する段階とを含む。これにより、有機半導体の結晶性が向上しかつ薄膜トランジスタの性能が向上する。
または、前記ゲート電極を覆うゲート絶縁層を前記絶縁基板上に局部的に形成する段階では、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物を印刷してゲート絶縁層を形成する。有機半導体の結晶性を向上し、高いトランジスタ特性が得られ、さらには寄生容量を低減させることができ、RC遅延を防ぐことができる。
このように、有機半導体層の下部のゲート絶縁膜に、OTS表面処理を行った酸化シリコン膜や特殊な有機絶縁膜を用いることにより、有機半導体の結晶性が向上して高い薄膜トランジスタのI−V特性が得られる。
有機半導体を用いた薄膜トランジスタ表示板の製造において、有機半導体層の下部にのみ特殊絶縁物質からなるゲート絶縁膜を形成し、その他の絶縁層には低誘電率の絶縁物質で絶縁膜を形成することにより寄生容量を低減させることができ、トランジスタのV-I特性が向上する。
以下、添付した図面を参照して、本発明の好ましい一実施例について説明する。
図面は、各種層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
<第1実施例>
[構造〕
本発明の第1実施例における構造を詳細に説明する。
図1は本発明の第1実施例による有機薄膜トランジスタ表示板の配置図である。図2は本発明の第1実施例による有機薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図である。図1及び図2を参照すると、透明な絶縁基板110上に金属パターンのゲート配線121、123、125が形成されている。ゲート配線121、123、125は、横方向に長く形成されているゲート線121と、ゲート線121の一部分であるゲート電極123とを含む。この時、ゲート線121の一端125は、外部回路との連結のために幅が拡張されている。
そして、ゲート電極123上には局部的にゲート絶縁層140が形成されている。ここで、ゲート絶縁層140は、OTS(octadecyl-trichloro-silane)によって表面処理されたSiO2膜からなる。
ゲート絶縁層140上には隔壁絶縁層160が形成されている。隔壁絶縁層160には有機膜または窒化ケイ素のような誘電物質を用いる。
隔壁絶縁層160は、有機半導体層150の枠の役割をするトレンチ溝161を有する。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない場合、そして滴下サイズにばらつきがある場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層150の形態が不均一に形成されることを防止するため、トレンチ溝161を形成する。即ち、トレンチ溝161は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。そして、トレンチ溝161の側壁は絶縁基板に垂直な方向に対して傾斜して形成されるのが好ましい。
ゲート絶縁層140と隔壁絶縁層160の上には、データ配線171、173、175、179が形成されている。データ配線171、173、175、179は、ゲート線121と垂直に交差して画素領域を定義するデータ線171と、データ線171の分枝であってゲート電極123と一部重畳するソース電極173と、ソース電極173と分離されゲート電極123に対してソース電極173の反対側に形成されているドレーン電極175とを含む。この時、データ線171の一端は外部回路との連結のために幅が拡張されている。また、ソース電極173とドレーン電極175は、トレンチ溝161が形成されている領域の内部と外部にかけて形成されている。トレンチ溝161が形成されている領域内部においては、ソース電極173とドレーン電極175はゲート絶縁膜140を介在してゲート電極123と部分的に重畳している。
隔壁絶縁層160が形成するトレンチ溝161内には有機半導体が充填され、有機半導体層150をなしている。有機半導体には、水溶液や有機溶媒に溶解される高分子物質や低分子物質が用いられる。一般に高分子有機半導体は、溶媒に溶解され易いので印刷工程に適している。また、低分子有機半導体を使用する場合は、有機溶媒に溶解されやすい物質を用いる。有機半導体層150は、テトラセンまたはペンタセンの置換基を含む誘導体、チオフェンリングの2,5位置を通じて4乃至8個が連結されたオリゴチオフェン、ペリレンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体、ナフタリンテトラカルボキシリックジアンハイドライド(NTCDA)またはそのイミド誘導体のいづれか1つの化合物から形成されている。また、有機半導体層150は、金属化プタロシアニンまたはそのハロゲン化誘導体のいづれか1つの化合物から形成されている。ここで、プタロシアニンに添加される金属は、銅、コバルト、亜鉛などが好ましい。また、有機半導体層150は、チエニレン及びビニレンのコオリマー、コポリマー、チオフェン、ペリレンまたはコロネンとそれらの置換基を含む誘導体、前記物質のアロマチックまたはヘテロアロマチックリングに炭素数1乃至30個のハイドロカーボンチェーンを1個以上含む誘導体のいづれか1つの化合物から形成されている。
隔壁絶縁層160及び有機半導体層150の上には、保護膜180が形成されている。保護膜180はドレーン電極175を露出する接触孔181を有する。保護膜180上には、接触孔181を通じてドレーン電極175と連結される画素電極190が形成されている。
[作用]
上述のように構成された本発明の第1実施例による有機薄膜トランジスタ表示板の作用を説明する。
例えば、第1実施例における有機薄膜トランジスタがP型半導体であるとする。ゲート電極123、ソース電極173及びドレーン電極175に電圧を印加しない場合、有機半導体層150内の電荷は全て有機半導体層150内に均等に広がる。ソース電極173とドレーン電極175の間に電圧が印加されると、低電圧の下では電圧に比例してソース電極173とドレーン電極175との間には電流が流れる。この時、ゲート電極123に正の電圧を印加すると、この印加された電圧により電界が発生し、これにより有機半導体層150内に均一に広がっていた正の電荷が全て有機半導体層150内の上方に押し上げられる。したがって、ゲート絶縁層140に近い部分には電導電荷のない層が作られる。この層を空乏層と言う。この場合、ソース電極173とドレーン電極175に電圧を印加すれば、電導可能なキャリアが減るので、ゲート電極123に電圧を印加しないときよりも少ない電流が流れる。
逆に、ゲート電極123に負の電極を印加すれば、この印加された電圧により電界が発生し、これによって有機半導体層150とゲート絶縁層140の間に正の電荷が誘導され、その結果、ゲート絶縁層140と近い部分に電荷量の多い層が作られる。この層を蓄積層と言う。この場合には、ソース電極173とドレーン電極175に電圧を印加すれば、ソース電極173とドレーン電極175との間にはより多くの電流が流れる。したがって、ソース電極173とドレーン電極175の間に電圧を印加した状態で、ゲート電極123に正の電圧と負の電圧を交互に印加することによって、これに伴い有機半導体層140内の伝導電荷の分布状態が変化してソース電極173とドレーン電極175の間に流れる電流の量を制御することができる。このような電流量比率を点滅比という。点滅比が大きいほど優れたトランジスタとなる。
[製造方法]
次に、第1実施例による有機薄膜トランジスタ表示板の製造方法を詳細に説明する。
図3a乃至図3fは、本発明の第1実施例による製造方法を示すものである。まず、図3aに示すように、透明な絶縁基板110上にゲート電極123を含むゲート配線121、123、125を形成する。透明な絶縁基板110には、ガラス、シリコンまたはプラスチックが用いられる。そして、ゲート配線121、123、125は、絶縁基板110上に金などの導電層を蒸着し、これを写真エッチング方法でパターニングして形成する。
次に、図3bに示すように、絶縁基板110及びゲート電極123上にゲート絶縁層140を形成する。ゲート絶縁層140は、化学気相蒸着法(Chemical Vapor Deposition、:CVD法)によって窒化ケイ素または酸化ケイ素などの絶縁物質を500〜3000Åの厚さに蒸着し、写真エッチング法によってパターニングして、ゲート電極123上部及びその周辺に局部的に絶縁膜を残し、OTSに浸して表面処理を施して形成する。
次に、図3cに示すように、ゲート絶縁層140上に隔壁絶縁層160を形成する。隔壁絶縁層160は、窒化ケイ素や酸化ケイ素などの無機絶縁物質または有機絶縁物質を積層し、写真エッチング法によってトレンチ溝161を形成する。トレンチ溝161は、ゲート絶縁層140の一部が露出されるように形成し、側壁が傾斜して形成されるのが好ましい。このようなトレンチ溝161は、有機半導体がソース電極173とドレーン電極175の間の位置に正確に印刷されるようにする枠の役割をする。
次に、図3dに示すように、ゲート絶縁層140及び隔壁絶縁層160の上にソース電極173及びドレーン電極175を含むデータ配線171、173、175、179を形成する。これは、金などの導電層を真空熱蒸着で形成した後、写真エッチング法によってパターニングして形成する。
次に、図3eに示すように、トレンチ溝161に有機半導体を印刷して有機半導体層150を形成する。有機半導体は、トレンチ溝161に滴下され有機半導体層150を形成する。有機半導体を溶液状態にして滴下する際に、有機半導体の滴下量が常に一定ではなく異なれば周囲に拡散する程度も異なる場合もあるが、トレンチ溝161によって枠が形成されているので、有機半導体層150の形態は常に均一なものに形成される。即ち、有機半導体の滴下量の違いに関係なく、有機半導体層150の形態は常に一定に形成される。滴下後には、熱を加える等の方法によって有機半導体層150を結晶化させる。
次に、図3fに示すように、均一な形態に形成された有機半導体層150と隔壁絶縁層160及びデータ配線171、173、175、179とを覆う保護膜180を積層する。次に、写真エッチングをしてドレーン電極175が露出されるように接触孔181を形成する。最後に、接触孔181を通じてドレーン電極175と連結される画素電極190を保護膜180上に形成する。
<第2実施例>
[構造]
次に、本発明の第2実施例による有機半導体薄膜トランジスタ表示板の構造を詳細に説明する。本発明の第2実施例による有機半導体薄膜トランジスタ表示板を図4に示す。ここで、既に示した図面と同じ参照符号は同じ機能をもつ同じ部材を指す。
図4は本発明の第2実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図である。図1は本発明の第2実施例による有機半導体薄膜トランジスタ表示板の配置図でもある。
図1及び図4を参照すると、透明な絶縁基板110上に金属パターンのゲート配線121、123、125が形成されている。ゲート配線121、123、125は、横方向に長く形成されているゲート線121と、ゲート線121の一部分であるゲート電極123とを含む。この時、ゲート線121の一端125は、外部回路との連結のために幅が拡張されている。
そして、ゲート電極123上には局部的にゲート絶縁層140が形成されている。ここで、ゲート絶縁層140は、OTSによって表面処理されたSiO2膜からなる。
ゲート絶縁層140上には隔壁絶縁層160が形成されている。隔壁絶縁層160には、有機膜または窒化ケイ素のような誘電物質を用いられる。
隔壁絶縁層160は、有機半導体層150の枠の役割をするトレンチ溝161を有する。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない場合、そして滴下サイズにばらつきがある場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層150の形態が不均一に形成されることを防止するため、トレンチ溝161を形成する。即ち、トレンチ溝161は、溶液状態の有機半導体が一定の位置に形成されるための枠の役割を担う。
次に、隔壁絶縁層160が形成するトレンチ溝161内には有機半導体が充填され、有機半導体層150をなしている。有機半導体には、水溶液や有機溶媒に溶解される高分子物質や低分子物質が用いられる。高分子有機半導体は、一般に溶媒に溶解され易いので印刷工程に適している。また、低分子有機半導体を使用する場合は、有機溶媒に溶解され易いものを用いる。有機半導体層150の具体的な物質の例については、第1実施例で記載したので省略する。
有機半導体層150及び隔壁絶縁層160の上には、データ配線171、173、175、179が形成されている。データ配線171、173、175、179は、ゲート線121と垂直に交差して画素領域を定義するデータ線171と、データ線171の分枝であってゲート電極123と一部重畳するソース電極173と、ソース電極173と分離され、ゲート電極123に対してソース電極173の反対側に形成されているドレーン電極175とを含む。この時、データ線171の一端は外部回路との連結のために幅が拡張されている。また、ソース電極173及びドレーン電極175は、有機半導体層150の上にかけて形成されている。
データ配線171、173、175、179の上には、保護膜180が形成されている。保護膜180は、ドレーン電極175を露出する接触孔181を有する。保護膜180上には、接触孔181を通じてドレーン電極175と連結される画素電極190が形成されている。
ここで、本発明の第1実施例による薄膜トランジスタ表示板と本発明の第2実施例による薄膜トランジスタ表示板との相違点をまとめる。第1実施例では、ソース電極173及びドレーン電極175は有機半導体層150の下に形成される場合の例であり、一方、第2実施例では、ソース電極173及びドレーン電極175が有機半導体層150の上に形成される場合の例である。
[作用]
上記のように構成された本発明の第2実施例による有機薄膜トランジスタ表示板の作用は、第1実施例と同様の作用を有している。
[製造方法]
次に、第2実施例による有機半導体薄膜トランジスタ表示板の製造方法を詳細に説明する。図5a乃至図5fは、本発明の第2実施例による製造方法を示すものである。まず、図5aに示すように、透明な絶縁基板110上にゲート電極123を含むゲート配線121、123、125を形成する。透明な絶縁基板110には、ガラス、シリコンまたはプラスチックが用いられる。そして、ゲート配線121、123、125は、絶縁基板110上に金などの導電層を蒸着し、これを写真エッチング方法でパターニングして形成する。
次に、図5bに示すように、絶縁基板110及びゲート電極123上にゲート絶縁層140を形成する。ゲート絶縁層140は、CVD法によって窒化ケイ素または酸化ケイ素などの絶縁物質を500〜3000Åの厚さに蒸着し、写真エッチング法によってパターニングして、ゲート電極123上部及びその周辺にのみ局部的に絶縁膜を残し、OTSに浸して表面処理を施して形成する。
次に、図5cに示すように、ゲート絶縁層140上に隔壁絶縁層160を形成する。隔壁絶縁層160は、窒化ケイ素や酸化ケイ素などの無機絶縁物質または有機絶縁物質を積層し、写真エッチング法によってトレンチ溝161を形成する。トレンチ溝161は、ゲート絶縁層140の一部が露出されるように形成し、側壁が傾斜するように形成するのが好ましい。このようなトレンチ溝161は、有機半導体がソース電極173とドレーン電極175の間の位置に正確に印刷されるようにする枠の役割をする。
次に、図5dに示すように、トレンチ溝161に有機半導体を印刷して有機半導体層150を形成する。有機半導体は、トレンチ溝161に滴下され有機半導体層150を形成する。有機半導体を溶液状態にして滴下する際に、有機半導体の滴下量が常に一定ではなく異なれば周囲に拡散される程度もが異なる場合があるが、トレンチ溝161によって枠が形成されているので、有機半導体層150の形態は常に均一なものに形成される。即ち、有機半導体の滴下量の違いに関係なく、有機半導体層150の形態は常に一定に形成される。滴下後には、熱を加える等の方法によって有機半導体層150を結晶化させる。
次に、図5eに示すように、有機半導体層150と隔壁絶縁層160の上にソース電極173及びドレーン電極175を含むデータ配線171、173、175、179を形成する。これは金などの導電層を真空熱蒸着によって形成した後、写真エッチング法によってパターニングして形成する。
次に、図5fに示すように、データ配線171、173、175、179と隔壁絶縁層160とを覆う保護膜180を積層する。次に、写真エッチングをしてドレーン電極175を露出する接触孔181を形成する。最後に、接触孔181を通じてドレーン電極175と連結される画素電極190を保護膜180上に形成する。
以上の第1及び第2実施例のように、有機半導体層150が形成される部分の下に、OTS表面処理された酸化シリコン膜を形成すると、有機半導体の結晶性が向上しかつ薄膜トランジスタの性能が向上する。
OTS表面処理された酸化シリコン膜の代わりに、特殊な有機絶縁膜を用いる場合について第3及び第4実施例で説明する。
<第3実施例>
[構造]
次に、本発明の第3実施例による有機半導体薄膜トランジスタ表示板の構造を詳細に説明する。本発明の第3実施例による有機半導体薄膜トランジスタ表示板を図6に示す。ここで、既に示した図面と同一な参照符号は同じ機能をもつ同じ部材を指す。
図6は本発明の第3実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図である。図1は本発明の第3実施例による有機半導体薄膜トランジスタ表示板の配置図でもある。
図1及び図6を参照すると、透明な絶縁基板110上に金属パターンのゲート配線121、123、125が形成されている。ゲート配線121、123、125は、横方向に長く形成されているゲート線121と、ゲート線121の一部分であるゲート電極123とを含む。この時、ゲート線121の一端125は外部回路との連結のために幅が拡張されている。
また、絶縁基板110上に隔壁絶縁層160が形成されている。隔壁絶縁層160は、有機膜または窒化ケイ素のような誘電物質を用いる。
隔壁絶縁層160は、有機半導体層150の枠の役割をするトレンチ溝161を有する。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない場合、そして滴下サイズにばらつきがある場合に、有機半導体が周囲に拡散する程度が各々異なって有機半導体層150の形態が不均一に形成されることを防止するため、トレンチ溝161を形成する。即ち、トレンチ溝161は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。この時、トレンチ溝161は、ゲート電極123を露出するように形成される。
そしてトレンチ溝161内に局部的にゲート絶縁層140が形成されている。ここで、ゲート絶縁層140は、下記式1で示される置換されたマレイミドと置換されたスチレンとの共重合体であるマレイミドスチレンや、ポリビニルフェノール及びモディファイドシアノエチルプルランなどの有機物質のうち、少なくとも1つからなっている。これらの有機物質は、隔壁絶縁層160を構成する物質に比べて高い誘電率を持つ。ここで、モディファイドシアノエチルプルランは、日本の信越化学工業株式会社が提供している式2の構造の材料を改質して得られる。
Figure 0005323299
Figure 0005323299
ゲート絶縁層140と隔壁絶縁層160の上には、データ配線171、173、175、179が形成されている。データ配線171、173、175、179は、ゲート線121と垂直に交差して画素領域を定義するデータ線171と、データ線171の分枝でありゲート電極123と一部重畳するソース電極173と、ソース電極173と分離されゲート電極123に対してソース電極173の反対側に形成されているドレーン電極175とを含む。この時、データ線171の一端は外部回路との連結のために幅が拡張されている。また、ソース電極173とドレーン電極175は、トレンチ溝161が形成されている領域の内部と外部にかけて形成されている。トレンチ溝161が形成されている領域内部においては、ソース電極173およびドレーン電極175はゲート絶縁膜140を介在してゲート電極123と部分的に重畳している。
次に、隔壁絶縁層160が形成するトレンチ溝161内のゲート絶縁膜140とソース電極173とドレーン電極175の上には、有機半導体が充填されて有機半導体層150をなしている。有機半導体は、水溶液や有機溶媒に溶解される高分子物質や低分子物質が用いられる。一般に高分子有機半導体は溶媒に溶解され易いので、印刷工程に適している。また、低分子有機半導体を使用する場合は、有機溶媒に溶解され易い物質を用いる。有機半導体層150の具体的な物質の例については、第1実施例で記載したので説明を省略する。
有機半導体層150とデータ配線171、173、175、179と隔壁絶縁膜160との上には、保護膜180が形成されている。保護膜180は、ドレーン電極175を露出する接触孔181を有する。保護膜180上には、接触孔181を通じてドレーン電極175と連結される画素電極190が形成されている。
[作用]
上記のように構成された本発明の第3実施例による有機薄膜トランジスタ表示板の作用は、第1実施例と同様の作用を有している。
[製造方法]
次に、本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造方法を詳細に説明する。図7a乃至図7fは、本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造方法を示すものである。
まず、図7aに示すように、透明な絶縁基板110上にゲート電極123を含むゲート配線121、123、125を形成する。透明な絶縁基板110には、ガラス、シリコンまたはプラスチックが用いられる。そして、ゲート配線121、123、125は、絶縁基板110上に金などの導電層を蒸着し、これを写真エッチング法でパターニングして形成する。
次に、図7bに示すように、絶縁基板110上に隔壁絶縁層160を形成する。隔壁絶縁層160は、窒化ケイ素や酸化ケイ素などの無機絶縁物質、または有機絶縁物質を積層し、写真エッチング法によってトレンチ溝161を形成する。トレンチ溝161は、ゲート電極123が露出されるように形成し、その側壁が絶縁基板に垂直な方向に対して傾斜するように形成するのが好ましい。このようなトレンチ溝161は、ゲート絶縁層140及び有機半導体が、ソース電極173とドレーン電極175の間の位置に正確に印刷できるように枠の役割をする。
次に、図7cに示すように、トレンチ溝161内の絶縁基板110及びゲート電極123上にゲート絶縁層140を形成する。ゲート絶縁層140は、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランなどの有機物質のうち少なくとも1つ以上の化合物を印刷して形成する。
次に、図7dに示すように、ゲート絶縁層140と隔壁絶縁層160の上に、ソース電極173及びドレーン電極175を含むデータ配線171、173、175、179を形成する。これは金などの導電層を真空熱蒸着で形成した後、写真エッチング法によってパターニングして形成する。
次に、図7eに示すように、トレンチ溝161に有機半導体を印刷して有機半導体層150を形成する。有機半導体は、トレンチ溝161に滴下されて有機半導体層150を形成する。有機半導体を溶液状態にして滴下する際、有機半導体の滴下量が常に一定ではなく異なれば周囲に拡散する程度も異なる場合があるが、トレンチ溝161によって枠が形成されているので、有機半導体層150の形態は常に均一なものに形成される。即ち、有機半導体の滴下量の違いに関係なく、有機半導体層150の形態は常に一定に形成される。滴下後には熱を加える等の方法によって有機半導体層150を結晶化させる。
次に、図7fに示すように、均一なものに形成された有機半導体層150と隔壁絶縁層160とデータ配線171、173、175、179とを覆う保護膜180を積層する。次に写真エッチングをしてドレーン電極175が露出されるように接触孔181を形成する。最後に、接触孔181を通じてドレーン電極175と連結される画素電極190を保護膜180上に形成する。
<第4実施例>
[構造]
次に、本発明の第4実施例による有機半導体薄膜トランジスタ表示板の構造を詳細に説明する。本発明の第4実施例による有機半導体薄膜トランジスタ表示板を図8に示す。ここで、既に示した図面と同一な参照符号は同じ機能をもつ同じ部材を指す。図8は本発明の第4実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図である。図1は本発明の第4実施例による有機半導体薄膜トランジスタ表示板の配置図でもある。
図1及び図8を参照すると、透明な絶縁基板110上に金属パターンのゲート配線121、123、125が形成されている。ゲート配線121、123、125は、横方向に長く形成されているゲート線121と、ゲート線121の一部分であるゲート電極123とを含む。この時、ゲート線121の一端125は、外部回路との連結のために幅が拡張されている。
また、絶縁基板110上に隔壁絶縁層160が形成されている。隔壁絶縁層160は、有機膜または窒化ケイ素のような誘電物質を用いる。
隔壁絶縁層160は、有機半導体層150の枠の役割をするトレンチ溝161を有する。有機半導体が印刷される時に、有機半導体の滴下サイズが有機半導体を印刷する場所よりも大きい場合や、正確な位置に有機半導体が滴下されない時、そして滴下サイズにばらつきがある場合、有機半導体が周囲に拡散する程度が各々異なって有機半導体層150の形態が不均一に形成されることを防止するため、トレンチ溝161を形成する。即ち、トレンチ溝161は、溶液状態の有機半導体が一定の位置に形成するための枠の役割を担う。
この時、トレンチ溝161はゲート電極123を露出するように形成される。そして、トレンチ溝161内に局部的にゲート絶縁層140が形成されている。ここで、ゲート絶縁層140は、置換されたマレイミドと、置換されたスチレンとの共重合体であるマレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランなどの有機物質のうち少なくとも1つの化合物から形成される。
次に、隔壁絶縁層160が形成するトレンチ溝161内のゲート絶縁膜140上に有機半導体が充填されて有機半導体層150をなしている。有機半導体は、水溶液や有機溶媒に溶解される高分子物質や低分子物質が用いられる。一般に高分子有機半導体は溶媒に溶解され易いので、印刷工程に適している。また、低分子有機半導体を使用する場合は、有機溶媒に溶解され易いものを用いる。有機半導体の具体的な例は第1実施例で記載したので説明を省略する。
次に、有機半導体層150と隔壁絶縁層160の上には、データ配線171、173、175、179が形成されている。データ配線171、173、175、179は、ゲート線121と垂直に交差して画素領域を定義するデータ線171と、データ線171の分枝でありゲート電極123と一部重なるソース電極173と、ソース電極173と分離されゲート電極123に対してソース電極173の反対側に形成されているドレーン電極175とを含む。この時、データ線171の一端は、外部回路との連結のために幅が拡張されている。また、ソース電極173とドレーン電極175は、トレンチ溝161が形成されている領域の内部と外部にかけて形成されている。トレンチ溝161が形成されている領域内部においては、ソース電極173とドレーン電極175はゲート絶縁膜140を介在してゲート電極123と部分的に重畳している。
有機半導体層150とデータ配線171、173、175、179と隔壁絶縁膜160との上には、保護膜180が形成されている。保護膜180は、ドレーン電極175を露出する接触孔181を有する。
保護膜180上には、接触孔181を通じてドレーン電極175と連結される画素電極190が形成されている。
ここで、本発明の第3実施例による薄膜トランジスタ表示板と本発明の第4実施例による薄膜トランジスタ表示板との相違点をまとめる。第3実施例では、ソース電極173及びドレーン電極175は有機半導体層150の下に形成される場合の例であり、一方、第4実施例では、ソース電極173及びドレーン電極175は有機半導体層150の上に形成される場合の例である。
[作用]
上記のように構成された本発明の第4実施例による有機薄膜トランジスタ表示板の作用は、第1実施例と同様の作用を有している。
[製造方法]
次に、第4実施例による有機半導体薄膜トランジスタ表示板の製造方法を詳細に説明する。図9a乃至図9fは、本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階を示すものである。
まず、図9aに示すように、透明な絶縁基板110上にゲート電極123を含むゲート配線121、123、125を形成する。透明な絶縁基板110には、ガラス、シリコンまたはプラスチックが用いられる。そして、ゲート配線121、123、125は、絶縁基板110上に金などの導電層を蒸着し、これを写真エッチング法によってパターニングして形成する。
次に、図9bに示すように、絶縁基板110上に隔壁絶縁層160を形成する。隔壁絶縁層160は、窒化ケイ素や酸化ケイ素などの無機絶縁物質または有機絶縁物質を積層し、写真エッチング法によってトレンチ溝161を形成する。トレンチ溝161は、ゲート電極123が露出されるように形成し、側壁が傾斜するように形成するのが好ましい。このようなトレンチ溝161は、ゲート絶縁層140及び有機半導体が、ソース電極173とドレーン電極175の間の位置に正確に印刷されるように枠の役割をする。
次に、図9cに示すように、トレンチ溝161内の絶縁基板110及びゲート電極123上にゲート絶縁層140を形成する。ゲート絶縁層140は、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランなどの有機物質のうち少なくとも1つ以上の化合物を印刷して形成する。
次に、図9dに示すように、トレンチ溝161内のゲート絶縁膜140上に有機半導体を印刷して有機半導体層150を形成する。有機半導体は、トレンチ溝161に滴下され有機半導体層150を形成する。有機半導体を溶液状態にして滴下する際に、有機半導体の滴下量が常に一定ではなく異なれば周囲に拡散される程度も異なる場合があるが、トレンチ溝161によって枠が形成されているので、有機半導体層150の形態は常に均一なものに形成される。即ち、有機半導体の滴下量の違いに関係なく、有機半導体層150の形態は常に一定に形成される。滴下後には熱を加える等の方法によって有機半導体層150を結晶化させる。
次に、図9eに示すように、有機半導体層150と隔壁絶縁層160上にソース電極173及びドレーン電極175を含むデータ配線171、173、175、179を形成する。これは金などの導電層を真空熱蒸着で形成した後、写真エッチング法でパターニングして形成する。
次に、図9fに示すように、有機半導体層150と隔壁絶縁層160とデータ配線171、173、175、179とを覆う保護膜180を積層し、写真エッチング法によってドレーン電極175が露出されるように接触孔181を形成する。最後に、ドレーン電極175と接触孔181を通じて連結される画素電極190を保護膜180上に形成する。
以上のように、有機半導体層150が形成される部分に、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランなどの有機物質からなる絶縁膜140を、有機半導体層150が形成される部分に形成すると、有機半導体の結晶性が向上し、薄膜トランジスタの性能が向上する。
<実施例による効果>
以下より、本発明の実施例1乃至実施例4による有機半導体薄膜トランジスタについての効果を詳細に説明する。
図10は、本発明の実施例による有機半導体薄膜トランジスタと従来の技術による有機半導体薄膜トランジスタのI-V特性を比較するグラフである。図10によると、未処理の酸化シリコン膜上に有機半導体層を形成した場合よりも、OTS表面処理を施した酸化シリコン膜上に有機半導体層を形成した場合(第1及び第2実施例)の方が、薄膜トランジスタのI-V特性の向上がみられる。さらに、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランなどからなる有機物質膜上に有機半導体層を形成した場合(第3及び第4実施例)は、I-V特性向上の程度がさらに大きい。
このようなI-V特性の向上は、有機半導体の結晶性が下部膜の表面状態に依存して変化することに起因する。
図11aは従来の技術による有機半導体薄膜トランジスタの半導体層表面写真である。図11bは本発明の第1及び第2実施例による薄膜トランジスタの半導体層表面写真である。さらに、図11cは本発明の第3及び第4実施例による薄膜トランジスタの半導体層表面写真である。図11aと、11bと、11cとを比較すると、図11aの従来の半導体層に比べて図11bの第1及び第2実施例による半導体層の結晶粒の方が大きい。さらに、図11bの第1及び第2実施例による半導体層の結晶粒よりも、図11cの第3及び第4実施例による半導体層の結晶粒の方がより大きいことが理解できる。このように、半導体層の結晶粒のサイズが増加すれば、電荷移動度とオン電流とオフ電流の比率:すなわち点滅比(Ion/Ioff)が大きくなり、薄膜トランジスタの性能が向上する。
より具体的に、有機半導体としてペンタシンを用いた場合と、P3HTを用いた場合における、その下部膜の種類による有機半導体の電荷移動度及び点滅比(Ion/Ioff)を表1、2に示す。
Figure 0005323299
Figure 0005323299
本発明の実施例では、OTS表面処理を施した酸化ケイ素や特殊有機絶縁物質からなるゲート絶縁膜140を有機半導体層150下部にのみ局部的に形成するが、それは、特殊有機絶縁物質が高価であり、高誘電率を有するという点を考慮したためである。高誘電率を有する特殊有機絶縁物質を配線間の絶縁にそのまま用いると、配線間の寄生容量が増加し、RC遅延が過度に大きくなる等の問題を起こす。
したがって、有機半導体層150の下部のゲート絶縁層140にのみ高誘電率を有する特殊有機絶縁物質を使用し、その他の絶縁層には低誘電率の絶縁物質を使用することにより、有機半導体の結晶性を向上し、高いトランジスタ特性が得られ、さらには寄生容量を低減させることができ、RC遅延を防ぐことができる。
本発明を添付した図面に示された一実施例を参考にして説明したが、これは例示に過ぎず、当該技術分野における通常の知識を有する者であれば、この実施例に基づいて様々な変形及び均等な他の実施例を実現することができる。よって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想によって決まらなければならない。
本発明の第1実施例、第2実施例、第3実施例および第4実施例による有機半導体薄膜トランジスタ表示板の配置図 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第1実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第2実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第3実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の断面図であって、図1のII-II´線による断面図 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の第4実施例による有機半導体薄膜トランジスタ表示板の製造段階 本発明の実施例による有機半導体薄膜トランジスタと従来技術による有機半導体薄膜トランジスタのI-Vの特性の比較グラフ 従来技術による有機半導体薄膜トランジスタの半導体層表面写真 本発明の第1及び第2実施例による薄膜トランジスタの半導体層表面写真 本発明の第3及び第4実施例による薄膜トランジスタの半導体層表面写真
符号の説明
110 絶縁基板
121 ゲート線
123 ゲート電極
140 ゲート絶縁層
150 有機半導体層
160 隔壁絶縁層
161 トレンチ溝
173 ソース電極
175 ドレーン電極
180 保護膜
181 接触孔
190 画素電極

Claims (4)

  1. 絶縁基板上にゲート電極を形成する段階と、
    前記ゲート電極を露出するトレンチ溝を有する隔壁絶縁膜を形成する段階と、
    前記トレンチ溝の内部に、前記ゲート電極と、前記トレンチ溝内の前記絶縁基板とを覆うゲート絶縁層を局部的に形成する段階と、
    前記ゲート絶縁層及び前記隔壁絶縁膜上にソース電極及びドレーン電極を形成する段階と、
    前記トレンチ溝に有機半導体層を形成する段階と、
    前記有機半導体層、前記隔壁絶縁層、前記ソース電極及び前記ドレーン電極の上に、前記ドレーン電極を露出する接触孔を有する保護膜を形成する段階と、
    前記接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
    を含み、
    前記ゲート絶縁層は、その誘電率が前記隔壁絶縁層の誘電率より大きい有機絶縁物質からなる、有機半導体薄膜トランジスタ表示板の製造方法。
  2. 前記ゲート絶縁層を形成する段階では、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物を印刷してゲート絶縁層を形成する、請求項1に記載の有機半導体薄膜トランジスタ表示板の製造方法。
  3. 絶縁基板上にゲート電極を形成する段階と、
    前記ゲート電極を露出するトレンチ溝を有する隔壁絶縁膜を形成する段階と、
    前記トレンチ溝の内部に、前記ゲート電極と、前記トレンチ溝内の前記絶縁基板とを覆うゲート絶縁層を局部的に形成する段階と、
    前記トレンチ溝内部の前記ゲート絶縁層上に有機半導体層を形成する段階と、
    前記有機半導体層及び前記隔壁絶縁膜上にソース電極及びドレーン電極を形成する段階と、
    前記ソース及びドレーン電極上に前記ドレーン電極を露出する接触孔を有する保護膜を形成する段階と、
    前記接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
    を含み、
    前記ゲート絶縁層は、その誘電率が前記隔壁絶縁層の誘電率より大きい有機絶縁物質からなる、有機半導体薄膜トランジスタ表示板の製造方法。
  4. 前記ゲート絶縁層を形成する段階では、マレイミドスチレン、ポリビニルフェノール及びモディファイドシアノエチルプルランのうちの少なくとも1つの化合物を印刷してゲート絶縁層を形成する、請求項に記載の有機半導体薄膜トランジスタ表示板の製造方法。
JP2004250325A 2003-08-28 2004-08-30 有機半導体を用いた薄膜トランジスタ表示板の製造方法 Expired - Fee Related JP5323299B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-060014 2003-08-28
KR1020030060014A KR100973811B1 (ko) 2003-08-28 2003-08-28 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005079598A JP2005079598A (ja) 2005-03-24
JP5323299B2 true JP5323299B2 (ja) 2013-10-23

Family

ID=34214738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250325A Expired - Fee Related JP5323299B2 (ja) 2003-08-28 2004-08-30 有機半導体を用いた薄膜トランジスタ表示板の製造方法

Country Status (4)

Country Link
US (2) US7880170B2 (ja)
JP (1) JP5323299B2 (ja)
KR (1) KR100973811B1 (ja)
TW (1) TWI366269B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684176B1 (ko) * 2004-12-16 2007-02-20 한국전자통신연구원 저온 능동 구동 표시 소자 및 그 제조 방법
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8053850B2 (en) * 2005-06-30 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof
KR100695013B1 (ko) * 2005-07-25 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101240656B1 (ko) 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
KR100953652B1 (ko) * 2005-08-18 2010-04-20 삼성모바일디스플레이주식회사 유기 박막 트랜지스터 및 그 제조 방법
KR101240653B1 (ko) * 2006-04-26 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039238A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007109798A (ja) * 2005-10-12 2007-04-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ
KR20070053060A (ko) 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
KR101219047B1 (ko) 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR20070063300A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7800101B2 (en) 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP4831406B2 (ja) * 2006-01-10 2011-12-07 ソニー株式会社 半導体装置の製造方法
KR101189218B1 (ko) 2006-04-12 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101261608B1 (ko) 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101240657B1 (ko) * 2006-04-28 2013-03-08 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101240654B1 (ko) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101163791B1 (ko) * 2006-05-16 2012-07-10 삼성전자주식회사 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
CN101461047B (zh) * 2006-06-07 2011-06-15 松下电器产业株式会社 半导体元件及其制造方法以及电子器件及其制造方法
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101244898B1 (ko) 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101197059B1 (ko) 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080006316A (ko) 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
KR101265217B1 (ko) 2006-07-20 2013-05-23 삼성디스플레이 주식회사 유기 박막트랜지스터 기판 및 그 제조방법
KR101198907B1 (ko) 2006-07-28 2012-11-08 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20080013300A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR20080026989A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP2008109116A (ja) * 2006-09-26 2008-05-08 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5181586B2 (ja) * 2006-09-26 2013-04-10 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
KR101326130B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101302636B1 (ko) * 2007-08-30 2013-09-03 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US9520563B2 (en) * 2007-11-21 2016-12-13 The Board Of Trustees Of The Leland Stanford Junior University Patterning of organic semiconductor materials
KR100931491B1 (ko) * 2008-04-07 2009-12-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 및 그의 제조방법
JP2010016280A (ja) * 2008-07-07 2010-01-21 Konica Minolta Holdings Inc 有機tftの製造方法、及び有機tft
KR101508780B1 (ko) 2008-09-18 2015-04-03 삼성전자주식회사 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
JP5422972B2 (ja) * 2008-11-18 2014-02-19 コニカミノルタ株式会社 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
TWI386745B (zh) * 2009-06-17 2013-02-21 Au Optronics Corp 薄膜電晶體陣列基板及其製造方法
JP2011528608A (ja) * 2009-09-29 2011-11-24 エム. アイ. テック カンパニー, インコーポレイテッド 移植用チューブおよびそのコーティング方法
GB2480876B (en) * 2010-06-04 2015-02-25 Plastic Logic Ltd Conductive elements in organic electronic devices
TWI419094B (zh) 2010-09-10 2013-12-11 Au Optronics Corp 可撓性顯示面板
WO2013061528A1 (ja) * 2011-10-24 2013-05-02 パナソニック株式会社 薄膜トランジスタ、有機el発光素子及び薄膜トランジスタの製造方法
KR102067122B1 (ko) * 2012-01-10 2020-01-17 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
TWI493631B (zh) * 2012-05-31 2015-07-21 Au Optronics Corp 半導體元件及其製造方法
KR102022526B1 (ko) * 2012-10-31 2019-09-18 엘지디스플레이 주식회사 초고휘도 백 라이트 유닛을 사용하는 평판 표시장치용 박막 트랜지스터 기판
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
KR102065764B1 (ko) 2013-12-31 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN103915580B (zh) * 2014-03-31 2016-06-29 京东方科技集团股份有限公司 一种woled背板及其制作方法
TWI571687B (zh) 2014-05-16 2017-02-21 友達光電股份有限公司 顯示面板及其陣列基板
CN104300005A (zh) * 2014-09-25 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104766877B (zh) * 2015-04-10 2017-11-28 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN106847744B (zh) * 2017-02-20 2020-10-02 合肥京东方光电科技有限公司 阵列基板的制备方法、阵列基板及显示装置
CN107369716B (zh) 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
KR20210006139A (ko) 2019-07-08 2021-01-18 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 표시판 및 전자 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931521B2 (ja) * 1979-07-23 1984-08-02 信越化学工業株式会社 シアノエチルプルランおよびその製造方法
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
KR19980032958A (ko) * 1996-10-15 1998-07-25 스코트 리트만 N형 유기 반도체 화합물을 포함한 박막트랜지스터를 구비한 장치
TW421608B (en) * 1996-11-12 2001-02-11 Mitsubishi Gas Chemical Co Method for drying resin-used electronic parts
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6953947B2 (en) * 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP3515507B2 (ja) 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP2002322173A (ja) * 2001-04-27 2002-11-08 Nippon Hoso Kyokai <Nhk> 有機化合物、半導体装置、有機el素子並びに表示装置
KR100399283B1 (ko) * 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP4704629B2 (ja) * 2001-09-07 2011-06-15 株式会社リコー 薄膜トランジスタ及びその製造方法
JP3980312B2 (ja) * 2001-09-26 2007-09-26 株式会社日立製作所 液晶表示装置およびその製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates

Also Published As

Publication number Publication date
KR100973811B1 (ko) 2010-08-03
JP2005079598A (ja) 2005-03-24
TW200522362A (en) 2005-07-01
KR20050023012A (ko) 2005-03-09
US20050045885A1 (en) 2005-03-03
US20110084260A1 (en) 2011-04-14
US8319223B2 (en) 2012-11-27
TWI366269B (en) 2012-06-11
US7880170B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
US7341897B2 (en) Method of fabricating thin film transistor
US6864504B2 (en) Planar polymer transistor
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
EP2924754B1 (en) Method for producing an organic transistor and organic transistor
JP5476580B2 (ja) 縦型有機半導体デバイス
US20110186830A1 (en) Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
US7241652B2 (en) Method for fabricating organic thin film transistor
JP2010524217A (ja) 有機薄膜トランジスタ
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
US7151275B2 (en) Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
US7049631B2 (en) Organic thin film transistor comprising buffer layer
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100925460B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
TWI450429B (zh) 有機薄膜電晶體及其製造方法
JP2008140883A (ja) 有機薄膜トランジスタ
JP2003086805A (ja) 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
JP5659567B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120612

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees