JP4831406B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4831406B2
JP4831406B2 JP2006002009A JP2006002009A JP4831406B2 JP 4831406 B2 JP4831406 B2 JP 4831406B2 JP 2006002009 A JP2006002009 A JP 2006002009A JP 2006002009 A JP2006002009 A JP 2006002009A JP 4831406 B2 JP4831406 B2 JP 4831406B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor layer
substrate
pattern
stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006002009A
Other languages
English (en)
Other versions
JP2007184437A (ja
Inventor
章裕 野元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006002009A priority Critical patent/JP4831406B2/ja
Priority to TW095149277A priority patent/TW200746434A/zh
Priority to US11/620,527 priority patent/US8017431B2/en
Priority to KR1020070002100A priority patent/KR20070075299A/ko
Priority to EP07100278A priority patent/EP1806794A3/en
Priority to CN2007100014841A priority patent/CN101000947B/zh
Publication of JP2007184437A publication Critical patent/JP2007184437A/ja
Priority to US13/220,251 priority patent/US8574952B2/en
Application granted granted Critical
Publication of JP4831406B2 publication Critical patent/JP4831406B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、乾式スタンプ法を用いて有機半導体層を形成する半導体装置の製造方法に関する。
薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。
現在、大部分の薄膜トランジスタは、半導体層としてアモルファスシリコンまたは多結晶シリコンを用いるＳｉ系無機半導体トランジスタである。これらの製造は、半導体層の形成に化学的気相成長法（Chemical Vapor Deposition；ＣＶＤ）などの真空処理室を必要とする成膜方法を用いるため、プロセスコストが高い。また、高温での熱処理が必要であることから、基板に耐熱性が要求される。
これに対して、有機半導体を利用した薄膜トランジスタは、活性層となる有機半導体層を低温で塗布成膜することが可能である。このため、低コスト化に有利であるとともに、プラスティック等の耐熱性のないフレキシブルな基板上への形成も可能である。
上述した有機半導体を用いたボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法について、図８を用いて説明すると、まず、基板１１上に設けられたゲート電極１２を覆う状態で、基板１１上にゲート絶縁膜１３を形成する。次に、ゲート絶縁膜１３上に、一対のソース電極１４とドレイン電極１５とを形成する。次いで、ソース電極１４とドレイン電極１５とを覆う状態で、ゲート絶縁膜１３の表面全域に有機半導体層２０を形成することで、ソース電極１４とドレイン電極１５との間に、有機半導体層２０からなるチャネル層２１を形成する。この有機半導体層２０の形成は、一般的にはスピンコート法で行われており、有機半導体材料の含有液（有機半導体インク）を塗布して、乾燥させる。
上述したような構成の薄膜トランジスタでは、ゲート絶縁膜１３の表面１３ａに撥水処理を行い、撥水層１６を形成することで、ゲート絶縁膜１３上に撥水層１６を介して形成される有機半導体層２０の移動度が向上し、オン電流が増大することが報告されている（例えば、非特許文献１参照）。
また、上記有機半導体層２０を、スピンコート法ではなく、乾式スタンプ法により形成することも報告されている（例えば、非特許文献２参照）。この場合には、図９（ａ）に示すように、転写用基板４０の表面をオクタデシルトリクロロシラン（(Octadecyl Tricholoro Silane(ＯＴＳ)）により撥水処理することで撥水層４１を形成する。ここで、この撥水層４１の表面を転写用基板４０の撥水面４１ａとする。
次いで、スピンコート法により、撥水面４１ａに有機半導体インクを塗布した後、乾燥させて有機半導体層２０を形成する。この際、有機半導体材料は、撥水面４１ａに接した状態で、結晶化される。ここで、結晶化の際に有機半導体層２０の撥水面４１ａに接した面を接触面２０ａとする。その後、有機半導体層２０に熱処理を行う。
次いで、図９（ｂ）に示すように、転写用基板４０における有機半導体層２０の形成面側にポリジメチルシロキサン（Poly Dimethyl Siloxane(ＰＤＭＳ)）からなるスタンプ基板３０を押圧することで、有機半導体層２０をスタンプ基板３０の表面に転写する。
続いて、図９（ｃ）に示すように、ソース電極１４とドレイン電極１５とが設けられた被転写基板１０のゲート絶縁膜１３の表面１３ａに、スタンプ基板３０における有機半導体層２０の形成面側を押圧する。
これにより、図９（ｄ）に示すように、ゲート絶縁膜１３の表面１３ａ全域に有機半導体層２０が転写され、ソース電極１４とドレイン電極１５との間に有機半導体層２０からなるチャネル層２１が形成される。この場合には、有機半導体層２０の結晶化の際に撥水面４１ａ（前記図９（ａ）参照）に接した接触面２０ａは、ゲート絶縁膜１３の表面１３ａに接している。
このような転写方法により形成された薄膜トランジスタでもトランジスタが正常に動作することが下記非特許文献２で報告されている。
Journal of Applied Physics,（米）2004年, Vol.96, p.5781 Journal of American Chemical Society,（米）2004年, Vol.126, p.13928-13929
しかし、上述したような非特許文献１および非特許文献２で報告されたような薄膜トランジスタでは、オン電流が十分に高くはなく、また、有機半導体層２０がゲート絶縁膜１３上の全域に設けられることで、隣接する素子と連通してしまうため、オフ電流が高くなる、という問題がある。このため、薄膜トランジスタのオン／オフ比を狭めてしまい、電気的特性が悪化してしまう。
また、オフ電流を低くするために、オフセット印刷の技術により、有機半導体インクをパターン印刷することも考えられる。しかし、オフセット印刷では、印刷版の表面に親水性パターンおよび撥水性パターンを形成し、有機半導体インクが付着しない領域を形成するが、有機半導体インクの溶媒として代表的なクロロホルムは、沸点が低く、蒸気圧が低いため、有機半導体インクを塗布するとすぐに溶媒が揮発し、有機半導体インクが薄膜化してしまう。このため、有機半導体インクのパターン形成が困難である。
上述したような課題を解決するために、本発明は、有機半導体層を用いた半導体装置の電気的特性を向上させる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、次のような工程を順次行うものである。まず、第１工程では、表面処理による撥水性パターンと親水性パターンとが設けられた転写用基板の表面に、有機半導体材料の含有液を塗布する工程を行う。次いで、第２工程では、転写用基板の表面に塗布された有機半導体材料の含有液を乾燥させることで、撥水性パターンに接した状態で、有機半導体材料を結晶化し、転写用基板の表面に有機半導体層を形成する工程を行う。続いて、第３工程では、転写用基板における有機半導体層の形成面側を、撥水性パターンよりも有機半導体層との密着性が高く、親水性パターンよりも有機半導体層との密着性が低いスタンプ基板の表面に押圧することで、スタンプ基板の表面に、撥水性パターン上の有機半導体層のパターンのみを転写する工程を行う。その後の第４工程では、スタンプ基板における有機半導体層のパターンの形成面側を被転写基板の表面に押圧することで、被転写基板の表面に有機半導体層のパターンを転写する工程を行う。そして、第２工程と第３工程との間または第３工程と第４工程との間に、有機半導体層に熱処理を行うことを特徴としている。
このような半導体装置の製造方法によれば、第２工程と第３工程との間または第３工程と第４工程との間に、有機半導体層に熱処理を行うことから、有機半導体材料の含有液中に溶存していた酸素が有機半導体層から除去される。これにより、有機半導体層中に酸素に起因する不純物電荷が過剰に残存することが防止され、有機半導体層の導電率が低下するため、オフ電流が低減される。また、転写用基板における有機半導体層を、撥水性パターンよりも有機半導体層との密着性が高く、親水性パターンよりも有機半導体層との密着性が低いスタンプ基板の表面に転写するため、撥水性パターン上の有機半導体層のみが転写され、有機半導体層が精度よくパターンニングされる。これにより、ソース電極とドレイン電極が設けられた被転写基板の表面に有機半導体層のパターンを転写することで、ソース電極とドレイン電極の間に有機半導体層からなるチャネル層を精度よくパターン形成することができるため、隣接する素子間で有機半導体層が連通することが防止される。これによってもオフ電流が低減される。したがって、半導体装置のオン／オフ比を増大させることが可能となる。
以上、説明したように、本発明の半導体装置の製造方法によれば、オン電流を増大させるまたはオフ電流を低減させることにより、半導体装置のオン／オフ比を増大させることができるため、半導体装置の電気的特性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の半導体装置の製造方法に係わる実施の形態の一例を、乾式スタンプ法を用いたボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法を例にとり、図１の製造工程断面図によって説明する。
まず、図１（ａ）に示すように、被転写基板１０は、例えばポリエーテルスルフォン（Poly Ether Sulfones(ＰＥＳ)）からなる下地基板１１上に、例えばマスクを用いた蒸着法によってアルミニウム（Ａｌ）からなるゲート電極１２を形成する。次に、ゲート電極１２を覆う状態で、下地基板１１上に例えばＳｉＯ2からなるゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３上に例えば金（Ａｕ）からなる一対のソース電極１４／ドレイン電極１５を形成する。上述した被転写基板１０では、ゲート絶縁膜１３の表面１３ａが、有機半導体層の被転写面となる。
一方、図１（ｂ）に示すように、撥水性を有する例えばＰＤＭＳからなる平板状のスタンプ基板３０の表面（撥水面）３０ａ全域に、例えばスピンコート法により、有機半導体材料の含有液（有機半導体インク）を塗布する。ここで、有機半導体インクには、例えばポリ−３ヘキシルチオフェン（poly(3-hexylthiophene(Ｐ３ＨＴ))からなる有機半導体材料をクロロホルムからなる溶媒に５ｍｇ／ｍｌの濃度に溶解させたものを用いることとする。なお、ここでは、有機半導体材料として、Ｐ３ＨＴを用いた例について説明するが、フルオレン−ジチオフェン共重合体（Ｆ２Ｔ８）等の他の有機半導体材料を用いた場合であっても、本発明は適用可能である。
ここで、クロロホルムは沸点が低く、揮発性が高いため、塗布した直後にクロロホルムが揮発して有機半導体インクが乾燥することで薄膜化される。この際、有機半導体材料は撥水面３０ａに接した状態で結晶化され、撥水面３０ａに有機半導体層２０が形成される。ここで、結晶化の際に、有機半導体層２０の撥水面３０ａに接した面を接触面２０ａとする。
次いで、有機半導体層２０が形成されたスタンプ基板３０を例えば１４０℃のホットプレート上で加熱することで、約１０分間の熱処理を行う。これにより、有機半導体インクに溶存していた酸素が有機半導体層２０から除去されるため、この酸素に起因する過剰な不純物電荷が残存することが防止される。これにより、有機半導体層２０の導電率が低下するため、製造する薄膜トランジスタのオフ電流を低減することが可能となる。また、この熱処理により、有機半導体層２０に残留する溶媒も確実に除去される。
この熱処理は、効率よく酸素を除去することができ、かつ有機半導体層２０の劣化を促進しない程度の温度および時間で行うことが好ましく、有機半導体層２０の材質により適宜規定される。ここでは、有機半導体層２０にＰ３ＨＴを用いており、Ｐ３ＨＴは８０℃の熱処理で最も高い移動度を示し、１８０℃を超えると劣化が促進されるため、８０℃以上１６０℃以下の温度で、数分〜１時間程度行うこととする。
なお、ここでは、ホットプレートにより熱処理を行うこととするが、熱源はこれに限定されるものではなく、レーザ照射等の光照射により熱処理を行ってもよく、温風乾燥や、減圧乾燥雰囲気下での熱処理を行ってもよい。
次いで、図１（ｃ）に示すように、上記スタンプ基板３０の有機半導体層２０の形成面側を、被転写基板１０のゲート絶縁膜１３の表面１３ａに押圧する。ここで、Ｐ３ＨＴからなる有機半導体層２０は、撥水性の低い面に対して密着性が高いため、ＰＤＭＳからなるスタンプ基板３０の撥水面３０ａよりもＳｉＯ2からなるゲート絶縁膜１３の表面の方が有機半導体層２０との密着性が高くなる。このため、図１（ｄ）に示すように、ソース電極１４とドレイン電極１５とを覆う状態で、ゲート絶縁膜１３の表面１３ａ全域に有機半導体層２０が転写される。これにより、ソース電極１４とドレイン電極１５との間に有機半導体層２０からなるチャネル層２１が形成され、結晶化の際に撥水面３０ａに接した有機半導体層２０の接触面２０ａが、ゲート絶縁膜１３とは反対側に配置される。以上のようにして、薄膜トランジスタが製造される。
ここで、図２には、上記第１実施形態の薄膜トランジスタについて、ゲート電圧（Ｖg）−ドレイン電流（Ｉd）を測定した結果を示す。
ここで、グラフ（１）は、第１実施形態と同様の方法を用いた乾式スタンプ法によりＰ３ＨＴからなる有機半導体層２０を形成した薄膜トランジスタの測定結果である。また、グラフ（２）は、第１実施形態の製造方法において、有機半導体層２０の熱処理を行わないで形成した薄膜トランジスタの測定結果である。さらに、グラフ（３）は、ゲート絶縁膜の表面に撥水処理を行わずに、スピンコート法によりＰ３ＨＴからなる有機半導体層を形成した薄膜トランジスタの測定結果である。
なお、各薄膜トランジスタは、高濃度に不純物をドープした低抵抗シリコン基板をゲート電極１２として用い、ゲート電極１２の表面に熱酸化処理を行うことで、ＳｉＯ2からなるゲート絶縁膜１３を形成したものを用いている。また、ゲート絶縁膜１３上には、金（Ａｕ）とクロム（Ｃｒ）とをこの順に積層してなるソース電極１４とドレイン電極１５とが形成されている。さらに、ゲート長／ゲート幅（Ｌ／Ｗ）＝５μｍ／４７．２ｍｍであり、マイナスのゲート電圧（−３０ｖ程度）を印加した場合にオン状態となるように設定されている。そして、ドレイン電流値の測定は、ゲート電圧をマイナス方向とプラス方向とに連続してシフトさせながらモニターした。
まず、図２のグラフ（１）〜（３）の測定結果から、本発明が適用された（１）乾式スタンプ法（熱処理有り）により製造された薄膜トランジスタは、（３）スピンコート法により製造された薄膜トランジスタと比較して、オン状態におけるドレイン電流値が増大することが確認された。さらに、本発明が適用された（１）の薄膜トランジスタは、（２）乾式スタンプ法（熱処理無し）により製造された薄膜トランジスタおよび（３）の薄膜トランジスタと比較して、オフ状態におけるドレイン電流値が低減されることが確認された。（１）の薄膜トランジスタのオン／オフ比は１０5であり、（２）、（３）の薄膜トランジスタと比較してオン／オフ比が１桁以上増大していることが確認された。なお、（２）の薄膜トランジスタでは、（３）の薄膜トランジスタと比較して、オン電流が増大するとともにオフ電流も増大しているが、オン電流の増大に対するオフ電流の増加の割合は小さいことから、（２）の薄膜トランジスタは（３）の薄膜トランジスタと比較して、オン／オフ比が増大していることが確認された。
さらに、ここでの図示は省略するが、乾式スタンプ法により製造された（１）、（２）の薄膜トランジスタは、スピンコート法により製造された（３）の薄膜トランジスタと比較して、移動度も１桁以上向上することが確認された。
以上のように、本実施形態の薄膜トランジスタによれば、オン電流が増大するだけでなく、オフ電流が低減するため、オン／オフ比が増大することが確認された。したがって、半導体装置の電気的特性を向上することができる。
また、ＰＤＭＳからなるスタンプ基板３０上で、有機半導体層２０の熱処理を行うため、被転写基板１０上では熱処理を行わなくてもよいことから、被転写基板１０を構成する下地基板１１に耐熱性の低いプラスチック基板等を用いることも可能となる。
（変形例１）
なお、上述した第１実施形態において、図３に示すように、ソース電極１４とドレイン電極１５が設けられた状態の被転写基板１０を、オクタデシルトリクロロシラン（ＯＴＳ）をトルエンに１ｍＭの濃度で溶解させた溶液中に浸漬させることで、ゲート絶縁膜１３の表面に撥水処理を行ってもよい。この場合には、ゲート絶縁膜１３の表面１３ａに撥水層１６が形成され、撥水層１６の表面１６ａが被転写基板１０における有機半導体層の被転写面となる。
なお、ここでは、ソース電極１４／ドレイン電極１５を形成した後に、ゲート絶縁膜１３の表面の撥水処理を行うこととしたが、ソース電極１４／ドレイン電極１５の形成前に、上記撥水処理を行ってもよい。
次いで、第１実施形態と同様に、スタンプ基板３０（前記図１（ｂ）参照）の撥水面３０ａ（前記図１（ｂ）参照）に有機半導体層２０を形成し、有機半導体層２０の熱処理を行った後、スタンプ基板３０の有機半導体層２０の形成面側を、被転写基板１０の撥水層１６の表面１６ａに押圧する。この際、ＰＤＭＳからなるスタンプ基板３０の撥水面３０ａよりも１ｍＭのＯＴＳで処理された被転写基板１０の表面１６ａの方が撥水性が低く、Ｐ３ＨＴからなる有機半導体層２０との密着性が高いため、有機半導体層２０が被転写基板１０の表面１６ａに転写される。この場合にも、第１実施形態と同様に、結晶化の際、撥水面３０ａと接触した有機半導体層２０の接触面２０ａは、ゲート絶縁膜１３とは反対側に配置される。以上のようにして、薄膜トランジスタが製造される。
なお、ここでの図示は省略したが、この変形例１の薄膜トランジスタによれば、結晶化の際、撥水面３０ａと接触した有機半導体層２０の接触面２０ａは、ゲート絶縁膜１３とは反対側に配置されるとともに、有機半導体層２０の被転写基板１０側の面は撥水層１６に接しているため、第１実施形態の薄膜トランジスタ（図２のグラフ（１）参照）と比較して、オン電流が１桁以上増大し、オン／オフ比がさらに増大することが確認された。
（第２実施形態）
本発明の半導体装置の第２の製造方法に係わる実施の形態の一例を、図４の製造工程断面図によって説明する。なお、被転写基板１０については、第１実施形態と同様の構成であることとする。
まず、スタンプ基板を作製する。具体的には、図４（ａ）に示すように、表面側に凹凸パターンが設けられた石英基板（マスター）３１と後述するスタンプ基板の支持基板３２となるガラス基板との間に、撥水性を有するＰＤＭＳを流し込み、熱により硬化させる。これにより、石英基板３１の表面の凹凸パターンが反転された状態で転写されたＰＤＭＳからなるスタンプ部３３が形成される。
その後、図４（ｂ）に示すように、上記スタンプ部３３から石英基板３１（前記図１（ａ）参照）を剥離することで、スタンプ部３３と支持基板３２とからなるスタンプ基板３０が完成する。このスタンプ基板３０の表面は、凹凸が設けられた撥水面３０ａとなる。
次に、図４（ｃ）に示すように、例えばＰ３ＨＴからなる有機半導体材料をクロロホルムに５ｍｇ／ｍｌの濃度に溶解させた有機半導体インク中に上記スタンプ基板３０を浸漬させる。次いで、有機半導体インクから上記スタンプ基板３０を引き上げることで、これにより、撥水面３０ａに凹凸形状に倣って、有機半導体インクが塗布される。この際、浸漬法により表面側に凹凸形状を有するスタンプ基板３０に有機半導体インクを塗布することで、スピンコート法で塗布する場合と比較して、有機半導体インクを均一な厚さで塗布することができるため、好ましい。
ここで、クロロホルムは沸点が低く、揮発性が高いため、スタンプ基板３０を引き上げた直後にクロロホルムが揮発して有機半導体インクが乾燥することで薄膜化される。この際、有機半導体材料は一主面側が撥水面３０ａに接した状態で結晶化され、撥水面３０ａに有機半導体層２０が形成される。ここで、結晶化の際、撥水面３０ａに接した面を有機半導体層２０の接触面２０ａとする。
次いで、第１実施形態と同様に、有機半導体層２０が形成されたスタンプ基板３０を例えば１４０℃のホットプレート上で加熱することで、約１０分間の熱処理を行う。これにより、有機半導体インクに溶存していた酸素が有機半導体層２０から除去されるため、この酸素に起因する過剰な不純物電荷が残存することが防止される。これにより、有機半導体層２０の導電率が低下するため、製造する薄膜トランジスタのオフ電流を低減することが可能となる。
次いで、図５（ｄ）に示すように、上記スタンプ基板３０における有機半導体層２０の形成面側を、第１実施形態と同様に形成された被転写基板１０の被転写面となるゲート絶縁膜１３の表面１３ａに押圧する。ここで、Ｐ３ＨＴからなる有機半導体層２０は、スタンプ基板３０よりも撥水性が低いゲート絶縁膜１３の表面１３ａに対して密着性が高く、また、スタンプ部３３の凸部３３ａがゲート絶縁膜１３の表面１３ａに強く押圧される。このため、図５（ｅ）に示すように、凸部３３ａ（前記図５（ｄ）参照）の頂面に設けられた有機半導体層２０のパターンがゲート絶縁膜１３の表面１３ａのソース電極１４とドレイン電極１５との間に転写される。この際、凸部３３ａの頂面に設けられた有機半導体層２０のパターンがソース電極１４とドレイン電極１５との間に確実に埋め込まれるように、予め、上記スタンプ基板３０の凸部３３ａの幅をマージンをとって形成することが好ましい。
以上のようにして、ソース電極１４とドレイン電極１５との間に有機半導体層２０からなるチャネル層２１がパターン形成された薄膜トランジスタが製造される。この薄膜トランジスタでは、結晶化の際に撥水面３０ａに接した有機半導体層２０の接触面２０ａが、ゲート絶縁膜１３とは反対側に配置される。
このような半導体装置の製造方法によれば、スタンプ基板３０に形成された有機半導体層２０に熱処理を行うことから、有機半導体インクに溶存していた酸素が有機半導体層２０から除去される。これにより、有機半導体層２０中に酸素に起因する不純物電荷が過剰に残存することが防止されるため、有機半導体層２０の導電率が低下し、オフ電流が低減される。さらに、スタンプ基板３０よりも有機半導体層２０との密着性が高いゲート絶縁膜１３の表面１３ａに、スタンプ基板３０の凸部３３ａの頂面に設けられた有機半導体層２０のパターンを転写することで、有機半導体層２０が精度よくパターンニングされる。これにより、ソース電極１４とドレイン電極１５との間に有機半導体層２０からなるチャネル層２１を精度よくパターン形成することができるため、隣接する素子間で有機半導体層２０が連通することが防止される。これによっても、オフ電流が低減される。
さらに、結晶化の際に撥水面３０ａに接した有機半導体層２０の接触面２０ａが、ゲート絶縁膜１３とは反対側に配置されることから、第１実施形態の薄膜トランジスタと同様に、オン電流を増大させることができる。
したがって、薄膜トランジスタのオン／オフ比を増大させることができるため、半導体装置の電気的特性を向上することができる。
また、スタンプ基板３０上で、有機半導体層２０の熱処理を行うため、被転写基板１０上では熱処理を行わなくてもよいことから、被転写基板１０を構成する下地基板１１に耐熱性の低いプラスチック基板等を用いることが可能となる。
なお、ここでは、ゲート絶縁膜１３の表面１３ａに撥水処理を行わない例について説明したが、撥水処理を行ってもよい。この場合には、有機半導体層２０はゲート絶縁膜１３上に撥水層を介して形成されるため、さらなるオン／オフ比の増大が期待できる。
（第３実施形態）
本発明の半導体装置の製造方法に係わる実施の形態の一例を、図６〜図７の製造工程断面図によって説明する。なお、第１実施形態と同様の構成には、同一の番号を付して説明する。
まず、転写用基板を作製する。具体的には、まず、図６（ａ）に示すように、ＳｉＯ2からなる親水性の転写用基板４０上に、レジスト（図示省略）を塗布し、通常のリソグラフィ技術により、レジストパターン４１を形成する。
次いで、図６（ｂ）に示すように、レジストパターン４１が設けられた転写用基板４０を、１０ｍＭのＯＴＳのトルエン溶液に浸漬して、転写用基板４０の表面に撥水処理を行った後、乾燥することで、上記レジストパターン４１から露出した転写用基板４０の表面に撥水性パターン４２を形成する。なお、ここでは、ＯＴＳにより撥水処理を行うこととしたが、さらに撥水性の高いフッ素系シランカップリング剤を用いて、上記撥水処理を行ってもよい。
その後、図６（ｃ）に示すように、上記レジストパターン４１（前記図６（ｂ）参照）を除去する。これにより、転写用基板４０の表面には、親水性の転写用基板４０の表面が露出した親水性パターン４０ａと撥水性パターン４２（処理パターン）とが形成された状態となる。
次いで、図６（ｄ）に示すように、例えばスピンコート法により、転写用基板４０上に、５ｍＭのＰ３ＨＴからなる有機半導体材料がクロロホルムからなる溶媒に溶解された有機半導体インクを塗布すると、有機半導体インクが乾燥することで薄膜化される。この際、有機半導体材料は部分的に撥水性パターン４２に接した状態で結晶化され、転写用基板４０の表面に有機半導体層２０が形成される。ここで、結晶化の際に撥水性パターン４２に接した有機半導体層２０の領域を接触面２０ａとする。
なお、ここでは、スピンコート法により有機半導体インクを塗布することとしたが、浸漬法により、上記転写用基板４０に有機半導体インクを塗布してもよい。この場合には、スピンコート法で塗布する場合と比較して、有機半導体インクを均一な厚さで塗布することができるため、好ましい。
次いで、第１実施形態と同様に、有機半導体層２０が形成された転写用基板４０を例えば１４０℃のホットプレート上で加熱することで、約１０分間の熱処理を行う。これにより、有機半導体インクに溶存していた酸素が有機半導体層２０から除去されるため、この酸素に起因する過剰な不純物電荷が残存することが防止される。これにより、有機半導体層２０の導電率は低下するため、製造する薄膜トランジスタのオフ電流を低減することが可能となる。
続いて、図７（ｅ）に示すように、例えば撥水性を有するＰＤＭＳを硬化してなる平板状のスタンプ基板３０の表面（撥水面３０ａ）を、上記転写用基板４０の有機半導体層２０の形成面側に押圧する。押圧されることで、スタンプ基板３０の撥水面３０ａは有機半導体層２０の全域に接するように変形される。ここで、Ｐ３ＨＴからなる有機半導体層２０は、撥水性が低い面に対して密着性が高いため、スタンプ基板３０は、撥水性パターン４２よりも撥水性が低く、親水性パターン４０ａよりも撥水性が高くなるようにする。このため、スタンプ基板３０は撥水性パターン４２よりも有機半導体層２０との密着性が高く、親水性パターン４０ａよりも有機半導体層２０との密着性が低くなる。これにより、図７（ｆ）に示すように、転写用基板４０（前記図７（ｅ）参照）における撥水性パターン４２（前記図７（ｅ）参照）上の有機半導体層２０のパターンのみがスタンプ基板３０の撥水面３０ａに転写される。
次いで、第１実施形態と同様の構成を有する被転写基板１０のゲート絶縁膜１３の表面１３ａに、上記スタンプ基板３０の有機半導体層２０のパターン形成面側を押圧する。ここで、スタンプ基板３０よりも被転写基板１０の被転写面となるゲート絶縁膜１３の表面１３ａの方が、有機半導体層２０との密着性が高いため、図７（ｇ）に示すように、ソース電極１４とドレイン電極１５との間に有機半導体層２０のパターンが転写される。これにより、有機半導体層２０からなるチャネル層２１が形成される。この際、有機半導体層２０のパターンがソース電極１４とドレイン電極１５との間を確実に埋め込まれるように、予め、図６（ａ）を用いて説明した転写用基板４０の撥水性パターン４２の幅をマージンをとって形成することが好ましい。
以上のようにして、ソース電極１４とドレイン電極１５との間に有機半導体層２０からなるチャネル層２１がパターン形成された薄膜トランジスタが製造される。この薄膜トランジスタでは、結晶化の際に撥水性パターン４２に接した有機半導体層２０の接触面２０ａが、ゲート絶縁膜１３側に配置される。
このような半導体装置の製造方法によれば、転写用基板４０に形成された有機半導体層２０に熱処理を行うことから、有機半導体インクに溶存していた酸素が有機半導体層２０から除去される。これにより、有機半導体層２０中に酸素に起因する不純物電荷が過剰に残存することが防止されるため、有機半導体層２０の導電率が低下し、オフ電流が低減される。また、第２実施形態と同様に、ソース電極１４とドレイン電極１５との間に、有機半導体層２０からなるチャネル層２１がパターン形成されることから、隣接する素子間で有機半導体層２０が連通することが防止される。したがって、オフ電流を低減することができる。
さらに、結晶化の際に撥水性パターン４２に接した有機半導体層２０の接触面２０ａが、ゲート絶縁膜１３側に配置されることにより、ゲート絶縁膜１３上にスピンコート法により有機半導体層を塗布形成する場合と比較して、オン電流が増大する。
したがって、半導体装置のオン／オフ比を増大させることができるため、半導体装置の電気的特性を向上することができる。
また、転写用基板４０上で、有機半導体層２０の熱処理を行うため、被転写基板１０上では熱処理を行わなくてもよいことから、被転写基板１０を構成する下地基板１１に耐熱性の低いプラスチック基板等を用いることも可能となる。
なお、本実施形態では、ゲート絶縁膜１３の表面１３ａに撥水処理を行わない例について説明したが、撥水処理を行ってもよい。この場合には、有機半導体層２０はゲート絶縁膜１３上に撥水層を介して形成されるため、さらなるオン／オフ比の増大が期待できる。
また、本実施形態では、図６（ｄ）を用いて説明したように、転写用基板４０に形成された有機半導体層２０に熱処理を行う例について説明したが、図７（ｅ）を用いて説明したスタンプ基板３０に転写された後の有機半導体層２０に熱処理を行ってもよく、この場合であっても同様の効果を奏する。
また、以上説明した第１実施形態〜第３実施形態では、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの例について説明したが、本発明はこれに限定されるものではなく、トップゲート・ボトムコンタクト型、ボトムゲート・トップコンタクト型およびトップゲート・トップコンタクト型の薄膜トランジスタであっても適用可能である。
本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 第１実施形態の半導体装置の製造方法により得られた薄膜トランジスタにおけるゲート電圧とドレイン電流との関係を示すグラフである。 本発明の半導体装置の製造方法に係る第１実施形態の変形例を説明するための断面図である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である（その１）。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である（その２）。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その１）。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その２）。 従来の半導体装置の製造方法を説明するための断面図である。 従来の半導体装置の製造方法を説明するための製造工程断面図である。
符号の説明
１０…被転写基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…ソース電極、１５…ドレイン電極、２０…有機半導体層、２１…チャネル層、３０…スタンプ基板、３０ａ…撥水面、４０…転写用基板、４２…撥水性パターン

Claims (4)

  1. 表面処理による撥水性パターンと親水性パターンとが設けられた転写用基板の表面に、有機半導体材料の含有液を塗布する第１工程と、
    前記転写用基板の表面に塗布された前記有機半導体材料の含有液を乾燥させることで、前記撥水性パターンに接した状態で前記有機半導体材料を結晶化し、前記転写用基板の表面に有機半導体層を形成する第２工程と、
    前記転写用基板における前記有機半導体層の形成面側を、前記撥水性パターンよりも前記有機半導体層との密着性が高く、前記親水性パターンよりも前記有機半導体層との密着性が低いスタンプ基板の表面に押圧することで、当該スタンプ基板の表面に、前記撥水性パターン上の前記有機半導体層のパターンのみを転写する第３工程と、
    前記スタンプ基板における前記有機半導体層のパターンの形成面側を被転写基板の表面に押圧することで、当該被転写基板の表面に前記有機半導体層のパターンを転写する第４工程とを有し、
    前記第２工程と前記第３工程の間または前記第３工程と前記第４工程との間に、前記有機半導体層に熱処理を行う
    半導体装置の製造方法。
  2. 前記被転写基板の表面には、ソース電極とドレイン電極とが設けられており、
    前記第４工程では、前記有機半導体層のパターンを前記被転写基板の表面に転写することで、前記ソース電極と前記ドレイン電極との間に前記有機半導体層からなるチャネル層を形成する
    請求項１記載の半導体装置の製造方法。
  3. 前記第４工程の前に、前記被転写基板の表面に撥水処理を行う
    請求項１記載の半導体装置の製造方法。
  4. 前記第１工程では、前記転写用基板を前記有機半導体材料の含有液に浸漬させる
    請求項１記載の半導体装置の製造方法。
JP2006002009A 2006-01-10 2006-01-10 半導体装置の製造方法 Expired - Fee Related JP4831406B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006002009A JP4831406B2 (ja) 2006-01-10 2006-01-10 半導体装置の製造方法
TW095149277A TW200746434A (en) 2006-01-10 2006-12-27 Method for manufacturing semiconductor device
US11/620,527 US8017431B2 (en) 2006-01-10 2007-01-05 Method for manufacturing semiconductor device
KR1020070002100A KR20070075299A (ko) 2006-01-10 2007-01-08 반도체 장치의 제조 방법
EP07100278A EP1806794A3 (en) 2006-01-10 2007-01-09 Method for manufacturing semiconductor device
CN2007100014841A CN101000947B (zh) 2006-01-10 2007-01-10 半导体器件的制造方法
US13/220,251 US8574952B2 (en) 2006-01-10 2011-08-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002009A JP4831406B2 (ja) 2006-01-10 2006-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007184437A JP2007184437A (ja) 2007-07-19
JP4831406B2 true JP4831406B2 (ja) 2011-12-07

Family

ID=37908357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002009A Expired - Fee Related JP4831406B2 (ja) 2006-01-10 2006-01-10 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US8017431B2 (ja)
EP (1) EP1806794A3 (ja)
JP (1) JP4831406B2 (ja)
KR (1) KR20070075299A (ja)
CN (1) CN101000947B (ja)
TW (1) TW200746434A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200479A (ja) * 2008-01-22 2009-09-03 Dainippon Printing Co Ltd 有機半導体素子の製造方法
US20100084081A1 (en) * 2008-08-06 2010-04-08 Academia Sinica Method for Fabricating Organic Optoelectronic Multi-Layer Devices
WO2010070759A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
JP5360431B2 (ja) * 2008-12-18 2013-12-04 株式会社島津製作所 光マトリックスデバイスの製造方法
KR101763669B1 (ko) 2009-03-31 2017-08-01 디아이씨 가부시끼가이샤 유기 반도체 잉크 조성물 및 이를 사용한 유기 반도체 패턴 형성 방법
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
TW201117446A (en) * 2009-11-12 2011-05-16 Nat Univ Tsing Hua Method for forming organic layer of electronic device by contact printing
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
JP5779933B2 (ja) * 2011-03-25 2015-09-16 凸版印刷株式会社 薄膜トランジスタ装置およびその製造方法
JP5757142B2 (ja) * 2011-04-11 2015-07-29 大日本印刷株式会社 有機半導体素子の製造方法
JP5615894B2 (ja) * 2012-12-25 2014-10-29 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法、アクチュエーターの製造方法及び光学デバイスの製造方法、並びに薄膜トランジスタ及び圧電式インクジェットヘッド
KR20140140188A (ko) * 2013-05-28 2014-12-09 삼성디스플레이 주식회사 도너기판 및 이의 제조방법 및 이를 이용한 전사패턴 형성방법
JP6330408B2 (ja) * 2014-03-20 2018-05-30 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP2017208378A (ja) * 2016-05-16 2017-11-24 凸版印刷株式会社 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
WO2022007842A1 (en) * 2020-07-09 2022-01-13 The University Of Hong Kong Utilizing monolayer molecular crystals to improve contact properties of organic field-effect transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775909B2 (ja) * 1990-09-28 1995-08-16 大日本印刷株式会社 アライメント転写方法
JP2002056980A (ja) * 2000-08-10 2002-02-22 Sharp Corp 有機ｅｌ層形成用塗液および有機ｅｌ素子ならびにその製造方法
JP2002221616A (ja) * 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2002343565A (ja) * 2001-05-18 2002-11-29 Sharp Corp 有機ｌｅｄ表示パネルの製造方法、その方法により製造された有機ｌｅｄ表示パネル、並びに、その方法に用いられるベースフィルム及び基板
JP2003241689A (ja) * 2002-02-19 2003-08-29 Canon Inc 有機半導体デバイス及びその製造方法
US6946332B2 (en) * 2002-03-15 2005-09-20 Lucent Technologies Inc. Forming nanoscale patterned thin film metal layers
DE10229118A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
DE10240105B4 (de) * 2002-08-30 2005-03-24 Infineon Technologies Ag Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
US6918982B2 (en) * 2002-12-09 2005-07-19 International Business Machines Corporation System and method of transfer printing an organic semiconductor
US7364769B2 (en) * 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
JP4354953B2 (ja) * 2003-07-17 2009-10-28 パナソニック株式会社 薄膜トランジスタおよびその製造方法
US7105462B2 (en) * 2003-07-22 2006-09-12 E. I. Du Pont De Nemours And Company Lamination of organic semiconductor
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2005294737A (ja) * 2004-04-05 2005-10-20 Asahi Kasei Corp 縮合多環芳香族化合物薄膜の製造方法

Also Published As

Publication number Publication date
US8574952B2 (en) 2013-11-05
US20110312125A1 (en) 2011-12-22
EP1806794A2 (en) 2007-07-11
US20070184585A1 (en) 2007-08-09
CN101000947A (zh) 2007-07-18
CN101000947B (zh) 2010-10-06
KR20070075299A (ko) 2007-07-18
US8017431B2 (en) 2011-09-13
TW200746434A (en) 2007-12-16
EP1806794A3 (en) 2012-10-17
JP2007184437A (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4831406B2 (ja) 半導体装置の製造方法
JP2007067390A (ja) 半導体装置の製造方法および半導体装置の製造装置
US20120301953A1 (en) Graphene nanomesh and method of making the same
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
TWI712175B (zh) 薄膜電晶體及其製造方法
EP2418684A1 (en) Field effect transistor, method for manufacturing same, and electronic device using same
WO2018196069A1 (zh) 无机薄膜晶体管的制作方法、柔性显示装置
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2010171165A (ja) 有機半導体装置およびその製造方法
JP5504564B2 (ja) 半導体装置の製造方法
JP2007103947A (ja) 薄膜トランジスタおよび電子デバイスを製造するための方法
KR20130079393A (ko) 유기 반도체막 및 그 제조 방법, 그리고 콘택트 프린트용 스탬프
JP5445590B2 (ja) 薄膜トランジスタの製造方法
WO2017037333A1 (en) A method for forming apparatus comprising two dimensional material
US6989336B2 (en) Process for laminating a dielectric layer onto a semiconductor
Shang et al. An Inherent Multifunctional Sellotape Substrate for High‐Performance Flexible and Wearable Organic Single‐Crystal Nanowire Array‐Based Transistors
JP4984458B2 (ja) 半導体装置
JP7132131B2 (ja) 薄膜トランジスタ、その製造方法、及び電子デバイス
CN110676311B (zh) 柔性晶体管的制备方法
KR100656998B1 (ko) 딥펜을 이용한 유기 박막 트랜지스터 소자 제작방법
JP2008263045A (ja) パターン形成方法および電子素子の製造方法
Zschieschang et al. Organic thin film transistors with printed gate electrodes
KR100691106B1 (ko) 유기박막트랜지스터의 제조방법
JP2006216893A (ja) パターン形成方法、半導体装置の製造方法、半導体装置
Jo et al. High Resolution Electrodes Fabrication for OTFT by using Microcontact Printing Process

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees