JP2017208378A

JP2017208378A - 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法

Info

Publication number: JP2017208378A
Application number: JP2016097868A
Authority: JP
Inventors: 妃奈中條; Hina Chujo; 正浩横尾; Masahiro Yokoo
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2016-05-16
Filing date: 2016-05-16
Publication date: 2017-11-24

Abstract

【課題】印刷版に高精細なパターンを形成することなく、容易にソース電極およびドレイン電極をパターン形成することができ、安定し且つ容易に半導体層を形成することができる薄膜トランジスタアレイ基板の製造方法を提供する。【解決手段】薄膜トランジスタアレイ基板は、基板上と、ゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、半導体層とを有する薄膜トランジスタアレイ基板であって、ゲート絶縁体層は、表面に凹凸面を有し、ゲート絶縁体層の凸部上に、ソース電極とドレイン電極とが形成され、ゲート絶縁体層の凹部に半導体層が形成される。【選択図】図１Ｃ

Description

本発明は薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法に関する。

薄膜トランジスタアレイ基板の一つの用途として、画像表示装置への応用が挙げられる。画像表示装置の高性能化に伴って、薄膜トランジスタアレイ基板の製造においても、高精細の製造方法が要求される。特許文献１では、凹凸面を有する基板の凹凸面の精細度を高めることで、半導体チャネル層の均一化および微細化を行っている。

特開２００４−２４１３９７号公報

しかしながら、特許文献１ではフォトリソグラフィ法を用いているため、工程数が増えてしまう。

本発明は、印刷版に高精細なパターンを形成することなく、容易にソース電極およびドレイン電極をパターン形成することができ、安定し且つ容易に半導体層を形成することができる薄膜トランジスタアレイ基板の製造方法を提供することを目的とする。

上記課題を解決するための本発明の一局面は、基板と、ゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、半導体層とを有する薄膜トランジスタアレイ基板であって、ゲート絶縁体層は、表面に凹凸面を有し、ゲート絶縁体層の凸部上に、ソース電極とドレイン電極とが形成され、ゲート絶縁体層の凹部に半導体層が形成された、薄膜トランジスタアレイ基板である。

また、ゲート絶縁体層が樹脂を含有してもよい。

また、半導体層が有機半導体材料を含有してもよい。

また、ゲート電極、ソース電極、ドレイン電極のうち少なくとも一つが導電性粒子を含有してもよい。

また、導電性粒子が金属粒子でもよい。

また、金属粒子が金若しくは銀の粒子であってもよい。

また、導電性粒子が導電性高分子であってもよい。

また、導電性高分子がポリエチレンジオキシチオフェン／ポリスチレンスルホン酸若しくはポリアニリンであってもよい。

また、本発明の他の局面は、基板と、ゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、半導体層とを有する薄膜トランジスタアレイ基板の製造方法であって、ゲート絶縁体層上に凹凸部を形成する工程と、ゲート絶縁体層の凸部上にソース電極とドレイン電極とを形成する工程と、ゲート絶縁体層の凹部に半導体層を形成する工程とを含み、少なくともソース電極とドレイン電極が印刷法により形成される、薄膜トランジスタアレイ基板の製造方法である。

また、ソース電極とドレイン電極とを形成する工程において、ソース電極およびドレイン電極が、アニロックスロールにより導電性粒子の分散液を転写し、これを乾燥することにより形成されてもよい。

また、ソース電極とドレイン電極とを形成する工程において、ソース電極およびドレイン電極が、シリコーンブランケットにより導電性粒子の分散液を転写し、これを乾燥することにより形成されてもよい。

また、半導体層を形成する工程において、半導体層が印刷法により形成されてもよい。

また、半導体層を形成する印刷法がインクジェット法若しくはディスペンサであってもよい。

本発明によれば、高精細なパターンを形成した印刷版を用いることなく容易に電極を形成することができ、安定し且つ容易に半導体層を形成できる薄膜トランジスタアレイ基板の製造方法を提供することができる。

本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する平面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する平面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する平面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する平面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する平面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図

本発明の実施形態について、以下に図面を使用して詳細に説明する。

＜第１の実施形態＞
本発明の第１の実施形態について図１Ａ〜図１Ｃ及び図２Ａ〜図２Ｅを用いて説明する。

図１Ａ〜図１Ｃは、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図であり、図２Ａ〜図２Ｅは平面図である。

初めに、図２Ａに示すように、基板１上に、ゲート電極２と、ゲート電極２に接続されたゲート配線２’を形成する。

次に、図２Ｂに示すように、基板１、ゲート電極２及びゲート配線２’の上に、ゲート絶縁体層３を形成する。

次に、図１Ａ、図２Ｃに示すように、ハーフトーンマスクまたはグレイトーンマスク４を用いてゲート絶縁体層３上に凹凸を形成する。

次に、図１Ｂ、図２Ｄに示すように、アニロックスロール８により導電性粒子の分散液を、ゲート絶縁体層３に転写してソース電極５およびドレイン電極６を形成する。このとき、アニロックスロール８とゲート絶縁体層３の凸部上面とのみが接触することで、ゲート絶縁体層３の凸部上面にのみソース電極５およびドレイン電極６が形成される。

次に、図１Ｃ、図２Ｅに示すように、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成する。ゲート絶縁体層３の凸部側面およびソース電極５、ドレイン電極６が隔壁となり、良好な半導体層７のパターニングが行える。

基板１に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板１としてＰＥＮやポリイミドなどを用いることが望ましい。

ゲート電極２とゲート配線２’とに用いられる材料は特に限定されるものではないが、一般に用いられる材料には、金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどを挙げることができる。

ゲート絶縁体層３に用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。

ソース配線５およびドレイン電極６に用いられる材料は特に限定されるものではないが、一般に用いられる材料には、金、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどを挙げることができる。

半導体層７に用いられる材料は特に限定されるものではないが、一般に用いられる材料としてポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。半導体層を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。

＜第２の実施形態＞
本発明の第２の実施形態について図３Ａ〜図３Ｃ及び図２Ａ〜図２Ｅを用いて説明する。

図３Ａ〜図３Ｃは、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図である。なお、平面図は第１の実施形態から変わらないため、図２Ａ〜図２Ｅを用いる。

次に、図３Ａ、図２Ｃに示すように、ハーフトーンマスクまたはグレイトーンマスク４を用いてゲート絶縁体層３上に凹凸を形成する。

次に、図３Ｂ、図２Ｄに示すように、シリコーンブランケット９により導電性粒子の分散液を、ゲート絶縁体層３に転写してソース電極５およびドレイン電極６を形成する。このとき、シリコーンブランケット９とゲート絶縁体層３の凸部上面とのみが接触することで、ゲート絶縁体層３の凸部上面にのみソース電極５およびドレイン電極６が形成される。

次に、図３Ｃ、図２Ｅに示すように、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成する。ゲート絶縁体層３の凸部側面およびソース電極５、ドレイン電極６が隔壁となり、良好な半導体層７のパターニングが行える。

使用する材料は第１の実施形態の場合と同様であるため、使用する材料についての説明は省略する。

＜第３の実施形態＞
本発明の第３の実施形態について図４Ａ〜図４Ｃ及び図２Ａ〜図２Ｅを用いて説明する。

図４Ａ〜図４Ｃは、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図である。なお、平面図は第１の実施形態から変わらないため、図２Ａ〜図２Ｅを用いる。

次に、図４Ａ、図２Ｃに示すように、プレス加工によってゲート絶縁体層３上に凹凸を形成する。

次に、図４Ｂ、図２Ｄに示すように、アニロックスロール８により導電性粒子の分散液を、ゲート絶縁体層３に転写してソース電極５およびドレイン電極６を形成する。このとき、アニロックスロール８とゲート絶縁体層３の凸部上面とのみが接触することで、ゲート絶縁体層３の凸部上面にのみソース電極５およびドレイン電極６が形成される。

次に、図４Ｃ、図２Ｅに示すように、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成する。ゲート絶縁体層３の凸部側面およびソース電極５、ドレイン電極６が隔壁となり、良好な半導体層７のパターニングが行える。

使用する材料は第１の実施形態の場合と同様であるため、使用する材料ついての説明は省略する。

＜第４の実施形態＞
本発明の第４の実施形態について図５Ａ〜図４Ｃ及び図２Ａ〜図２Ｅを用いて説明する。

図５Ａ〜図５Ｃは、本発明の一実施形態に係る薄膜トランジスタアレイ基板の製造方法を説明する断面図である。なお、平面図は第１の実施形態から変わらないため、図２Ａ〜図２Ｅを用いる。

次に、図５Ａ、図２Ｃに示すように、プレス加工によってゲート絶縁体層３上に凹凸を形成する。

次に、図４Ｂ、図２Ｄに示すように、シリコーンブランケット９により導電性粒子の分散液を、ゲート絶縁体層３に転写してソース電極５およびドレイン電極６を形成する。このとき、シリコーンブランケット９とゲート絶縁体層３の凸部上面とのみが接触することで、ゲート絶縁体層３の凸部上面にのみソース電極５およびドレイン電極６が形成される。

次に、図５Ｃ、図２Ｅに示すように、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成する。ゲート絶縁体層３の凸部側面およびソース電極５、ドレイン電極６が隔壁となり、良好な半導体層７のパターニングが行える。

以下に本発明の実施例について具体的に説明するが、本発明はこれに限定されるものではない。

＜実施例１＞
本発明者は、図１Ａ〜図１Ｃ、図２Ａ〜図２Ｅに示したとおりゲート電極２およびゲート配線２’が形成された基板１上に、ハーフトーンマスクを用いて凹凸を有するゲート絶縁体層３を形成した。アニロックスロール８を用いてソース電極５およびドレイン電極６をゲート絶縁体層３の凸部上に形成した。その後、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成した。

ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板の製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。

次に、ゲート電極２およびゲート配線２’の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２およびゲート配線２’を形成した。

次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３の溶液をダイコータ法により塗布し、ハーフトーンマスクを用いて凹凸を形成した。

次に、ソース電極５およびドレイン電極６の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを、アニロックスロールを用いてゲート絶縁体層３の凸部に形成し、１８０℃で１時間乾燥させてソース電極５およびドレイン電極６を形成した。

次に、半導体層７の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層７は、インクジェット法を用いて、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に形成し、１００℃で１時間乾燥させた。

＜実施例２＞
ソース電極５およびドレイン電極６を、シリコーンブランケット９を用いて形成した点以外は実施例１と同様とした。

＜実施例３＞
本発明者は、図４Ａ〜図４Ｃ、図２Ａ〜図２Ｅに示したとおりゲート電極２およびゲート配線２’が形成された基板１上に、プレス加工によって凹凸を有したゲート絶縁体層３を形成した。アニロックスロール８を用いてソース電極５およびドレイン電極６をゲート絶縁体層３の凸部上に形成した。その後、ゲート電極２上であってゲート絶縁体層３の凸部に挟まれたゲート絶縁体層３の凹部内に、半導体層７を形成した。

ゲート電極２を形成する工程までは、実施例１と同様とした。

ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３の溶液をダイコータ法により塗布し、プレス加工して凹凸を形成した。

＜実施例４＞
ソース電極５およびドレイン電極６を、シリコーンブランケット９を用いて形成した点以外は実施例３と同様とした。

＜比較例１＞
ハーフトーンマスク４を用いずゲート絶縁体層を形成した点以外は実施例１と同様とした。

実施例１〜４で作製した薄膜トランジスタアレイ基板では、ゲート絶縁体層の凸部のみにナノ銀が転写し、ソース電極およびドレイン電極を形成することができた。これらの薄膜トランジスタアレイ基板のトランジスタ特性を５０素子測定した結果、オンオフ比が１０^５を超える素子の数が、全体の７０％〜９０％であった。

比較例１で作製した薄膜トランジスタアレイ基板では、ゲート絶縁体層が凹凸を有していなかったため、ソース電極５およびドレイン電極６のパターンを形成することができず、一面にナノ銀が形成された。

以上、説明したように、本発明によれば、凹凸面を有するゲート絶縁体層を用いることで、印刷版に高精細なパターンを形成することなく、容易にソース電極およびドレイン電極をパターン形成することができる薄膜トランジスタアレイ基板の製造方法を提供できる。更に、ゲート絶縁体層の凹部およびソース電極とドレイン電極の側面により形成された隔壁によって、安定し且つ容易に半導体層を形成することができる薄膜トランジスタアレイ基板の製造方法を提供できる。

本発明に係る薄膜トランジスタアレイ基板は、画像表示装置に用いることができる。

１基板
２ゲート電極
２’ ゲート配線
３ゲート絶縁体層
４ハーフトーンマスクまたはグレイトーンマスク
５ソース電極
６ドレイン電極
７半導体層
８アニロックスロール
９シリコーンブランケット

Claims

基板と、ゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、半導体層とを有する薄膜トランジスタアレイ基板であって、
前記ゲート絶縁体層は、表面に凹凸面を有し、
前記ゲート絶縁体層の凸部上に、前記ソース電極とドレイン電極とが形成され、
前記ゲート絶縁体層の凹部に半導体層が形成された、薄膜トランジスタアレイ基板。
前記ゲート絶縁体層が樹脂を含有する、請求項１に記載の薄膜トランジスタアレイ基板。
前記半導体層が有機半導体材料を含有する、請求項１または請求項２に記載の薄膜トランジスタアレイ基板。
前記ゲート電極、前記ソース電極、及び前記ドレイン電極のうち少なくとも一つが導電性粒子を含有する、請求項１から請求項３のいずれかに記載の薄膜トランジスタアレイ基板。
前記導電性粒子が金属粒子である、請求項４に記載の薄膜トランジスタアレイ基板。
前記金属粒子が金若しくは銀の粒子である、請求項５に記載の薄膜トランジスタアレイ基板。
前記導電性粒子が導電性高分子である、請求項４に記載の薄膜トランジスタアレイ基板。
前記導電性高分子がポリエチレンジオキシチオフェン／ポリスチレンスルホン酸若しくはポリアニリンである、請求項７に記載の薄膜トランジスタアレイ基板。
基板と、ゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、半導体層とを有する薄膜トランジスタアレイ基板の製造方法であって、
前記ゲート絶縁体層上に凹凸部を形成する工程と、
前記ゲート絶縁体層の凸部上に前記ソース電極と前記ドレイン電極とを形成する工程と、
前記ゲート絶縁体層の凹部に半導体層を形成する工程とを含み、
少なくとも前記ソース電極およびドレイン電極が印刷法により形成される、薄膜トランジスタアレイ基板の製造方法。
前記ソース電極と前記ドレイン電極とを形成する工程において、前記ソース電極および前記ドレイン電極が、アニロックスロールにより導電性粒子の分散液を転写し、これを乾燥することにより形成される、請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
前記ソース電極と前記ドレイン電極とを形成する工程において、前記ソース電極および前記ドレイン電極が、シリコーンブランケットにより導電性粒子の分散液を転写し、これを乾燥することにより形成される、請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
前記半導体層を形成する工程において、前記半導体層が印刷法により形成される、請求項９から請求項１１のいずれかに記載の薄膜トランジスタアレイ基板の製造方法。
前記半導体層を形成する印刷法がインクジェット法若しくはディスペンサである、請求項１２に記載の薄膜トランジスタアレイ基板の製造方法。