JP2005108949A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】閾値電圧が低く、かつ安定な有機電界効果トランジスタを開発することである。
【解決手段】基板の表面にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、有機半導体層を有するトップゲート型あるいはボトムゲート型の電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。
【選択図】図１

Description

本発明は、有機半導体を用いた電界効果トランジスタおよびそのトランジスタを用いた表示装置に関するものである。

近年、ＣＲＴやＰＤＰに変わるディスプレイとして、紙のように薄く、軽いフレキシブルディスプレイが望まれている。このフレキシブルディスプレイとして、有機ＥＬや液晶、電気泳動ディスプレイの開発が進められている。しかし、これらのディスプレイを実現するには、曲げ応力に対応できる薄膜トランジスタが必要となる。従来のシリコンを用いたトランジスタでは、硬くて曲げることは困難であった。これに対して、有機材料は主に分子間力によって結合しているため、柔軟性に富み、機械的な曲げに対しても安定である。そこで、特許文献１に示されるような、有機材料を半導体や絶縁体に用いた有機電界効果トランジスタが開発されている。
特開平８−１９１１６２号公報

しかし、これまでに開発された有機電界効果トランジスタでは、閾値電圧が大きく、ばらつきも大きいという問題点がある。

この要因として、ソース・ドレイン電極と有機半導体層との接合抵抗があげられる。この接合抵抗を抑制する方法として、有機半導体層とオーミック接合をとる電極が選ばれる。しかし、絶縁体上に電極および有機半導体層を形成するトランジスタにおいて、閾値電圧の増大は、電極と有機半導体層界面だけでなく、絶縁体と有機半導体層界面による影響も大きいと考えられる。特に、絶縁体として有機材料を用いる場合、界面の形状は無機材料に比べて粗であり、プロセスによっては不純物の付着も考慮しなければならない。よって、絶縁体の界面状態に影響されない電界トランジスタの構造が重要である。

本発明の目的は、この従来の問題を解決し、閾値電圧が低く、かつ安定な電界効果トランジスタを開発することである。さらに、本発明の他の目的は上記電界効果トランジスタを用いた表示装置を提供することである。

前記目的を達成するため、基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および有機半導体層の順に形成された電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。

本発明による他の電界効果トランジスタは、基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および配向層、有機半導体層の順に形成され、前記配向層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。さらに、前記配向層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。配向層の上に有機半導体層を形成することにより、有機半導体材料の配列が制御され、半導体特性が向上する。

本発明による他の電界効果トランジスタは、基板の表面にソース電極ならびにドレイン電極および有機半導体層、ゲート絶縁層、ゲート電極の順に形成され、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。

本発明による他の電界効果トランジスタは、基板の表面にソース電極ならびにドレイン電極および配向層、有機半導体層、ゲート絶縁層、ゲート電極の順に形成され、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。

本発明による表示装置は、前記電界効果トランジスタを用いた画素電極を具備したことを特徴とする。

また、基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および有機半導体層の順に形成された本発明における電界効果トランジスタの製造方法において、前記ゲート絶縁層上に前記ソース電極ならびにドレイン電極形成後、前記ゲート絶縁層表面のエッチングを行い、有機半導体層を形成することにより、前記ゲート絶縁層と前記有機半導体層の界面を前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側に形成することを特徴とする。さらに、前記エッチング工程と前記有機半導体層形成工程を真空中で連続して行うことが好ましい。連続して行うことにより、ゲート絶縁層と有機半導体層の界面への不純物の混入が抑制され、良好なトランジスタ特性が得られる。

また、基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および配向層、有機半導体層の順に形成された本発明における電界効果トランジスタの製造方法において、前記ゲート絶縁層上に前記ソース電極ならびにドレイン電極形成後、前記ゲート絶縁層表面のエッチングを行い、配向層、有機半導体層の順に形成することにより、前記配向層と前記有機半導体層の界面を前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側に形成することを特徴とする。さらに、前記エッチング工程と前記配向層および前記有機半導体層形成工程を真空中で連続して行うことを特徴とする。連続して行うことにより、配向層と有機半導体層の界面への不純物の混入が抑制され、良好なトランジスタ特性が得られる。

以上詳細に説明したように、本発明によれば、電界効果トランジスタにおいて、ゲート絶縁層と有機半導体の界面が、ゲート絶縁層とソース電極ならびにドレイン電極の界面よりもゲート電極側に突出した構造とすることにより、小さくかつ安定な閾値電圧を有する電界効果トランジスタの製造が可能となる。

以下、本発明の実施の形態について図面を用いて説明する。

（実施の形態１）
本発明の電界効果トランジスタを作製するための基板としては、例えば、ガラス、石英、アルミナ焼結体などの無機材料、ポリイミド膜、ポリエステル膜などのプラスチックといった絶縁性基板が望ましい。

ゲート電極材料としては、例えば、金、白金、銀、銅、アルミニウム、クロム、モリブデン、ニッケルなどや、これらの合金、ポリシリコン、アモルファスシリコン、ＩＴＯなどの無機材料が望ましい。これらの導電材は、蒸着法、スパッタ法などにより膜厚５０〜５００ｎｍ程度に成膜され、通常のフォトリソグラフィ工程、およびエッチング工程により、所望の形状に加工される。

ゲート絶縁層の材料としては、ＳｉＯ_２、Ａｌ_２Ｏ_３などの無機絶縁材料、ポリアクリロニトリル、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリカーボネート、ポリイミドなどの有機絶縁材料が挙げられる。これら絶縁層は、ＣＶＤ法、スピンコート法、キャスト法、蒸着法などにより膜厚５０〜１０００ｎｍ程度に成膜される。

ソース・ドレイン電極材料としては、例えば、金、白金、銀、銅、アルミニウム、クロム、ＩＴＯなどの中から、有機半導体層に用いる原料に適当な原料を用いる。特に、有機半導体層とオーミック接触を得るためには、金、白金などが良く用いられる。これら導電材は、蒸着法、スパッタ法、電子ビーム蒸着法などにより、膜厚５０〜５００ｎｍ程度に成膜され、通常のフォトリソグラフィ工程、およびエッチング工程により、所望の形状に加工される。

有機半導体材層の材料としては、アセチレン、ピロール、チオフェン、アニリン、ベンゼン、テトラセン、ペンタセンなど、およびこれらの誘導体が挙げられる。成膜方法としては、スピンコート法、キャスト法、電解重合法、気相重合法、真空蒸着法などが利用できる。

以下、実施例により本発明をさらに詳細に説明する。ただし、本発明はその趣旨を超えない限り、以下の実施例に限定されるものではない。

（実施例１）
本発明における請求項１および２について、図１および２を用いて説明する。

まず、図１の構成は、基板１１上にゲート電極１２、その上にゲート絶縁層１３、その上にソース電極１４・ドレイン電極１５があり、ソース電極１４とドレイン電極１５間のゲート絶縁層１３上に有機半導体層１６があるボトムゲート型電界効果トランジスタ構造である。ただし、有機半導体層１６とゲート絶縁層１３の界面は、ソース電極１４・ドレイン電極１５とゲート絶縁層１３の界面よりもゲート電極１２側に突出した形になっている。また、図２のように、有機半導体層２６がソース電極２４、ドレイン電極２５の上に乗り出した構造でもよい。

基板１１としてガラス基板、ゲート電極１２としてＩＴＯ、ソース電極１４・ドレイン電極１５として金、ゲート絶縁層１３としてＳｉＯ_２、有機半導体層１６としてペンタセンを用いて電界効果トランジスタを作製した。

まず、洗浄したＩＴＯ膜付きガラス基板１１を用意し、この基板１１上に、ＣＶＤ法を用いてＳｉＯ_２ゲート絶縁層１３を形成した。さらに、有機半導体層１６が形成される領域のみマスクをし、続けてＣＶＤ法を用いてＳｉＯ_２ゲート絶縁層１３を形成した。これにより、図１に示すような上側表面が凹構造となるゲート絶縁層１３を作製した。このとき、ゲート絶縁層１３と有機半導体層１６の界面と、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面との距離は２０ｎｍとした。その後、ゲート絶縁層１３上に金を真空蒸着し、ソース電極１４・ドレイン電極１５を各々形成した。また、上述のＩＴＯ膜をゲート電極１２として用い、ソース電極１４・ドレイン電極１５、ゲート電極１２の各電極に、０．１ｍｍφの銀線を銀ペーストで配線した。最後に、有機半導体層１６としてペンタセンを真空蒸着装置を用いて形成した。試料毎の閾値電圧のばらつきを調べるために、同様の方法により１０個の試料を作製した。

これらの電界効果トランジスタのキャリア移動度として０．０６ｃｍ^２／ＶＳ、電流のオンオフ比として５×１０^４が得られた。（表１）に１０個の試料の閾値電圧を示す。

この結果、閾値電圧のばらつきは０．５６Ｖであった。ここで、ばらつきとは、１０個の試料の閾値電圧における最高値と最低値の差である。

なお、比較のため、図８のようにソース電極５４・ドレイン電極５５とゲート絶縁層５３の界面と、有機半導体層５６とゲート絶縁層５３の界面の位置が同じ高さである従来の電界効果トランジスタを同様の構成および方法にて作製した。これらの試料の閾値電圧についても（表１）に示す。この結果、比較試料の閾値電圧のばらつきは２．８９Ｖと大きいものであった。

閾値電圧に影響を及ぼす因子として、電極とゲート絶縁層の界面と、ゲート絶縁層と有機半導体層の界面が挙げられる。図９に示すような従来のボトムゲート型電界効果トランジスタにおいて、ゲート電極１０２に電圧がかかると、電子は有機半導体層１０６に形成されたチャネルを経由してソース電極１０４からドレイン電極１０５へと移動する。このとき、チャネルはゲート絶縁層１０３と有機半導体層１０６の界面に形成されるため、電子はゲート電極１０２に近い側のソース電極１０４とゲート絶縁層１０３の界面位置にある電子注入口１０９を経てチャネル領域へ注入されるものと考えられる。しかし、図９（ａ）のように、電子注入口１０９となるソース電極１０４付近のゲート絶縁層１０３上に不純物１０７が存在すると、電子はその不純物１０７を避けるもしくは乗り越えてチャネル領域に移動するために閾値電圧が大きくなる。

そこで、図９（ｂ）のように、ゲート絶縁層１０３と有機半導体層１０６の界面を、ソース電極１０４・ドレイン電極１０５とゲート絶縁層１０３の界面よりもゲート電極１０２側に突出した形にする。これにより、ゲート絶縁層１０３と有機半導体層１０６の界面は下がり、電子注入口１０９となるソース電極１０４付近は有機半導体層１０６のみとなるために、電子はチャネル領域に容易に移動することが可能であると考えられる。また、電極と有機半導体層の界面においては、オーミック接合を選択することにより、接合抵抗を低減し、安定化を図ることができる。これらの結果、閾値電圧が低減し、ばらつきも抑制された。ただし、ゲート絶縁層１０３と有機半導体層１０６の界面を、ソース電極１０４・ドレイン電極１０５とゲート絶縁層１０３の界面よりもゲート電極１０２側に突出させることによる閾値電圧の減少のメカニズムについては未だ明らかになっていない。

また、ゲート絶縁層１３と有機半導体層１６の界面と、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面との距離を０〜５０ｎｍまで変化させた。（表２）に界面間距離と閾値電圧を示す。

この結果、界面間距離が０ｎｍから徐々に大きくなるにつれて閾値電圧は低下しているのがわかる。しかし、界面間距離が２０ｎｍを超える付近から、界面間距離の増加に伴って閾値電圧は増加し、界面間距離が５０ｎｍ以上になると、界面間距離が０ｎｍの試料よりも閾値電圧が大きくなった。これは、ゲート絶縁層１３と有機半導体層１６の界面と、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面との位置が近い場合は、電極とゲート絶縁層の界面位置付近にチャネルが存在していたが、距離が離れると、チャネルがゲート絶縁層１３と有機半導体層１６の界面である凹部に埋まってしまい、ソース電極１４・ドレイン電極１５とゲート絶縁層１３の界面位置付近には空乏層が広がった状態となっているためである。この結果から、ゲート絶縁層１３と有機半導体層１６の界面と、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面との距離は、１０〜４０ｎｍが好ましい。

（実施例２）
本発明における請求項１０および１１について説明する。

まず、基板１１としてガラス基板、ゲート電極１２としてＩＴＯ、ソース電極１４・ドレイン電極１５として金、ゲート絶縁層１３としてＰＶＰ、有機半導体層１６としてペンタセンを用いて、図１に示すような電界効果トランジスタを作製した。

まず、洗浄したＩＴＯ膜付きガラス基板１１を用意し、この基板１１上に、スピンコート法を用いてＰＶＰゲート絶縁層１３を形成した。次に、金を真空蒸着し、ソース電極１４・ドレイン電極１５を各々形成した。次に、ソース電極１４・ドレイン電極１５およびＰＶＰゲート絶縁層１３の表面にＯ_２プラズマ処理を行った。これにより、各電極部１４、１５の表面がきれいになり、ゲート絶縁層１３の表層はエッチングされ、きれいな面が出てくると同時に、図１に示すようなゲート絶縁層１３と有機半導体層１６の界面が、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面よりもゲート電極１２側に突出した構造となる。このとき、ゲート絶縁層１３と有機半導体層１６の界面と、ゲート絶縁層１３とソース電極１４・ドレイン電極１５の界面との距離は２０ｎｍとした。最後に、ゲート絶縁層１３上に有機半導体層１６として、ペンタセンを真空蒸着装置を用いて形成した。このとき、Ｏ_２プラズマ工程と半導体形成工程は真空中で連続して行った。

この方法により作製した電界効果トランジスタのキャリア移動度として０．１２ｃｍ^２／ＶＳ、電流のオンオフ比として８×１０^４が得られた。

（実施例３）
本発明における請求項３および４について、図３を用いて説明する。

まず、洗浄したＩＴＯ膜付きガラス基板７１を用意し、この基板７１上に、ＣＶＤ法を用いてＳｉＯ_２ゲート絶縁層７３を形成した。さらに、有機半導体層７６が形成される領域のみマスクをし、続けてＣＶＤ法を用いてＳｉＯ_２ゲート絶縁層７３を形成した。これにより、図３に示すような上側表面が凹構造となるゲート絶縁層７３を作製した。次に、ゲート絶縁層７３上に金を真空蒸着し、ソース電極７４・ドレイン電極７５を各々形成した。その後、ゲート絶縁層７３上に配向層７７を形成した。このとき、配向層７７と有機半導体層７６の界面と、ゲート絶縁層７３とソース電極７４・ドレイン電極７５の界面との距離は２０ｎｍとした。また、上述のＩＴＯ膜をゲート電極７２として用い、ソース電極７４・ドレイン電極７５・ゲート電極７２の各電極に、０．１ｍｍφの銀線を銀ペーストで配線した。最後に、有機半導体層７６としてペンタセンを真空蒸着装置を用いて形成した。試料毎の閾値電圧のばらつきを調べるために、実施例１と同様に１０個の試料を作製した。

これらの電界効果トランジスタのキャリア移動度として０．４１ｃｍ^２／ＶＳ、電流のオンオフ比として１０^６という高い値が得られた。（表３）に１０個の試料の閾値電圧を示す。

この結果、閾値電圧のばらつきは０．２８Ｖであった。

また、実施例１における電界効果トランジスタのキャリア移動度０．０６ｃｍ^２／ＶＳよりも１桁も向上していることがわかる。これは、ゲート絶縁層７３上に配向層７７を形成することにより、有機半導体層７６であるペンタセンが配向されたためである。

また、配向層７７と有機半導体層７６の界面と、ゲート絶縁層７３とソース電極７４・ドレイン電極７５の界面との距離を０〜５０ｎｍまで変化させた。（表４）に界面間距離と閾値電圧を示す。

この結果、界面間距離が０ｎｍから徐々に大きくなるにつれて閾値電圧は低下しているのがわかる。しかし、界面間距離が２０ｎｍ以上になると、界面間距離の増加に伴って閾値電圧は増加し、界面間距離が５０ｎｍ以上になると、界面間距離が０ｎｍの試料よりも閾値電圧が大きくなった。この結果から、配向層７７と有機半導体層７６の界面と、ゲート絶縁層７３とソース電極７４・ドレイン電極７５の界面との距離は、１０〜４０ｎｍが好ましい。

（実施例４）
本発明における請求項１２および１３について説明する。

まず、基板７１としてガラス基板、ゲート電極７２としてＩＴＯ、ソース電極７４・ドレイン電極７５として金、ゲート絶縁層７３としてＰＶＰ、配向層７７としてＯＴＳ、有機半導体層７６としてペンタセンを用いて、図３に示すような電界効果トランジスタを作製した。

まず、洗浄したＩＴＯ膜付きガラス基板７１を用意し、この基板７１上に、スピンコート法を用いてＰＶＰゲート絶縁層７３を形成した。次に、金を真空蒸着し、ソース電極７４・ドレイン電極７５を各々形成した。次に、ソース電極７４・ドレイン電極７５およびＰＶＰゲート絶縁層７３の表面にＯ_２プラズマ処理を行った。これにより、ゲート絶縁層７３の表面をエッチングし、図３に示すようなゲート絶縁層７３と配向層７７の界面が、ゲート絶縁層７３のソース電極７４・ドレイン電極７５の界面よりもゲート電極７２側に突出した構造とする。次に、ゲート絶縁層７３の上に配向層７７を形成した。このとき、配向層７７と有機半導体層７６の界面と、ゲート絶縁層７３とソース電極７４・ドレイン電極７５の界面との距離は２０ｎｍとした。最後に、配向層７７上に有機半導体層７６としてペンタセンを真空蒸着装置を用いて形成した。このとき、Ｏ_２プラズマ工程、配向層形成工程および半導体形成工程は真空中で連続して行った。

この方法により作製した電界効果トランジスタのキャリア移動度として０．５１ｃｍ^２／ＶＳ、電流のオンオフ比として１０^６という高い値が得られた。

（実施例５）
本発明における請求項５および６について、図４および５を用いて説明する。

図４の構成は、基板３１上に有機半導体層３６、その有機半導体層３６を挟むように形成されたソース電極３４・ドレイン電極３５、それらの上にゲート絶縁層３３、その上にゲート電極３２があるトップゲート型電界効果トランジスタ構造である。ただし、有機半導体層３６とゲート絶縁層３３の界面位置は、ソース電極３４・ドレイン電極３５とゲート絶縁層３３の界面位置よりもゲート電極３２側に突出した形になっている。また、図５のように、有機半導体層４６がソース電極４４・ドレイン電極４５の上に乗り出した構造でもよい。

まず、洗浄したガラス基板３１を用意し、表面に酸化シリコンによるアンダーコート膜を形成する。この上に、金を真空蒸着し、ソース電極３４・ドレイン電極３５を形成した。次に、有機半導体層３６としてペンタセンを真空蒸着により形成する。このとき、有機半導体層３６が図４に示すようなゲート絶縁層に対し凸構造となるようにした。その上に、スピンコート法を用いてＰＶＰゲート絶縁層３３を形成した。最後に、真空蒸着によりＩＴＯ膜のゲート電極３２を形成した。

これらの電界効果トランジスタのキャリア移動度として０．０８ｃｍ^２／ＶＳ、電流のオンオフ比として６×１０^４が得られた。（表５）に１０個の試料の閾値電圧を示す。

この結果、閾値電圧のばらつきは０．４８Ｖであった。

なお、比較のため、図１０のようにソース電極６４・ドレイン電極６５とゲート絶縁層６３の界面と、有機半導体層６６とゲート絶縁層６３の界面位置が同じである従来の電界効果トランジスタを同様の構成および方法にて作製した。これらの試料の閾値電圧についても（表５）に示す。この結果、比較試料の閾値電圧のばらつきは２．６６Ｖと大きいものであった。

このように、有機半導体層３６が凸構造をとる電界効果トランジスタの閾値電圧が、従来構造に比べて低減し、安定した要因は、実施例１で述べたように従来、閾値電圧に影響を及ぼしていたゲート絶縁層と有機半導体層の界面状態や、界面に存在する不純物の影響が無視できるようになったからである。

また、ソース電極３４・ドレイン電極３５とゲート絶縁層３３の界面と、有機半導体層３６とゲート絶縁層３３の界面との距離を０〜５０ｎｍまで変化させた。（表６）に界面間距離と閾値電圧を示す。

この結果、界面間距離が０ｎｍから徐々に大きくなるにつれて閾値電圧は低下しているのがわかる。しかし、界面間距離が２０ｎｍ以上になると、界面間距離の増加に伴って閾値電圧は増加し、界面間距離が５０ｎｍ以上になると、界面間距離が０ｎｍの試料よりも閾値電圧が大きくなった。これは、界面間距離が小さい場合は、電極とゲート絶縁層３３の界面位置付近にチャネルが存在していたが、界面間距離が増加すると、チャネルがゲート絶縁層３３と有機半導体層３６の界面である凸部上部に形成され、ソース電極３４・ドレイン電極３５とゲート絶縁層３３の界面位置付近には空乏層が広がった状態となっているためである。この結果から、ソース電極３４・ドレイン電極３５とゲート絶縁層３３の界面と、有機半導体層３６とゲート絶縁層３３の界面との距離は、１０〜４０ｎｍが好ましい。

（実施例６）
本発明における請求項７および８について、図６を用いて説明する。

図６の構成は、基板８１上にソース電極８４・ドレイン電極８５、それらの電極間にはさまれるように生成された配向層８７、その配向層８７の上に有機半導体層８６、それらの上にゲート絶縁層８３、その上にゲート電極８２があるトップゲート型電界効果トランジスタ構造である。ただし、有機半導体層８６とゲート絶縁層８３の界面位置は、ソース電極８４・ドレイン電極８５とゲート絶縁層８３の界面位置よりもゲート電極８２側に突出した形になっている。

まず、洗浄したガラス基板８１を用意し、表面に酸化シリコンによるアンダーコート膜を形成する。この上に、金を真空蒸着し、ソース電極８４・ドレイン電極８５を形成した。次に、配向層８７としてＯＴＳをソース電極８４・ドレイン電極８５間に形成する。次に、有機半導体層８６としてペンタセンを真空蒸着により形成する。このとき、有機半導体層８６が図６に示すような凸構造となるようにした。その上に、スピンコート法を用いてＰＶＰゲート絶縁層８３を形成した。最後に、真空蒸着によりＩＴＯ膜のゲート電極８２を形成した。

これらの電界効果トランジスタのキャリア移動度として０．４３ｃｍ^２／ＶＳ、電流のオンオフ比として１０^６が得られた。（表７）に１０個の試料の閾値電圧を示す。

この結果、閾値電圧のばらつきは０．２３Ｖであった。

また、実施例５における電界効果トランジスタのキャリア移動度よりも大きくなった。これは、配向層８７を形成することにより、有機半導体層８６であるペンタセンが配向されたためである。

また、ソース電極８４・ドレイン電極８５とゲート絶縁層８３の界面と、有機半導体層８６とゲート絶縁層８３の界面との距離を０〜５０ｎｍまで変化させた。（表８）に界面間距離と閾値電圧を示す。

この結果、界面間距離が０ｎｍから徐々に大きくなるにつれて閾値電圧は低下しているのがわかる。しかし、界面間距離が２０ｎｍ以上になると、界面間距離の増加に伴って閾値電圧は増加し、界面間距離が５０ｎｍ以上になると、界面間距離が０ｎｍの試料よりも閾値電圧が大きくなった。この結果から、ソース電極８４・ドレイン電極８５とゲート絶縁層８３の界面と、有機半導体層８６とゲート絶縁層８３の界面との距離は、１０〜４０ｎｍが好ましい。

（実施例７）
本発明における請求項９について、図７を用いて説明する。

図７に本発明によるアクティブマトリックス液晶表示装置を示す。まず、ガラス基板９１ａ上に、スパッタおよびフォトリソグラフィによりＩＴＯゲート電極９２および画素電極９７を形成する。次に、実施例２に示した方法により、電界効果トランジスタを形成する。ただし、ソース電極９４・ドレイン電極９５の材料としてＩＴＯを用いた。次に、全面をポリイミドの配向膜９９で覆った。次に、液晶素子の対向基板となるＩＴＯの透明電極９８付きガラス基板９１ｂ上に配向膜９９を塗布し、トランジスタの構成された基板９１ａとをそれぞれラビング処理した。最後に、この１組の基板９１ａと９１ｂをビーズを介して接着し、真空注入装置によって液晶を注入して封じることにより液晶表示装置を作製した。

液晶表示装置を点灯評価したところ、ドレイン電圧は６Ｖ、画素部分のコントラスト比は１２０であり、良好な表示特性が得られた。

本発明は、有機半導体を用いた電界効果トランジスタや，そのトランジスタを用いた表示装置等に利用することができる。

本発明によるボトムゲート型電界効果トランジスタの概略断面図 本発明による別のボトムゲート型電界効果トランジスタの概略断面図 本発明の配向層を用いたボトムゲート型電界効果トランジスタの概略断面図 本発明によるトップゲート型電界効果トランジスタの概略断面図 本発明による別のトップゲート型電界効果トランジスタの概略断面図 本発明の配向層を用いたトップゲート型電界効果トランジスタの概略断面図 本発明の実施例２によるボトムゲート型電界効果トランジスタを用いた液晶素子の断面図 従来のボトムゲート型電界効果トランジスタの概略断面図 従来のボトムゲート型電界効果トランジスタの概略断面図（ａ）従来の電極とゲート絶縁層と有機半導体層の界面イメージ拡大図（ｂ）本発明による電極とゲート絶縁層と有機半導体層の界面イメージ拡大図 従来のトップゲート型電界効果トランジスタの概略断面図

符号の説明

１１，２１，３１，４１，５１，６１，７１，８１，９１ａ，９１ｂ 基板
１２，２２，３２，４２，５２，６２，７２，８２，９２，１０２ ゲート電極
１３，２３，３３，４３，５３，６３，７３，８３，９３，１０３ ゲート絶縁層
１４，２４，３４，４４，５４，６４，７４，８４，９４，１０４ ソース電極
１５，２５，３５，４５，５５，６５，７５，８５，９５，１０５ ドレイン電極
１６，２６，３６，４６，５６，６６，７６，８６，９６，１０６ 有機半導体層
７７，８７ 配向層
９７ 画素電極
９８ 透明電極
９９ 配向膜
９０ 液晶層
１０７ 不純物
１０８ 有機半導体材料
１０９ 電子注入口

Claims (13)

1. 基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および有機半導体層の順に形成された電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする電界効果トランジスタ。
2. 前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする請求項１に記載の電界効果トランジスタ。
3. 基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および配向層、有機半導体層の順に形成された電界効果トランジスタにおいて、前記配向層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする電界効果トランジスタ。
4. 前記配向層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする請求項３に記載の電界効果トランジスタ。
5. 基板の表面にソース電極ならびにドレイン電極および有機半導体層、ゲート絶縁層、ゲート電極の順に形成された電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする電界効果トランジスタ。
6. 前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする請求項５に記載の電界効果トランジスタ。
7. 基板の表面にソース電極ならびにドレイン電極および配向層、有機半導体層、ゲート絶縁層、ゲート電極の順に形成された電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする電界効果トランジスタ。
8. 前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする請求項７に記載の電界効果トランジスタ。
9. 請求項１〜８のいずれかに記載の電界効果トランジスタを用いた画素電極を具備したことを特徴とする表示装置。
10. 基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および有機半導体層の順に形成された電界効果トランジスタの製造方法であって、前記ゲート絶縁層上に前記ソース電極ならびにドレイン電極形成後、前記ゲート絶縁層表面のエッチングを行い、有機半導体層を形成することにより、前記ゲート絶縁層と前記有機半導体層の界面を前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側に形成することを特徴とする電界効果トランジスタの製造方法。
11. 前記エッチング工程と前記有機半導体層形成工程を真空中で連続して行うことを特徴とする請求項１０に記載の電界効果トランジスタの製造方法。
12. 基板の表面にゲート電極、ゲート絶縁層、ソース電極ならびにドレイン電極および配向層、有機半導体層の順に形成された電界効果トランジスタの製造方法であって、前記ゲート絶縁層上に前記ソース電極ならびにドレイン電極形成後、前記ゲート絶縁層表面のエッチングを行い、配向層、有機半導体層の順に形成することにより、前記配向層と前記有機半導体層の界面を前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側に形成することを特徴とする電界効果トランジスタの製造方法。
13. 前記エッチング工程と前記配向層および前記有機半導体層形成工程を真空中で連続して行うことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。

Images