JP4124787B2 - 電界効果トランジスタ及びそれを用いた表示装置 - Google Patents
電界効果トランジスタ及びそれを用いた表示装置 Download PDFInfo
- Publication number
- JP4124787B2 JP4124787B2 JP2005517042A JP2005517042A JP4124787B2 JP 4124787 B2 JP4124787 B2 JP 4124787B2 JP 2005517042 A JP2005517042 A JP 2005517042A JP 2005517042 A JP2005517042 A JP 2005517042A JP 4124787 B2 JP4124787 B2 JP 4124787B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- gate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Description
本発明の別の電界効果トランジスタは、有機物を含有する半導体層と、第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、前記半導体層の上方に前記第一電極が配置され、前記半導体層の下方に前記第二電極が配置され、前記半導体層の側方に前記第三電極が配置され、前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか2つの電極と電気的に接合され、前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、前記第一電極がゲート電極であり、前記第二電極がドレイン/ソース電極であり、前記半導体層に電気的に接合しており、前記第三電極がソース/ドレイン電極であり、前記半導体層に電気的に接合していることを特徴とする。
さらに、前記第一電極及び前記第二電極はソース又はドレイン電極であり、かつ前記半導体層に電気的に接合しており、前記第三電極がゲート電極であることを特徴とするサイドゲート型電界効果トランジスタとしてもよい。
図1Aを用いて、作製した電界効果トランジスタNo.1について説明する。図1Aは、基板11上にゲート電極12、その上にゲート絶縁体層13、その上にソース電極14及び半導体層15があり、半導体層15の上にドレイン電極16と絶縁体層17が半導体層15の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ゲート絶縁体層13の上に形成されたソース電極14と半導体層15の平面図は図1Eのように、半導体層15のチャネル領域の側方をソース電極14がすべて囲っている構造になっている。
比較のため、実施例1と同様に図13のようにして、ドレイン電極26の外周が半導体層25の外周と略同一の電界効果トランジスタNo.2を作製した。絶縁体層27の厚み(d)は50nm、第一の電極(ドレイン電極)26が半導体層25の外周部から突出している長さ(L)は0.05μmであり、前記Lとdの関係は、L/d=1であった。後にまとめて示す表1に示すように、このトランジスタNo.2の作製直後のキャリア移動度は0.04cm2/Vs、電流のオン・オフ比は4×105が得られた。つぎに加湿試験機に放置後のオン・オフ比は測定できないほど小さかった。これは、図13のようなトランジスタ構造では、図1Aのような構造に比べ、酸素などの半導体層への到達距離が短いことに起因するものと考えられる。つまり、酸素や水が容易に半導体層へ浸入したために、半導体層がドーピング及び化学的に劣化され、トランジスタ特性が劣化したものと考えられる。
図2A及び図2Bを用いて、作製した電界効果トランジスタNo.3について説明する。図2Aは、基板31上にゲート電極32、その上にゲート絶縁体層33、その上にソース・ドレイン電極34・36及び半導体層35があり、半導体層35の上にドレイン電極36と絶縁体層37が半導体層35の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極36は絶縁体層37を介して半導体層35の上面をすべて覆っている。また、ゲート絶縁体層33の上に形成されたソース・ドレイン電極34・36と半導体層35の断面図は図2Bのように、半導体層35の中央部にドレイン電極36が形成され、半導体層35のチャネル領域の側方をソース電極34がすべて囲っている構造になっている。
図2A及び図2Cを用いて、作製した電界効果トランジスタNo.21から26について説明する。実施例2と同様の方法により、図2Aのようなドレイン電極36が絶縁体層37を介して半導体層35及びソース電極34の上面を覆っているボトムゲート型トランジスタを作製した。絶縁体層37の厚み(d)は50nm、第一の電極(ドレイン電極)36が半導体層35の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。ただし、ゲート絶縁体層33の上に形成されたソース・ドレイン電極34・36と半導体層35の平面図は図2Cのように、半導体層35の中央部にドレイン電極36が形成され、半導体層35のチャネル領域の側方をソース電極34が大部分を囲っている構造になっている。このソース電極34に囲われていない半導体層のチャネル領域の開口率によるオン・オフ比の違いを表2に示す。作製したトランジスタNo.21から26は、開口率を0から50%まで変化させている。ここで、開口率とは、チャネル領域の側面の面積に対する側面開口部の面積の割合である。つまり、開口率が0%とは、チャネル領域の側方がすべてソース電極により囲われていることを示している。
図3を用いて、作製した電界効果トランジスタNo.4について説明する。図3は、基板41上にゲート電極42、その上にゲート絶縁体層43、その上にソース・ドレイン電極44・46及び半導体層45があり、半導体層45の上にドレイン電極46と絶縁体層47が半導体層45の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極46は絶縁体層47を介して半導体層45の上面をすべて覆っている。さらに、ゲート電極42はゲート絶縁体層43を介して半導体層45の下面をすべて覆っている。また、ゲート絶縁体層43の上に形成されたソース・ドレイン電極44・46と半導体層45の平面は、半導体層45の中央部にドレイン電極46が形成され、半導体層45のチャネル領域の側方をソース電極44がすべて囲っている構造になっている。絶縁体層47の厚み(d)は50nm、第一の電極(ドレイン電極)46が半導体層45の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
図4A及び図4Bを用いて、作製した電界効果トランジスタNo.5について説明する。図4Aは、基板51上にゲート電極52、その上にゲート絶縁体層53、その上にソース・ドレイン電極54・56及び半導体層55があり、半導体層55の上にドレイン電極56と絶縁体層57が半導体層55の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極56は絶縁体層57を介して半導体層55の上面をすべて覆っている。また、ゲート絶縁体層53の上に形成されたソース・ドレイン電極54・56と半導体層55の平面は、図4Bのように半導体層55の中央部にドレイン電極56が形成され、半導体層55のチャネル領域の側方をソース電極54がすべて囲っている構造になっている。絶縁体層57の厚み(d)は50nm、第一の電極(ドレイン電極)56が半導体層55の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
図5A及び図5Cを用いて、作製した電界効果トランジスタNo.6について説明する。図5Aは、基板61上にドレイン電極66及び絶縁体層67、その上にソース電極64と半導体層65を形成し、さらにその上にゲート絶縁体層63、ゲート電極62の順に形成したトップゲート型電界効果トランジスタ構造である。ただし、ゲート電極62が半導体層65の上面をすべて覆うように形成されている。さらに、図5Cのようにドレイン電極66は半導体層65の中央部に形成されており、半導体層65のチャネル領域の側方はソース電極64によりすべて囲まれた構造になっている。絶縁体層63の厚み(d)は500nm、第一の電極(ゲート電極)62が半導体層65の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=100であった。
比較のため、実施例7と同一条件で、図14に示すようにゲート電極62の大きさがソース電極64の外側と同一の寸法である電界効果トランジスタNo.7を同様な構成及び方法にて作製した。表1に示すように、このトランジスタNo.7の作製直後のキャリア移動度は0.09cm2/Vs、電流のオン・オフ比は6×105が得られた。つぎに加湿試験機に放置後のオン・オフ比は測定できないほど小さかった。これは、図14のようなトランジスタ構造では、図5Aのような構造に比べ、酸素などの半導体層への到達距離が短いことに起因するものと考えられる。つまり、酸素や水が容易に半導体層へ浸入したために、半導体層がドーピング及び化学的に劣化され、トランジスタ特性が劣化したものと考えられる。
図5A及び図5Cを用いて、作製した電界効果トランジスタNo.31から36について説明する。実施例6と同様の方法により、図5Aのようなゲート電極62が半導体層65の上面をすべて覆っているトップゲート型トランジスタを作製した。絶縁体層63の厚み(d)は500nm、第一の電極(ゲート電極)62が半導体層65の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=100であった。絶縁体層67の上に形成されたソース・ドレイン電極64・66と半導体層65の平面図は図5Cのように、半導体層65の中央部にドレイン電極66が形成され、半導体層65のチャネル領域の側方をソース電極64が大部分を囲っている構造になっている。このソース電極64に囲われていない半導体層のチャネル領域部分の開口率によるオン・オフ比の違いを表3に示す。作製したトランジスタNo.31から36は、開口率を0から50%まで変化させている。ここで、開口率とは、半導体層のチャネル領域の側面の面積に対する側面開口部の面積の割合である。つまり、開口率が0%とは、半導体層のチャネル領域の側方がすべてソース電極により囲われていることを示している。
図6A及び図6Bを用いて、作製した電界効果トランジスタNo.8について説明する。図6Aは、基板71上にソース電極74及び絶縁体層77、その上にゲート電極72・ゲート絶縁体層73及び半導体層75、その上にドレイン電極76が半導体層75の上面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。ドレイン電極76は絶縁体層77を介してゲート電極72の内周部をすべて覆っている。また、絶縁体層77及びソース電極74の上に形成されたゲート電極72・ゲート絶縁体層73及び半導体層75の平面図は、図6Bのように半導体層75のチャネル領域の側方を、ゲート絶縁体層73を介してゲート電極72がすべて囲っている構造になっている。絶縁体層77の厚み(d)は50nm、第一の電極(ドレイン電極)76が半導体層75の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
比較のため、実施例8と同一条件で、図15に示す構造において、絶縁体層87の厚み(d)を100nm、第一の電極(ドレイン電極)86が半導体層85の外周部から突出している長さ(L)を0.1μmとし、前記Lとdの関係を、L/d=1とした。
図7Aを用いて、作製した電界効果トランジスタNo.10について説明する。図7Aは、基板91上にソース電極94、その上にゲート電極92・ゲート絶縁体層93及び半導体層95、その上にドレイン電極96を形成し、ソース・ドレイン電極94・96が半導体層95の上面と下面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。ただし、ドレイン電極96及びソース電極94は、直接又は絶縁体層97を介して、半導体層95の上面及び下面をすべて覆っている。また、絶縁体層97及びソース電極94の上に形成されたゲート電極92・ゲート絶縁体層93及び半導体層95の平面図は、図7Bのように半導体層95のチャネル領域の側方の大部分を、ゲート絶縁体層93を介してゲート電極92が囲っている構造になっている。絶縁体層97の厚み(d)は50nm、第一の電極(ドレイン電極)96が半導体層95の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
図7A及びBを用いて、作製した電界効果トランジスタNo.41から46について説明する。図7Aは、実施例9で説明したのと同様のサイドゲート型トランジスタ構造である。ただし、電気的絶縁体層97及びソース電極94の上に形成されたゲート電極92・ゲート絶縁体層93及び半導体層95の平面図は、図7Bのように半導体層95のチャネル領域の側方を、ゲート絶縁体層93を介してゲート電極92が大部分を囲っている構造になっている。このゲート電極92に囲われていない半導体層部分の開口率によるオン・オフ比の違いを表3に示す。作製したトランジスタNo.41から46は、開口率を0から50%まで変化させている。ここで、開口率は、半導体層のチャネル領域の側面積に対する側面開口部の面積の割合である。つまり、開口率が0%とは、半導体層のチャネル領域の側方がすべてゲート絶縁体層を介してゲート電極により囲われていることを示している。絶縁体層97の厚み(d)は50nm、第一の電極(ドレイン電極)96が半導体層95の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
図8A及びBを用いて、作製した電界効果トランジスタNo.11について説明する。図8Aは、基板101上にソース電極104及び絶縁体層107、その上にゲート電極102・ゲート絶縁体層103及び半導体層105、その上にドレイン電極106を形成し、ソース・ドレイン電極104・106が半導体層105の上面と下面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。絶縁体層107及びソース電極104の上に形成されたゲート電極102・ゲート絶縁体層103及び半導体層105の平面図は、図8Bのように半導体層105のチャネル領域の側方を、ゲート絶縁体層103を介してゲート電極102がすべて囲っている構造になっている。絶縁体層107の厚み(d)は50nm、第一の電極(ドレイン電極)106が半導体層105の外周部から突出している長さ(L)は50μmであり、前記Lとdの関係は、L/d=1000であった。
図9は本実施例のアクティブマトリックス液晶表示装置である。まず、ガラス基板111a上にスパッタ及びフォトリソグラフィによりITOゲート電極112及び画素電極118を形成した。つぎに実施例1に示した方法により電界効果トランジスタを形成した。ただし、ソース・ドレイン電極114・116材料として金を用いた。つぎに、液晶素子の対向基板111bとなるITOの透明電極119付ガラス基板111b上に配向膜120を塗布し、トランジスタの構成された基板111aとをそれぞれラビング処理した。最後に、この1組の基板111aと111bとをビーズを介して接着し、真空注入装置によって液晶を注入し封じることにより液晶表示装置を作製した。
実施例1において、絶縁体層17の厚み(d)は50nmとしたまま、第一の電極(ドレイン電極)16が半導体層15の外周部から突出している長さ(L)を変化させ、表5に示すL/d値について作製直後のキャリア移動度及び、電流のオン・オフ比を測定した。つぎに加湿試験機に7日間放置した後、オン・オフ比を測定した。
図16は、本実施例のアクティブマトリックス有機EL表示装置である。まず、プラスチック基板161上にソース電極164、ドレイン電極166、ゲート電極162、および画素電極170として金、ゲート絶縁体層163としてPVP、絶縁体層167の材料として感光性ポリイミド、半導体層165の材料としてペンタセンを用いてトップゲート型トランジスタを作製した。その後有機EL層168としてトリフェニルジアミン誘導体/アルミニウムキノリノール錯体を200nm蒸着形成し、次いで表層電極169としてインジウム−スズ酸化物を50nm蒸着形成することにより有機EL表示装置を作製した。
Claims (7)
- 有機物を含有する半導体層と、
第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、
前記半導体層の上方に前記第一電極が配置され、
前記半導体層の下方に前記第二電極が配置され、
前記半導体層の側方に前記第三電極が配置され、
前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか2つの電極と電気的に接合され、
前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、
前記第一電極がドレイン/ソース電極であり、前記半導体層に電気的に接合しており、
前記第二電極がゲート電極であり、
前記第三電極がソース/ドレイン電極であり、前記半導体層に電気的に接合している電界効果トランジスタ。 - 有機物を含有する半導体層と、
第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、
前記半導体層の上方に前記第一電極が配置され、
前記半導体層の下方に前記第二電極が配置され、
前記半導体層の側方に前記第三電極が配置され、
前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか2つの電極と電気的に接合され、
前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、
前記第一電極がゲート電極であり、
前記第二電極がドレイン/ソース電極であり、前記半導体層に電気的に接合しており、
前記第三電極がソース/ドレイン電極であり、前記半導体層に電気的に接合している電界効果トランジスタ。 - 前記第一電極と前記第三電極間に介在する絶縁体層を有し、
前記第一電極が前記半導体層の外周部より外側にはみ出している長さをLとし、
前記絶縁体層の厚さをdとしたとき、
L≧10dである請求項1または2に記載の電界効果トランジスタ。 - 前記Lとdの関係が、L≧50dである請求項3に記載の電界効果トランジスタ。
- 前記半導体層の側面の面積に対する、前記第三電極により囲われていない部分の面積の割合が、0%以上40%以下である請求項1または2に記載の電界効果トランジスタ。
- 画像表示部と、請求項1〜5のいずれかに記載の電界効果トランジスタを画素電極に具備する表示装置。
- 前記画像表示部が、液晶表示装置又は有機エレクトロルミネッセンス表示装置である請求項6に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008336 | 2004-01-15 | ||
JP2004008336 | 2004-01-15 | ||
PCT/JP2005/000249 WO2005069383A1 (ja) | 2004-01-15 | 2005-01-12 | 電界効果トランジスタ及びそれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005069383A1 JPWO2005069383A1 (ja) | 2007-12-27 |
JP4124787B2 true JP4124787B2 (ja) | 2008-07-23 |
Family
ID=34792225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517042A Expired - Fee Related JP4124787B2 (ja) | 2004-01-15 | 2005-01-12 | 電界効果トランジスタ及びそれを用いた表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7382040B2 (ja) |
JP (1) | JP4124787B2 (ja) |
CN (1) | CN100431169C (ja) |
WO (1) | WO2005069383A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100669762B1 (ko) * | 2004-11-15 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
JP4602920B2 (ja) * | 2005-03-19 | 2010-12-22 | 三星モバイルディスプレイ株式會社 | 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法 |
US7378776B2 (en) * | 2005-09-06 | 2008-05-27 | Ariose Electronics Co. Ltd. | Piezoelectric ceramic composition and piezoelectric elements using the same |
KR100829743B1 (ko) * | 2005-12-09 | 2008-05-15 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치 |
JP5487421B2 (ja) * | 2006-01-09 | 2014-05-07 | テクニオン リサーチ アンド ディベロップメント ファウンデーション リミティド | トランジスタの構造及びその製造方法 |
KR100723426B1 (ko) * | 2006-04-26 | 2007-05-30 | 삼성전자주식회사 | 이온 물질 검출용 전계 효과 트랜지스터 및 그를 이용한이온 물질 검출 방법 |
US8217386B2 (en) * | 2006-06-29 | 2012-07-10 | University Of Florida Research Foundation, Inc. | Short channel vertical FETs |
WO2008107089A1 (en) * | 2007-03-07 | 2008-09-12 | University Of Kentucky Research Foundation | Silylethynylated heteroacenes and electronic devices made therewith |
US7879688B2 (en) * | 2007-06-29 | 2011-02-01 | 3M Innovative Properties Company | Methods for making electronic devices with a solution deposited gate dielectric |
US20090001356A1 (en) * | 2007-06-29 | 2009-01-01 | 3M Innovative Properties Company | Electronic devices having a solution deposited gate dielectric |
CN101582451A (zh) * | 2008-05-16 | 2009-11-18 | 清华大学 | 薄膜晶体管 |
CN101587839B (zh) * | 2008-05-23 | 2011-12-21 | 清华大学 | 薄膜晶体管的制备方法 |
CN101582382B (zh) * | 2008-05-14 | 2011-03-23 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管的制备方法 |
CN101593699B (zh) * | 2008-05-30 | 2010-11-10 | 清华大学 | 薄膜晶体管的制备方法 |
CN101582447B (zh) * | 2008-05-14 | 2010-09-29 | 清华大学 | 薄膜晶体管 |
CN101582446B (zh) * | 2008-05-14 | 2011-02-02 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管 |
CN101582449B (zh) * | 2008-05-14 | 2011-12-14 | 清华大学 | 薄膜晶体管 |
CN101582444A (zh) * | 2008-05-14 | 2009-11-18 | 清华大学 | 薄膜晶体管 |
CN101582448B (zh) * | 2008-05-14 | 2012-09-19 | 清华大学 | 薄膜晶体管 |
CN101582450B (zh) * | 2008-05-16 | 2012-03-28 | 清华大学 | 薄膜晶体管 |
CN101599495B (zh) * | 2008-06-04 | 2013-01-09 | 清华大学 | 薄膜晶体管面板 |
CN101582445B (zh) * | 2008-05-14 | 2012-05-16 | 清华大学 | 薄膜晶体管 |
WO2012071243A2 (en) * | 2010-11-22 | 2012-05-31 | 3M Innovative Properties Company | Assembly and electronic devices including the same |
KR102033097B1 (ko) * | 2012-11-05 | 2019-10-17 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 유기 발광 표시 장치 |
CN104769661B (zh) | 2012-11-05 | 2017-07-18 | 佛罗里达大学研究基金会有限公司 | 显示器中的亮度补偿 |
JP5719949B2 (ja) * | 2014-03-31 | 2015-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102294724B1 (ko) * | 2014-12-02 | 2021-08-31 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913113A (en) * | 1997-02-24 | 1999-06-15 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
CA2323879C (en) * | 1998-04-10 | 2007-01-16 | E Ink Corporation | Electronic displays using organic-based field effect transistors |
US6509586B2 (en) * | 2000-03-31 | 2003-01-21 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit |
JP3716755B2 (ja) * | 2001-04-05 | 2005-11-16 | 株式会社日立製作所 | アクティブマトリクス型表示装置 |
JP2003086804A (ja) * | 2001-09-07 | 2003-03-20 | Seiko Epson Corp | 有機半導体装置 |
JP2003110110A (ja) | 2001-09-28 | 2003-04-11 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP3823312B2 (ja) * | 2001-10-18 | 2006-09-20 | 日本電気株式会社 | 有機薄膜トランジスタ |
JP2003229579A (ja) * | 2001-11-28 | 2003-08-15 | Konica Corp | 電界効果トランジスタ及びその製造方法 |
JP2003209122A (ja) * | 2002-01-16 | 2003-07-25 | Seiko Epson Corp | 有機半導体装置 |
US20030151118A1 (en) * | 2002-02-14 | 2003-08-14 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
EP1367659B1 (en) * | 2002-05-21 | 2012-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor |
TW586238B (en) * | 2003-06-05 | 2004-05-01 | Hannstar Display Corp | Circular thin film transistor structure |
-
2005
- 2005-01-12 CN CNB2005800004088A patent/CN100431169C/zh not_active Expired - Fee Related
- 2005-01-12 WO PCT/JP2005/000249 patent/WO2005069383A1/ja active Application Filing
- 2005-01-12 US US10/557,059 patent/US7382040B2/en active Active
- 2005-01-12 JP JP2005517042A patent/JP4124787B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1788355A (zh) | 2006-06-14 |
WO2005069383A1 (ja) | 2005-07-28 |
US20070012922A1 (en) | 2007-01-18 |
US7382040B2 (en) | 2008-06-03 |
JPWO2005069383A1 (ja) | 2007-12-27 |
CN100431169C (zh) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4124787B2 (ja) | 電界効果トランジスタ及びそれを用いた表示装置 | |
US7537975B2 (en) | Organic thin film transistor and method of fabricating the same | |
JP4454536B2 (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP5575105B2 (ja) | 有機薄膜トランジスタ | |
US8129714B2 (en) | Semiconductor, semiconductor device, complementary transistor circuit device | |
US8558323B2 (en) | Thin film transistors having multi-layer channel | |
KR101240656B1 (ko) | 평판표시장치와 평판표시장치의 제조방법 | |
KR100858821B1 (ko) | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 | |
JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
KR20130129926A (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
KR100805700B1 (ko) | 유기 전자 소자 및 그 제조방법 | |
TW201640684A (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
JP2005175386A (ja) | 有機半導体素子 | |
JP5477750B2 (ja) | 有機電界効果型トランジスタ | |
US20060255336A1 (en) | Thin film transistor and method of manufacturing the same | |
JP2008243911A (ja) | 有機薄膜トランジスタ及びディスプレイ | |
JP2006060169A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR100770262B1 (ko) | 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법 | |
JP2006041487A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR101679585B1 (ko) | 유기전계 효과 트랜지스터용 이중 봉지막, 이를 이용한 유기전계 효과 트랜지스터 및 이의 제조방법 | |
JP2006165234A (ja) | 電界効果型トランジスタ | |
JP2013038194A (ja) | 有機トランジスタ及びその製造方法 | |
JP2005108949A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP4848522B2 (ja) | 有機薄膜トランジスタ及びそれを用いた半導体素子 | |
JP2006019659A (ja) | 電界効果トランジスタと、それを用いた表示装置及び無線識別タグ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071211 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4124787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |