JP5360431B2 - 光マトリックスデバイスの製造方法 - Google Patents
光マトリックスデバイスの製造方法 Download PDFInfo
- Publication number
- JP5360431B2 JP5360431B2 JP2010542817A JP2010542817A JP5360431B2 JP 5360431 B2 JP5360431 B2 JP 5360431B2 JP 2010542817 A JP2010542817 A JP 2010542817A JP 2010542817 A JP2010542817 A JP 2010542817A JP 5360431 B2 JP5360431 B2 JP 5360431B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- manufacturing
- matrix device
- optical matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、テレビやパーソナルコンピュータのモニタとして用いられる薄型画像表示装置、もしくは医療分野や産業分野などに用いられる放射線撮像装置に備わる放射線検出器など、表示素子または受光素子で形成される画素を二次元マトリックス状に配列した構造を有する光マトリックスデバイスの製造方法に関するものである。
現在、薄膜トランジスタ(TFT)等で形成されるアクティブ素子とコンデンサとを備えた光に関する素子を二次元マトリックス状に配列した光マトリックスデバイスが汎用されている。光に関する素子として、受光素子と表示素子とが挙げられる。また、この光マトリックスデバイスを大別すると、受光素子で構成されるデバイスと表示素子で構成されるデバイスとに分けられる。受光素子で構成されるデバイスとしては、光撮像センサや、医療分野または産業分野などで用いられる放射線撮像センサなどがある。表示素子で構成されるデバイスとしては、透過光の強度を調節する素子を備えた液晶型や、発光素子を備えたEL型などの、テレビやパーソナルコンピュータのモニタとして用いられる画像ディスプレイがある。ここで光とは、赤外線、可視光線、紫外線、放射線(X線)、γ線等をいう。
近年、こうした光マトリックスデバイスに備わるアクティブマトリックス基板の配線等の形成方法として、インクジェット法を用いる方法が盛んに研究されている。アクティブマトリックス基板のゲート線やデータ線等の配線だけにとどまらず、ゲートチャネルなどの半導体膜もインクジェット法により形成することができる。従来のフォトリソグラフィ法と違って局所的に印刷形成でき、マスクを必要としないことで非常に有用である。このような理由により大面積のアクティブマトリックス基板を作成する技術として期待されている。
インクジェット印刷技術によれば、半導体、絶縁体、または導電性微粒子を含有する液滴(インク)を印刷塗布することで、半導体膜、絶縁体膜または導線を形成することができる。インクジェットノズルから射出される液滴は、半導体、絶縁体、または導電性微粒子のいずれかを有機溶媒に溶解または分散させて、溶液またはコロイド状態に保たれている。そして、この液滴を印刷塗布した後、加熱処理を行うことで有機溶媒を揮発させ、半導体膜、絶縁体膜、または導線(配線)を形成する。
例えば、特許文献1では、ボトムゲート型の薄膜トランジスタを、インクジェット法により形成する薄膜トランジスタの製造方法が開示されている。
しかしながら、インクジェット法で形成される薄膜トランジスタは、真空中でスパッタリング法等で形成されたものに比べて、ゲートOFF時の漏れ電流値、ON/OFF電流比、モビリティー等の特性が劣化したものであった。薄膜トランジスタのこれらの特性は、薄膜トランジスタの半導体膜とゲート絶縁膜との界面の接続状態に大きく左右される。これらの界面が、有機汚れや酸化汚れ等により少しでも汚れると特性劣化してしまう。つまり、インクジェット法では大気中でしか薄膜トランジスタを印刷形成することができず、真空中では印刷形成できない。これより、インクジェット法により形成された薄膜トランジスタは、真空中で形成されたものよりも特性が必然的に劣るものであった。
本発明は、このような事情に鑑みてなされたものであって、大面積の基板でありながら、薄膜トランジスタの特性が良好である光マトリックスデバイスの製造方法を提供することを目的とする。
本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明の光マトリックスデバイスの製造方法は、薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、転写型に真空中にて半導体膜を積層する半導体膜形成ステップと、前記半導体膜が積層された前記転写型に真空中にて連続してゲート絶縁膜を積層するゲート絶縁膜形成ステップと、前記基板上に予め形成された第1配線上に前記ゲート絶縁膜および前記半導体膜を転写する転写ステップとを備えたことを特徴とする。
すなわち、本発明の光マトリックスデバイスの製造方法は、薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、転写型に真空中にて半導体膜を積層する半導体膜形成ステップと、前記半導体膜が積層された前記転写型に真空中にて連続してゲート絶縁膜を積層するゲート絶縁膜形成ステップと、前記基板上に予め形成された第1配線上に前記ゲート絶縁膜および前記半導体膜を転写する転写ステップとを備えたことを特徴とする。
本発明の光マトリックスデバイスの製造方法によれば、薄膜トランジスタの特性が一番影響される半導体膜とゲート絶縁膜を真空中にて連続して製膜することで、半導体膜とゲート絶縁膜との界面が汚れない。さらに、半導体膜とゲート絶縁膜とは真空中にて形成するが、配線に関しては真空中で形成しなくてもよい。このように、予め形成された配線上に、真空中で形成された半導体膜とゲート絶縁膜とを転写するので、基板が大面積であっても薄膜トランジスタの配線、半導体膜およびゲート絶縁膜を効率よく形成することができ、薄膜トランジスタの特性も良好である光マトリックスデバイスを製造することができる。
また、配線をインクジェット法により形成する場合、配線が形成される基板上の絶縁膜に配線のパターンの溝をインプリント法により形成することで、インクジェット法により射出された液滴が溝のパターンに沿って伸長する。これより、インクジェット法でありながら、液滴の滲みを防ぐことができるので、配線を精度良く形成することができる。
さらに、ゲート絶縁膜および半導体膜が転写された配線上に絶縁膜を形成し、この絶縁膜の面上に形成されるさらに別の配線のためのパターンの溝をこの絶縁膜に形成することで、配線の形成を精度良く行うことができる。
また、転写型の接着力が小さい場合は、転写型に直接半導体膜を積層してもよいが、転写型の接着力が強く、積層された半導体膜を剥離できない場合は、転写型に予め剥離層を形成しておくとよい。転写型に予め形成された剥離層として加熱または紫外線照射により粘度が減少するものを採用すれば、剥離層を加熱または紫外線照射をすることでゲート絶縁膜および半導体膜を効率よく配線上に転写することができる。さらに第1絶縁膜が有機物であれば、常温にて塗布形成がしやすい。
また、転写型に先にゲート絶縁膜を形成し、その後に半導体膜を形成することで、半導体膜を基板側に形成することもできる。
また、半導体膜が酸化物半導体であれば、特性の良い薄膜トランジスタを形成することができる。ゲート絶縁膜は真空中で形成するので無機物である方が好ましい。さらには、ゲート絶縁膜および半導体膜の転写は基板全体を一括して転写しなくても、基板を小領域に分けて何回も転写を繰り返すこともできる。
また、上記光マトリックスデバイスの製造方法により、薄膜トランジスタの特性が安定した光検出器、放射線検出器、または画像表示装置を製造することができる。
また、本発明のもう一方の光マトリックスデバイスの製造方法は、薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、転写型に真空中にてゲート絶縁膜を積層するゲート絶縁膜形成ステップと、前記ゲート絶縁膜が積層された前記転写型に真空中にて連続して半導体膜を積層する半導体膜形成ステップと、前記ゲート絶縁膜および前記半導体膜をフィルムに転写する第1転写ステップと、前記フィルムに転写された前記ゲート絶縁膜および前記半導体膜を、前記基板上に予め形成された第1配線上に転写する第2転写ステップとを備えたことを特徴とする。
本発明のもう一方の光マトリックスデバイスの製造方法によれば、薄膜トランジスタの特性が一番影響されるゲート絶縁膜と半導体膜とを真空中にて連続して製膜することで、ゲート絶縁膜と半導体膜との界面が汚れない。さらに、ゲート絶縁膜と半導体膜とは真空中にて形成するが、配線に関しては真空中で形成しなくてもよい。このように、予め形成された配線上に、真空中で形成されたゲート絶縁膜と半導体膜とを転写するので、基板が大面積であっても薄膜トランジスタの配線、半導体膜およびゲート絶縁膜を効率よく形成することができ、薄膜トランジスタの特性も良好である光マトリックスデバイスを製造することができる。
さらには、転写型に積層されたゲート絶縁膜および半導体膜をフィルムに転写する第1転写ステップと、フィルムに転写されたゲート絶縁膜および半導体膜を基板上に予め形成された第1配線上に転写する第2転写ステップを備えることで、ゲート絶縁膜および半導体膜の転写漏れの発生を防ぎ転写歩留まりを向上することができる。
また、フィルムは加熱または紫外線照射により粘度が減少し、第2転写ステップは加熱または紫外線照射によりフィルムの粘度を減少させて実施するので、フィルムから第1配線上にゲート絶縁膜および半導体膜を好適に転写することができる。
本発明に係る光マトリックスデバイスの製造方法によれば、大面積のアクティブマトリックス基板でありながら、薄膜トランジスタの特性が良好である光マトリックスデバイスの製造方法を提供することができる。
1 … 基板
2 … 絶縁膜
3 … ゲート線
4 … グランド線
5 … 転写型
6 … 転写型
7 … 剥離層
8 … 半導体膜
9 … ゲート絶縁膜
10 … 絶縁膜
11 … データ線
12 … 容量電極
15 … 薄膜トランジスタ(TFT)
27 … フラットパネル型X線検出器(FPD)
50 … 接着膜
52 … フィルム
DU … X線検出素子
2 … 絶縁膜
3 … ゲート線
4 … グランド線
5 … 転写型
6 … 転写型
7 … 剥離層
8 … 半導体膜
9 … ゲート絶縁膜
10 … 絶縁膜
11 … データ線
12 … 容量電極
15 … 薄膜トランジスタ(TFT)
27 … フラットパネル型X線検出器(FPD)
50 … 接着膜
52 … フィルム
DU … X線検出素子
<フラットパネル型X線検出器製造方法>
以下、図面を参照して本発明の光マトリックスデバイスの一例として、フラットパネル型X線検出器(以下、FPDと称す)の製造方法を説明する。
図1は実施例1に係るFPDの製造工程の流れを形成する流れを示すフローチャート図であり、図2から図22までは実施例1に係るFPDの製造工程を示す図である。図12は図11のA−A矢視断面図であり、図14は図13のA−A矢視断面図であり、図17は図16のA−A矢視断面図である。
以下、図面を参照して本発明の光マトリックスデバイスの一例として、フラットパネル型X線検出器(以下、FPDと称す)の製造方法を説明する。
図1は実施例1に係るFPDの製造工程の流れを形成する流れを示すフローチャート図であり、図2から図22までは実施例1に係るFPDの製造工程を示す図である。図12は図11のA−A矢視断面図であり、図14は図13のA−A矢視断面図であり、図17は図16のA−A矢視断面図である。
実施例1におけるFPDの製造工程として、大別して2つの工程がある。図1を参照すると、1つは、基板上にアクティブマトリックス基板および放射線変換層などを形成する工程(ステップS01〜S03およびステップS21〜S29)であり、もう1つは薄膜トランジスタ(以下、TFTと称す)の半導体膜およびゲート絶縁膜を形成する工程(ステップS11〜S13)である。
(ステップS01)絶縁膜形成
図2に示すように、基板1の表面上に絶縁膜2を形成する。基板1は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合、ポリイミド、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、PET(ポリエチレンテレフタレート)等が例として挙げられるが、耐熱性に優れたポリイミドが好ましい。ステンレス等の金属を採用する場合、基板1は後で説明するグランド線として兼用することもできる。基板1と絶縁膜2とが合成樹脂等の有機物であれば、フレキシブルな基板を製造することができる。これより、基板を落としても割れない利点がある。また、基板がフレキシブルであればロールトウロールでの量産をすることができる。絶縁膜2が有機物であれば、常温で塗布形成しやすい。
図2に示すように、基板1の表面上に絶縁膜2を形成する。基板1は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合、ポリイミド、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、PET(ポリエチレンテレフタレート)等が例として挙げられるが、耐熱性に優れたポリイミドが好ましい。ステンレス等の金属を採用する場合、基板1は後で説明するグランド線として兼用することもできる。基板1と絶縁膜2とが合成樹脂等の有機物であれば、フレキシブルな基板を製造することができる。これより、基板を落としても割れない利点がある。また、基板がフレキシブルであればロールトウロールでの量産をすることができる。絶縁膜2が有機物であれば、常温で塗布形成しやすい。
絶縁膜2は、有機系の材料で熱可塑性または光により硬化するものが好ましく、ポリイミド、アクリル樹脂、UV硬化樹脂などが挙げられる。この絶縁膜2を、基板1の表面上に一様に形成する。絶縁膜2は本発明における第1絶縁膜に相当し、ステップS01は本発明における第1絶縁膜形成ステップに相当する。
(ステップS02)絶縁膜パターン形成
図3に示すように、基板1上に形成された軟化状態の絶縁膜2に後の工程で形成されるゲート線3とグランド線4のパターンが予め形成された転写型5を絶縁膜2に押圧する。このとき、絶縁膜2が熱可塑性であれば、予め絶縁膜2を加熱して軟化状態に保持して転写型5を押圧する。この転写型5のパターンが絶縁膜2上に転写された後、絶縁膜2を冷却して絶縁膜2を硬化し、転写型5を絶縁膜2から離型する。これより、図4に示すように、後の工程で形成されるゲート線3およびグランド線4のパターンである溝が絶縁膜2に形成される。また、絶縁膜2が紫外線硬化性であれば、軟化状態の絶縁膜2に転写型5を押圧した後、紫外線を絶縁膜2に照射する。この紫外線の照射により、絶縁膜2が硬化して、絶縁膜2のパターンを形成する。転写型5は、例えば、Si(シリコン)、Ni(ニッケル)、PDMS(Polydimethylsiloxane)等で形成されたものを採用することができる。転写型5のパターン形成は、EB露光やフォトリソグラフィー法により形成することができる。ステップS02は本発明における第1パターン形成ステップに相当する。
図3に示すように、基板1上に形成された軟化状態の絶縁膜2に後の工程で形成されるゲート線3とグランド線4のパターンが予め形成された転写型5を絶縁膜2に押圧する。このとき、絶縁膜2が熱可塑性であれば、予め絶縁膜2を加熱して軟化状態に保持して転写型5を押圧する。この転写型5のパターンが絶縁膜2上に転写された後、絶縁膜2を冷却して絶縁膜2を硬化し、転写型5を絶縁膜2から離型する。これより、図4に示すように、後の工程で形成されるゲート線3およびグランド線4のパターンである溝が絶縁膜2に形成される。また、絶縁膜2が紫外線硬化性であれば、軟化状態の絶縁膜2に転写型5を押圧した後、紫外線を絶縁膜2に照射する。この紫外線の照射により、絶縁膜2が硬化して、絶縁膜2のパターンを形成する。転写型5は、例えば、Si(シリコン)、Ni(ニッケル)、PDMS(Polydimethylsiloxane)等で形成されたものを採用することができる。転写型5のパターン形成は、EB露光やフォトリソグラフィー法により形成することができる。ステップS02は本発明における第1パターン形成ステップに相当する。
(ステップS03)ゲート線・グランド線形成
パターン形成された絶縁膜2に、インクジェット法によりゲート線3およびグランド線4を形成する。絶縁膜2には、ゲート線3およびグランド線4が形成されるパターンに溝が形成されているので、インクジェット法により射出された金属インクは溝が形成されているパターン通りに伸長される。ゲート線3は本発明における第1配線に相当し、ステップS03は本発明における第1配線形成ステップに相当する。
パターン形成された絶縁膜2に、インクジェット法によりゲート線3およびグランド線4を形成する。絶縁膜2には、ゲート線3およびグランド線4が形成されるパターンに溝が形成されているので、インクジェット法により射出された金属インクは溝が形成されているパターン通りに伸長される。ゲート線3は本発明における第1配線に相当し、ステップS03は本発明における第1配線形成ステップに相当する。
次に、上記ステップS01〜S03と別工程で形成する、半導体膜およびゲート絶縁膜の形成を説明する。上記ステップS03にて形成したゲート線3上にゲート絶縁膜および半導体膜(ゲートチャネル)を形成するために、インプリント法を応用した転写法を用いてこれらを転写する。
(ステップS11)剥離層形成
図6および図7に示すように、予め半導体膜(ゲートチャネル)が形成されるパターンの所定の位置に凹凸の形状が形成された転写型6の表面全体に剥離層7を塗布して形成する。剥離層7は、例えば80℃程度に加熱すると粘着性が低下する樹脂や、紫外線が照射されると粘着性が低下する樹脂などが好ましい。80℃程度に加熱すると粘着性が低下する樹脂として積水化学工業株式会社製の自己剥離ペースト(仮固定用接着剤)や、株式会社テスコ製のUV硬化型ホットメルト仮接着材A−1579が挙げられる。また、場合によっては、フッ素プラズマ処理などにより、1分子層のみを薄膜コートするものであってもよい。この剥離層7の凹凸のピッチはTFTの半導体膜(ゲートチャネル)のピッチ間隔である。転写型6は、例えば、Si、SiO2(酸化シリコン)、SiC(炭化ケイ素)、Ni、PDMS等で形成されたものを採用することができる。
図6および図7に示すように、予め半導体膜(ゲートチャネル)が形成されるパターンの所定の位置に凹凸の形状が形成された転写型6の表面全体に剥離層7を塗布して形成する。剥離層7は、例えば80℃程度に加熱すると粘着性が低下する樹脂や、紫外線が照射されると粘着性が低下する樹脂などが好ましい。80℃程度に加熱すると粘着性が低下する樹脂として積水化学工業株式会社製の自己剥離ペースト(仮固定用接着剤)や、株式会社テスコ製のUV硬化型ホットメルト仮接着材A−1579が挙げられる。また、場合によっては、フッ素プラズマ処理などにより、1分子層のみを薄膜コートするものであってもよい。この剥離層7の凹凸のピッチはTFTの半導体膜(ゲートチャネル)のピッチ間隔である。転写型6は、例えば、Si、SiO2(酸化シリコン)、SiC(炭化ケイ素)、Ni、PDMS等で形成されたものを採用することができる。
(ステップS12)半導体膜形成
図8に示すように、剥離層7が形成された転写型6上に真空中にて、半導体膜8を形成する。真空度は、約1Pa以下が好ましい。あるいは、約0.1Pa以下に真空引きした後、Ar(アルゴン)、O2(酸素)、N2(窒素)などのガスを別途供給することで、約1Pa以下の減圧雰囲気にするものであってもよい。形成方法として、スパッタリング法、プラズマ蒸着法、またはイオンブレーディング等が挙げられる。半導体膜8の材料として、InGaZnO4(ガリウム・インジウム酸化亜鉛)、ZnO(酸化亜鉛)等の酸化物半導体、またはCdS(硫化カドミウム)等のカルコゲナイド系が挙げられる。また、これら以外にも、Si、a−Si(アモルファスシリコン)、poly−Si(ポリシリコン)でもよいし、あるいは、ペンタセンなどの有機物からなる有機半導体膜であってもよい。無機物半導体膜である酸化物半導体膜を採用すると、移動度が高く有機半導体膜に比べて経時安定性が良い。なお、図8において、転写型6の凸部の面上に剥離層7を介して形成された半導体膜8の幅P1は1〜20μm程度であり、剥離層7が積層された転写型6の凹凸のピッチP2は、後々に形成されるアクティブマトリックス基板17の1画素のピッチと同程度であるので、50〜200μm程度である。ステップS12は本発明における半導体膜形成ステップに相当する。
図8に示すように、剥離層7が形成された転写型6上に真空中にて、半導体膜8を形成する。真空度は、約1Pa以下が好ましい。あるいは、約0.1Pa以下に真空引きした後、Ar(アルゴン)、O2(酸素)、N2(窒素)などのガスを別途供給することで、約1Pa以下の減圧雰囲気にするものであってもよい。形成方法として、スパッタリング法、プラズマ蒸着法、またはイオンブレーディング等が挙げられる。半導体膜8の材料として、InGaZnO4(ガリウム・インジウム酸化亜鉛)、ZnO(酸化亜鉛)等の酸化物半導体、またはCdS(硫化カドミウム)等のカルコゲナイド系が挙げられる。また、これら以外にも、Si、a−Si(アモルファスシリコン)、poly−Si(ポリシリコン)でもよいし、あるいは、ペンタセンなどの有機物からなる有機半導体膜であってもよい。無機物半導体膜である酸化物半導体膜を採用すると、移動度が高く有機半導体膜に比べて経時安定性が良い。なお、図8において、転写型6の凸部の面上に剥離層7を介して形成された半導体膜8の幅P1は1〜20μm程度であり、剥離層7が積層された転写型6の凹凸のピッチP2は、後々に形成されるアクティブマトリックス基板17の1画素のピッチと同程度であるので、50〜200μm程度である。ステップS12は本発明における半導体膜形成ステップに相当する。
(ステップS13)ゲート絶縁膜
図9に示すように、半導体膜8が形成された転写型6上に真空中にて、ゲート絶縁膜9を形成する。真空度は、約1Pa以下が好ましい。あるいは、約0.1Pa以下に真空引きした後、Ar、O2、N2などのガスを別途供給することで、約1Pa以下の減圧雰囲気にするものであってもよい。形成方法として、スパッタリング法、プラズマ蒸着法、またはイオンブレーディング等が挙げられる。ゲート絶縁膜9の材料として、SiO2、SiNX(窒化シリコン)、ZrO2(酸化ジルコニウム)、Y2O3(酸化イットリウム)、Al2O3(酸化アルミニウム)、TiO2(酸化チタン)等の無機酸化物が挙げられる。また、強誘電体薄膜もゲート絶縁膜材料として採用することができる。さらには、ポリイミド、アクリル、PVP(ポリビニルピロリドン)などの有機物でもよい。ステップS13は本発明におけるゲート絶縁膜形成ステップに相当する。
図9に示すように、半導体膜8が形成された転写型6上に真空中にて、ゲート絶縁膜9を形成する。真空度は、約1Pa以下が好ましい。あるいは、約0.1Pa以下に真空引きした後、Ar、O2、N2などのガスを別途供給することで、約1Pa以下の減圧雰囲気にするものであってもよい。形成方法として、スパッタリング法、プラズマ蒸着法、またはイオンブレーディング等が挙げられる。ゲート絶縁膜9の材料として、SiO2、SiNX(窒化シリコン)、ZrO2(酸化ジルコニウム)、Y2O3(酸化イットリウム)、Al2O3(酸化アルミニウム)、TiO2(酸化チタン)等の無機酸化物が挙げられる。また、強誘電体薄膜もゲート絶縁膜材料として採用することができる。さらには、ポリイミド、アクリル、PVP(ポリビニルピロリドン)などの有機物でもよい。ステップS13は本発明におけるゲート絶縁膜形成ステップに相当する。
(ステップS21)転写
次に、図10に示すように半導体膜8およびゲート絶縁膜9が積層された転写型6をゲート線3の上に押圧し、剥離層7を剥離させることで、半導体膜8およびゲート絶縁膜9を転写する。これより、図11および図12に示すように、ゲート線3上にゲート絶縁膜9が形成され、さらにその上に半導体膜8が形成される。剥離層7の剥離は、熱によるものであってもよいし、紫外線照射によるものであってもよいし、超音波の振動によるものであってもよいし、これらの組み合わせによるものでもよい。例えば、80℃以上に加熱すると粘着性が低下する剥離層7であれば、転写型6を80℃以上に加熱することで、剥離層7の粘着性を低下するとともに、転写型6に超音波による振動を与えることで、半導体膜8およびゲート絶縁膜9を転写型6から剥離することができる。ステップS21は本発明における転写ステップに相当する。
次に、図10に示すように半導体膜8およびゲート絶縁膜9が積層された転写型6をゲート線3の上に押圧し、剥離層7を剥離させることで、半導体膜8およびゲート絶縁膜9を転写する。これより、図11および図12に示すように、ゲート線3上にゲート絶縁膜9が形成され、さらにその上に半導体膜8が形成される。剥離層7の剥離は、熱によるものであってもよいし、紫外線照射によるものであってもよいし、超音波の振動によるものであってもよいし、これらの組み合わせによるものでもよい。例えば、80℃以上に加熱すると粘着性が低下する剥離層7であれば、転写型6を80℃以上に加熱することで、剥離層7の粘着性を低下するとともに、転写型6に超音波による振動を与えることで、半導体膜8およびゲート絶縁膜9を転写型6から剥離することができる。ステップS21は本発明における転写ステップに相当する。
(ステップS22)絶縁膜形成
次に、図13および図14に示すように、絶縁膜10をグランド線4および絶縁膜2上に形成する。半導体膜8の上部面上には後の工程でデータ線および容量電極と接続するので、絶縁膜10を積層しない。絶縁膜10も、有機系の材料で熱可塑性または光により硬化するものが好ましく、ポリイミド、アクリル樹脂、UV硬化樹脂などが挙げられる。絶縁膜10は本発明における第2絶縁膜に相当し、ステップS22は本発明における第2絶縁膜形成ステップに相当する。
次に、図13および図14に示すように、絶縁膜10をグランド線4および絶縁膜2上に形成する。半導体膜8の上部面上には後の工程でデータ線および容量電極と接続するので、絶縁膜10を積層しない。絶縁膜10も、有機系の材料で熱可塑性または光により硬化するものが好ましく、ポリイミド、アクリル樹脂、UV硬化樹脂などが挙げられる。絶縁膜10は本発明における第2絶縁膜に相当し、ステップS22は本発明における第2絶縁膜形成ステップに相当する。
(ステップS23)絶縁膜パターン形成
次に、図15に示すように、軟化状態の絶縁膜10に後の工程で形成されるデータ線11と容量電極12のパターンが予め形成された転写型13を絶縁膜2に押圧する。絶縁膜10のパターン形成方法はステップS02と同様であるので説明を省略する。これより、後の工程で形成されるデータ線11および容量電極12のパターンである溝が絶縁膜10に形成される。ステップS23は本発明における第2パターン形成ステップに相当する。
次に、図15に示すように、軟化状態の絶縁膜10に後の工程で形成されるデータ線11と容量電極12のパターンが予め形成された転写型13を絶縁膜2に押圧する。絶縁膜10のパターン形成方法はステップS02と同様であるので説明を省略する。これより、後の工程で形成されるデータ線11および容量電極12のパターンである溝が絶縁膜10に形成される。ステップS23は本発明における第2パターン形成ステップに相当する。
(ステップS24)データ線・容量電極形成
図16および図17に示すように、半導体膜8を挟んで、容量電極12およびデータ線11を絶縁膜10上に形成する。容量電極12は、絶縁膜10を挟んでグランド線4に対向するように積層形成する。なお、半導体膜8に対向したゲート線3の一部分と、データ線11の半導体膜8側の部分と、半導体膜8と、容量電極12の半導体膜8側の部分と、ゲート線3/データ線11・半導体膜8・容量電極12間に介在する絶縁膜9とで、TFT15を構成する。また、容量電極12と、グランド線4と、容量電極12/グランド線4間に介在する絶縁膜10とで、コンデンサ16を構成する。これより、基板1、容量電極12、コンデンサ16、TFT15、半導体膜8、データ線11、ゲート線3、グランド線4、絶縁膜2、ゲート絶縁膜9、および絶縁膜10を備えたアクティブマトリックス基板17を構成する。データ線11は本発明における第2配線に相当し、ステップS24は本発明における第2配線形成ステップに相当する。
図16および図17に示すように、半導体膜8を挟んで、容量電極12およびデータ線11を絶縁膜10上に形成する。容量電極12は、絶縁膜10を挟んでグランド線4に対向するように積層形成する。なお、半導体膜8に対向したゲート線3の一部分と、データ線11の半導体膜8側の部分と、半導体膜8と、容量電極12の半導体膜8側の部分と、ゲート線3/データ線11・半導体膜8・容量電極12間に介在する絶縁膜9とで、TFT15を構成する。また、容量電極12と、グランド線4と、容量電極12/グランド線4間に介在する絶縁膜10とで、コンデンサ16を構成する。これより、基板1、容量電極12、コンデンサ16、TFT15、半導体膜8、データ線11、ゲート線3、グランド線4、絶縁膜2、ゲート絶縁膜9、および絶縁膜10を備えたアクティブマトリックス基板17を構成する。データ線11は本発明における第2配線に相当し、ステップS24は本発明における第2配線形成ステップに相当する。
(ステップS25)絶縁膜形成
図18に示すように、データ線11、容量電極12、半導体膜8、および絶縁膜10上に絶縁膜18を積層形成する。この後積層する画素電極19と接続するために容量電極12上には絶縁膜18を積層形成しない部分があり、容量電極12の周囲を絶縁膜18で積層形成する。絶縁膜18はTFT15のパッシベーション膜としても機能する。
図18に示すように、データ線11、容量電極12、半導体膜8、および絶縁膜10上に絶縁膜18を積層形成する。この後積層する画素電極19と接続するために容量電極12上には絶縁膜18を積層形成しない部分があり、容量電極12の周囲を絶縁膜18で積層形成する。絶縁膜18はTFT15のパッシベーション膜としても機能する。
(ステップS26)画素電極形成
図19に示すように、容量電極12および絶縁膜18上に画素電極19を積層する。これより、画素電極19と容量電極12とは電気的に接続されている。
図19に示すように、容量電極12および絶縁膜18上に画素電極19を積層する。これより、画素電極19と容量電極12とは電気的に接続されている。
(ステップS27)絶縁膜形成
図20に示すように、画素電極19および絶縁膜18上に絶縁膜20を積層する。この後積層するX線変換層21によって生成されたキャリアを画素電極19に収集するために、X線変換層21に直接に接触すべく画素電極19の大部分には絶縁膜20を積層形成せずに、画素電極19の周囲のみを絶縁膜20で積層形成する。すなわち、画素電極19の大部分を開口するように絶縁膜20を積層形成する。
図20に示すように、画素電極19および絶縁膜18上に絶縁膜20を積層する。この後積層するX線変換層21によって生成されたキャリアを画素電極19に収集するために、X線変換層21に直接に接触すべく画素電極19の大部分には絶縁膜20を積層形成せずに、画素電極19の周囲のみを絶縁膜20で積層形成する。すなわち、画素電極19の大部分を開口するように絶縁膜20を積層形成する。
(ステップS28)X線変換層形成
図21に示すように、画素電極19および絶縁膜20上にX線変換層21を積層形成する。実施例1の場合、受光素子であるX線変換層21としてアモルファスセレン(a−Se)を積層するので蒸着法を用いる。X線変換層21にどのような半導体を用いるかで積層方法を変えてもよい。
図21に示すように、画素電極19および絶縁膜20上にX線変換層21を積層形成する。実施例1の場合、受光素子であるX線変換層21としてアモルファスセレン(a−Se)を積層するので蒸着法を用いる。X線変換層21にどのような半導体を用いるかで積層方法を変えてもよい。
(ステップS29)電圧印加電極形成
図22に示すように、電圧印加電極22をX線変換層21上に積層形成する。この後、図23に示すように、ゲート駆動回路24、電荷‐電圧変換器群25およびマルチプレクサ26等の周辺回路を接続することでFPD27の一連の製造を終了する。
図22に示すように、電圧印加電極22をX線変換層21上に積層形成する。この後、図23に示すように、ゲート駆動回路24、電荷‐電圧変換器群25およびマルチプレクサ26等の周辺回路を接続することでFPD27の一連の製造を終了する。
これらFPD27の絶縁膜2、10、18、20の形成方法は、局所的な形成であればインクジェット法が好ましく、基板全体に一様に形成する場合はスピンコート法が好ましい。またこの他にも、凸版印刷法、グラビア印刷法、フレキソ印刷法などにより形成してもよい。
半導体膜8およびゲート絶縁膜9の転写方法は基板1全体を一括して転写するものであってもよいし、小領域に分けて繰り返し転写をしてもよい。また、絶縁膜2および絶縁膜10へのパターン形成も、基板1全体を一括してパターン形成するものであってもよいし、小領域に分けて繰り返しパターン形成してもよい。
<フラットパネル型X線検出器>
以上のようにして製造されたFPD27は、図22および図23に示すように、X線が入射されるX線検出部SCには、XY方向に2次元マトリックス状にX線検出素子DUが配列されている。X線検出素子DUは、入射されたX線に感応して電荷信号を画素ごとに出力するものである。なお、説明の都合上、図23では、X線検出素子DUが3×3画素分の2次元マトリックス構成としているが、実際のX線検出部SCにはX線検出素子DUが、例えば、4096×4096画素分程度に、FPD27の画素数に合わせたマトリックス構成としている。X線検出素子DUは本発明における光に関する素子に相当する。
以上のようにして製造されたFPD27は、図22および図23に示すように、X線が入射されるX線検出部SCには、XY方向に2次元マトリックス状にX線検出素子DUが配列されている。X線検出素子DUは、入射されたX線に感応して電荷信号を画素ごとに出力するものである。なお、説明の都合上、図23では、X線検出素子DUが3×3画素分の2次元マトリックス構成としているが、実際のX線検出部SCにはX線検出素子DUが、例えば、4096×4096画素分程度に、FPD27の画素数に合わせたマトリックス構成としている。X線検出素子DUは本発明における光に関する素子に相当する。
また、X線検出素子DUは図22に示されるように、バイアス電圧が印加される電圧印加電極22の下層に、X線の入射によりキャリア(電子・正孔対)を生成するX線変換層21が形成されている。そして、X線変換層21の下層には、画素ごとにキャリアを収集する画素電極19が形成され、さらに、画素電極19に収集されたキャリアにより発生した電荷を蓄積するコンデンサ16と、コンデンサ16と電気的に接続されたTFT15と、TFT15へスイッチ作用の信号を送るゲート線3と、TFT15を通してコンデンサ16に蓄積された電荷をX線検出信号として読み出すデータ線11と、それらを支持する基板1とを備えるアクティブマトリックス基板17が形成されている。このアクティブマトリックス基板17によりX線変換層21にて生成したキャリアからX線検出信号を画素ごとに読み出すことができる。このように、各X線検出素子DUには、X線変換層21と画素電極19とコンデンサ16とTFT15とが備えられている。
X線変換層21は、X線感応型半導体からなり、例えば、非晶質のアモルファスセレン(a−Se)膜で形成されている。また、X線変換層21にX線が入射すると、このX線のエネルギーに比例した所定個数のキャリアが直接生成される構成(直接変換型)となっている。このa−Se膜は特に検出エリアの大面積化を容易にすることができる。X線変換層21として、上記以外にも他の半導体膜、例えば、CdTe(テルル化カドミニウム)等の多結晶半導体膜でもよい。
このように、本実施例のFPD27はX線検出画素である検出素子DUがX、Y方向に沿って多数配列された2次元アレイ構成のフラットパネル型X線センサとなっているので、各検出素子DUごとに局所的なX線検出が行うことができ、X線強度の2次元分布測定が可能となる。
本実施例のFPD27によるX線検出動作は以下の通りである。
すなわち、被検体にX線を照射してX線撮像を行う場合には、被検体を透過した放射線像がa−Se膜上に投影されて、像の濃淡に比例したキャリアがa−Se膜内に発生する。発生したキャリアは、バイアス電圧が生じる電界により画素電極19に収集され、キャリアの生成した数に相応して電荷がコンデンサ16に誘起されて所定時間蓄積される。その後、ゲート駆動回路24からゲート線3を介して送られるゲート電圧により、TFT15は、スイッチング作用をして、コンデンサ16に蓄積された電荷が、TFT15を経由し、データ線11を介して電荷−電圧変換器群25で電圧信号に変換され、マルチプレクサ26によりX線検出信号として順に外部に読み出される。
すなわち、被検体にX線を照射してX線撮像を行う場合には、被検体を透過した放射線像がa−Se膜上に投影されて、像の濃淡に比例したキャリアがa−Se膜内に発生する。発生したキャリアは、バイアス電圧が生じる電界により画素電極19に収集され、キャリアの生成した数に相応して電荷がコンデンサ16に誘起されて所定時間蓄積される。その後、ゲート駆動回路24からゲート線3を介して送られるゲート電圧により、TFT15は、スイッチング作用をして、コンデンサ16に蓄積された電荷が、TFT15を経由し、データ線11を介して電荷−電圧変換器群25で電圧信号に変換され、マルチプレクサ26によりX線検出信号として順に外部に読み出される。
上述したFPD27におけるデータ線11、ゲート線3、グランド線4、画素電極19、容量電極12および電圧印加電極22を形成する導電体は、Ag、Au、Cu等の金属をペースト状にした金属インクで形成したものでもよいし、ITOインクや、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン(PEDOT/PSS)などに代表される高導電性の有機物インクを印刷することで形成してもよい。また、ITOとAu薄膜などの構成でもよい。
上述した実施例1では、X線変換層21はX線によりキャリアを生成するものであったが、X線に限らず、γ線等の放射線に感応する放射線変換層や光に感応する光変換層を用いてもよい。また、光変換層の代わりにフォトダイオードを用いてもよい。こうすれば、同じ構造でありながら放射線検出器および光検出器を製造することができる。
上記のように構成した光マトリックスデバイスの製造方法によれば、半導体膜8とゲート絶縁膜9とを真空中にて連続製膜しているので、半導体膜8とゲート絶縁膜9との界面が、有機汚れや酸化汚れ等の汚れにおかされることがない。これより、半導体膜8とゲート絶縁膜9との界面のトラップを減らすことができるので、インクジェット法により形成したTFTに比べて、TFT15のゲートOFF時の漏れ電流値、ON/OFF電流比、モビリティー等の特性が向上している。また、真空中で形成した半導体膜8およびゲート絶縁膜9をインプリント法を応用した方法で転写することで、簡易にゲート線3上に転写することができる。
インプリント法では、通常、レジスト膜に転写型を押圧することでレジスト層に転写型の形状を凹凸逆転して転写するが、本願では転写型5に半導体膜8およびゲート絶縁膜9からなる2つの機能膜を真空中で積層し、これを通常の大気雰囲気中にてゲート線3上の所定の位置に転写する。これより、小面積の転写型5であっても、真空チャンバー内で次々と半導体膜8およびゲート絶縁膜9を転写型5に積層し、順にゲート線3上の所定の位置に転写することできる。つまり、基板1が大面積であっても、転写型5は基板1よりも小さくてよいので、真空チャンバーの小型化をすることができる。
また、ゲート線3、グランド線4、データ線11等の配線および容量電極12が形成される絶縁膜に各配線および電極の形成パターンが溝としてインプリント法により形成されるので、各配線および電極をインクジェット法により形成しやすい。つまり、インクジェット法により射出された液滴が絶縁膜に形成された溝のパターンに沿って伸長するので、インクジェット法でありながら線幅や位置精度が正確なパターンを形成することができる。
次に、本発明の実施例2について図24を参照して説明する。図24は、画像表示装置の一例としてアクティブマトリックス基板を備えるディスプレイ(有機ELディスプレイ)の一部破断斜視図である。
本発明の方法は、画像表示装置の製造に応用することも好ましい。画像表示装置として、薄型のエレクトロルミネイトディスプレイや液晶ディスプレイなどが挙げられる。画像表示装置においても、アクティブマトリックス基板に形成された画素回路を備えており、このようなデバイスに適用することが好ましい。
図24に示されるように、アクティブマトリックス基板を備える有機ELディスプレイ30は、基板31と、基板31上にマトリックス状に複数個配置されたTFT回路32と画素電極33に接続され、基板31に順次積層された有機EL層34、透明電極35および保護フィルム36と、各TFT回路32とソース駆動回路37と接続する複数本のソース電極線39と、各TFT回路32とゲート駆動回路38と接続する複数本のゲート電極線40とを備えている。ここで、有機EL層34は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。
この有機ELディスプレイ30においても、TFT回路32内のゲート絶縁膜および半導体膜が、前述した実施例1による光マトリックスデバイスの製造方法により形成されているので、TFT回路32の特性が劣化することがない。これより、大面積でありながら応答性の速い画像表示装置を製作することができる。
また、上述した画像表示装置は有機ELなどの表示素子を用いたディスプレイであったが、これに限らず、液晶表示素子を備えた液晶型ディスプレイでもよい。液晶型ディスプレイの場合、カラーフィルターにて画素がRGBに着色される。さらに、透明な配線および透明な基板を採用すれば、光の透過効率が上げるメリットがある。また、他の表示素子を備えたディスプレイであってもよい。
次に、本発明の実施例3について図25〜図32を参照して説明する。図25は、実施例3に係るFPDの製造工程の流れを示すフローチャート図であり、図26〜図32はFPDの製造工程を示す図である。
実施例3は、実施例1における転写型から基板への転写を変更したものである。すなわち、実施例3の特徴は、転写型上に形成された半導体膜および絶縁膜を一旦、フィルムに転写した後、さらに基板上に転写する点である。また、実施例3のもう一つの特徴は、基板に形成されたゲート線上の半導体膜および絶縁膜が転写される領域に接着膜を形成する点である。実施例1と異なる光マトリックスデバイスの製造方法を以下に記載し、それ以外の光マトリックスデバイスの製造方法は実施例1の製造方法と同様である。
(ステップS04)接着膜形成
図25および図26に示すように、実施例1のステップS01〜03の工程の後に、ゲート線3上のゲート絶縁膜9および半導体膜8が形成される位置上に接着膜50を形成する。インクジェットプリンタまたはディスペンサを用いて局所的に接着膜50を塗布する。局所的に塗布する代わりに、絶縁膜2、ゲート線3およびグランド線4上の全面にスピンコートして接着膜50を形成してもよい。
図25および図26に示すように、実施例1のステップS01〜03の工程の後に、ゲート線3上のゲート絶縁膜9および半導体膜8が形成される位置上に接着膜50を形成する。インクジェットプリンタまたはディスペンサを用いて局所的に接着膜50を塗布する。局所的に塗布する代わりに、絶縁膜2、ゲート線3およびグランド線4上の全面にスピンコートして接着膜50を形成してもよい。
接着膜50は、粘着性の絶縁体である。接着膜50はポリイミドやアクリル系の樹脂が好ましい。接着膜は、加熱硬化性のもの、または、UV照射により硬化するものが好ましい。
次に、ステップS01〜S04と別工程で形成する半導体膜およびゲート絶縁膜の形成を説明する。実施例3では、実施例1と異なり、転写型6からフィルムを介して基板1へ転写するので、転写型6への半導体膜およびゲート絶縁膜の積層の順番が逆になる。ステップS11の剥離層形成は実施例1と同様である。
(ステップS15)ゲート絶縁膜形成
図27に示すように、剥離層7が形成された転写型6上に真空中にて、ゲート絶縁膜9を形成する。形成方法は実施例1と同様である。
図27に示すように、剥離層7が形成された転写型6上に真空中にて、ゲート絶縁膜9を形成する。形成方法は実施例1と同様である。
(ステップS16)半導体膜形成
図27に示すように、ゲート絶縁膜9が形成された転写型6上に、真空中にて連続して真空を破ることなく半導体膜8を形成する。形成方法は実施例1と同様である。
図27に示すように、ゲート絶縁膜9が形成された転写型6上に、真空中にて連続して真空を破ることなく半導体膜8を形成する。形成方法は実施例1と同様である。
(ステップS17)フィルム転写
図27に示すように、大気雰囲気中で半導体膜8上にフィルム52を一様に貼り付ける。フィルム52は粘着性を有するが、加熱またはUV照射により粘着性を失う性質を持つ。剥離層7が加熱されると粘着性を失う場合、フィルム52はUV照射により粘着性を失うことが好ましい。また、剥離層7がUV照射により粘着性を失う場合、フィルム52は加熱されると粘着性を失うことが好ましい。また、剥離層7およびフィルム52が共に加熱により粘着性を失う場合、フィルム52よりも剥離層7のほうが低温で粘着性を失うことが好ましい。加熱すると粘着性が低下するフィルムとして、日東電工株式会社製のリバアルファが挙げられる。また、UV照射により粘着性が低下するフィルムとして、株式会社トーヨーアドテック製のUV剥離型ダイシングテープが挙げられる。
図27に示すように、大気雰囲気中で半導体膜8上にフィルム52を一様に貼り付ける。フィルム52は粘着性を有するが、加熱またはUV照射により粘着性を失う性質を持つ。剥離層7が加熱されると粘着性を失う場合、フィルム52はUV照射により粘着性を失うことが好ましい。また、剥離層7がUV照射により粘着性を失う場合、フィルム52は加熱されると粘着性を失うことが好ましい。また、剥離層7およびフィルム52が共に加熱により粘着性を失う場合、フィルム52よりも剥離層7のほうが低温で粘着性を失うことが好ましい。加熱すると粘着性が低下するフィルムとして、日東電工株式会社製のリバアルファが挙げられる。また、UV照射により粘着性が低下するフィルムとして、株式会社トーヨーアドテック製のUV剥離型ダイシングテープが挙げられる。
半導体膜8上にローラ等により一様に貼り付けられたフィルム52は、加熱またはUV照射により、フィルム52の粘着性は維持しつつ剥離層7の粘着性を低下させて、ローラ53により巻き取りながら半導体膜8およびゲート絶縁膜9をフィルム52上に転写する。転写型6とローラ53は互いに相対移動し、剥離層7の粘着性は低下しているので、ローラ53の回転に伴ってフィルム52の粘着性により半導体膜8およびゲート絶縁膜9が転写型6から分離する。また、半導体膜8およびゲート絶縁膜9が転写型6上の端部から徐々にフィルム52上に転写されるので、転写型6上に転写残りが発生しない。図29に示すように、フィルム52上に半導体膜8およびゲート絶縁膜9が転写される。ステップS17は本発明における第1転写ステップに相当する。
(ステップS20)基板転写
次に、図30に示すように、基板1の接着膜50上にゲート絶縁膜9が形成されるようにフィルム52を押圧する。フィルム52をローラにより押圧してもよいし平板プレスにて押圧してもよい。また、フィルム52の粘着性を低下させるために加熱またはUV照射をする。フィルム52が加熱により粘着性が低下する場合は、接着膜50は加熱により硬化することが好ましい。また、フィルム52がUV照射により粘着性が低下する場合は、接着膜50はUV照射により硬化することが好ましい。これにより、フィルム52の粘着性を低下させるのと、接着膜50の硬化とを同時にできる。ゲート絶縁膜9は接着膜50上に積層されてもよいし、ゲート絶縁膜9が接着膜50の内部に埋め込まれてもよいし、ゲート絶縁膜9がゲート線3上に直接積層されてもよい。接着膜50はゲート絶縁膜としても機能する。
次に、図30に示すように、基板1の接着膜50上にゲート絶縁膜9が形成されるようにフィルム52を押圧する。フィルム52をローラにより押圧してもよいし平板プレスにて押圧してもよい。また、フィルム52の粘着性を低下させるために加熱またはUV照射をする。フィルム52が加熱により粘着性が低下する場合は、接着膜50は加熱により硬化することが好ましい。また、フィルム52がUV照射により粘着性が低下する場合は、接着膜50はUV照射により硬化することが好ましい。これにより、フィルム52の粘着性を低下させるのと、接着膜50の硬化とを同時にできる。ゲート絶縁膜9は接着膜50上に積層されてもよいし、ゲート絶縁膜9が接着膜50の内部に埋め込まれてもよいし、ゲート絶縁膜9がゲート線3上に直接積層されてもよい。接着膜50はゲート絶縁膜としても機能する。
ゲート絶縁膜9および半導体膜8を接着膜50を介してゲート線3上に形成した後、フィルム52を半導体膜8から剥離する。図31に示すように、基板1とローラ54とは互いに相対移動しつつ、フィルム52はローラ54に巻きつけられながら基板1の端部から剥離される。ローラ54の表面は粘着性を有するか、または粘着性のテープが貼り付けられており、これによりフィルム52をローラ54へ巻き付けることができる。フィルム52は加熱またはUV照射により粘着性が低下しており、接着膜50は硬化してゲート絶縁膜9を固定しているので、半導体膜8からフィルム52が剥離される。フィルム52は半導体膜8から徐々に剥がされるので、フィルム52に半導体膜8が残らない。ステップS20は本発明における第2転写ステップに相当する。
ステップS20以降は、実施例1と同様に、図32に示すようにステップS22〜ステップS29を実施してX線検出部を形成する。実施例1のアクティブマトリックス基板17において、ゲート線3とゲート絶縁膜9との間に接着膜50が形成されているのが、実施例3におけるアクティブマトリックス基板17bである。
実施例3の光マトリックスデバイスの製造方法によれば、ゲート絶縁膜9と半導体膜8とを真空中にて連続製膜しているので、ゲート絶縁膜9と半導体膜8との界面が、有機汚れや酸化汚れ等の汚れにおかされることがない。これより、ゲート絶縁膜9と半導体膜8との界面のトラップを減らすことができるので、インクジェット法により形成したTFTに比べて、TFT15のゲートOFF時の漏れ電流値、ON/OFF電流比、モビリティー等の特性が向上している。
また、実施例3では転写型5に半導体膜8およびゲート絶縁膜9からなる2つの機能膜を真空中で積層し、これを通常の大気雰囲気中にてフィルム52に転写して、さらにフィルム52からゲート線3上に転写する。つまり、半導体膜8とゲート絶縁膜9とは真空中にて形成するが、配線に関しては真空中で形成しなくてよい。
また、小面積の転写型5であっても、真空チャンバー内で次々と半導体膜8およびゲート絶縁膜9を転写型5に積層し、順にフィルム52に転写して、さらにゲート線3上の予め定められた位置に転写することもできる。つまり、基板1が大面積であっても、転写型5は基板1よりも小さくてよいので、真空チャンバーの小型化をすることができる。また、実施例3の光マトリックスデバイスの製造方法は実施例2の画像表示装置の製造にも好ましい。
このように、予め形成されたゲート線3上に、真空中で形成された半導体膜8とゲート絶縁膜9とを転写するので、基板1が大面積であっても薄膜トランジスタ15の配線、半導体膜8およびゲート絶縁膜9を効率よく形成することができ、薄膜トランジスタ15の特性も良好であるFPD27を製造することができる。
さらには、転写型6に積層されたゲート絶縁膜9および半導体膜8をフィルム52に転写する第1転写ステップと、フィルム52に転写されたゲート絶縁膜9および半導体膜8を基板1上に予め形成されたゲート線3上に転写する第2転写ステップを備えることで、ゲート絶縁膜9および半導体膜8の転写漏れの発生を防ぎ転写歩留まりを向上することができる。
また、フィルム52は加熱または紫外線照射により粘度が減少し、第2転写ステップは加熱または紫外線照射によりフィルム52の粘度を減少させて実施するので、フィルム52からゲート線3上に転写する際に、ゲート絶縁膜9および半導体膜8がフィルム52に残らない。
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
(1)上述した実施例1において、半導体膜8およびゲート絶縁膜9の転写に剥離層7を用いたが、図25に示すように、絶縁膜2上に剥離層7よりも粘着性の高い絶縁性の接着膜51を形成してもよい。接着膜51の例として、軟化したポリイミドが挙げられる。つまり、絶縁膜2、ゲート線3、およびグランド線4の面上に一様にポリイミドの接着膜51を形成し、半導体膜8およびゲート絶縁膜9の転写時に、接着膜51を加熱することで軟化させ、剥離層7を加熱することにより剥離層7の粘着性を低下させる。これより、剥離層7よりも接着膜51の粘度の方が大きいので、ゲート絶縁膜9が接着膜51に積層して半導体層8が容易に剥離層7から剥離する。
(2)上述した実施例において、転写型6に剥離層7を形成してから半導体膜8およびゲート絶縁膜9を形成したが、転写型6の表面エネルギーが小さい場合、転写型6の表面の接着力は弱いので、剥離層7を形成しなくても、超音波等の振動を与えるだけで転写することもできる。
(3)上述した実施例において、ゲート線3およびグランド線4の形成は、転写型5によりパターン形成した絶縁膜2上にインクジェット法により形成したが、これに限らず、ロールトウロールの転写型により絶縁膜2上にパターンを形成し、ゲート線3およびグランド線4をNi(ニッケル)メッキにて形成することもできる。
(4)上述した実施例では、ボトムゲート型のTFTを備えた光マトリックスデバイスであったが、図26に示すように、トップゲート型のTFTを備えた光マトリックスデバイスであってもよい。トップゲート型のTFTの場合、半導体膜64およびゲート絶縁膜65を転写型6に積層する順番が上述した実施例と異なり、転写型6に剥離層7を形成した後、先にゲート絶縁膜65を転写型6上に真空中にて形成し、ゲート絶縁膜65が積層された転写型6上に半導体膜65を真空中にて形成する。次に、基板1上に絶縁膜61を介して積層されたデータ線62および容量電極63の一部分上にゲート絶縁膜65および半導体膜(ゲートチャネル)64を転写する。そして、ゲート絶縁膜65上にゲート線66を形成する。このように、データ線62は本発明における第1配線に相当し、容量電極63は本発明における電極に相当する。
また、絶縁膜67はグランド線4と容量電極63との間に形成され、容量電極63の面上には画素電極69が形成されている。ゲート線66の面上に形成された絶縁膜68はTFTのパッシベーション膜として機能する。これらの光マトリックスデバイスの形成方法および材質は、上述した実施例と同様であるので、説明を省略する。
Claims (17)
- 薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
転写型に真空中にて半導体膜を積層する半導体膜形成ステップと、
前記半導体膜が積層された前記転写型に真空中にて連続してゲート絶縁膜を積層するゲート絶縁膜形成ステップと、
前記基板上に予め形成された第1配線上に前記ゲート絶縁膜および前記半導体膜を転写する転写ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1に記載の光マトリックスデバイスの製造方法において、
前記基板に第1絶縁膜を形成する第1絶縁膜形成ステップと、
前記第1絶縁膜にインプリント法により前記第1配線のパターンの溝を形成する第1パターン形成ステップと、
パターン形成された前記第1絶縁膜の溝に、インクジェット法により前記第1配線を形成する第1配線形成ステップとを備え、
前記第1配線上に前記ゲート絶縁膜および前記半導体膜を転写する
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項2に記載の光マトリックスデバイスの製造方法において、
前記第1配線上に転写された前記ゲート絶縁膜および前記半導体膜の周囲に第2絶縁膜を形成する第2絶縁膜形成ステップと、
前記第2絶縁膜にインプリント法により第2配線のパターンの溝を形成する第2パターン形成ステップと、
パターン形成された前記第2絶縁膜の溝に、インクジェット法により前記第2配線を形成する第2配線形成ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から3いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記転写型に前記半導体膜を形成する前に、前記転写型には予め剥離層が形成されていることを特徴とする光マトリックスデバイスの製造方法。 - 請求項4に記載の光マトリックスデバイスの製造方法において、
前記剥離層は加熱または紫外線照射により粘度が減少する
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項2または3に記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜が有機物である
ことを特徴とする光マトリックスデバイスの製造方法。 - 薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
転写型に真空中にてゲート絶縁膜を積層するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜が積層された前記転写型に真空中にて半導体膜を積層する半導体膜形成ステップと、
前記基板上に予め形成された第1配線および電極上に前記ゲート絶縁膜および前記半導体膜を転写する転写ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から7いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記半導体膜が酸化物半導体膜である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から8いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記ゲート絶縁膜が無機物である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から9いずれか1つに記載の光マトリックスデバイスの製造方法において、前記転写ステップを繰り返し行う
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から10いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが光検出器である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項11に記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが放射線検出器である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から10いずれか1つに記載の光マトリックスデバイスにおいて、
前記光マトリックスデバイスが画像表示装置である
ことを特徴とする光マトリックスデバイスの製造方法。 - 薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
転写型に真空中にてゲート絶縁膜を積層するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜が積層された前記転写型に真空中にて連続して半導体膜を積層する半導体膜形成ステップと、
前記ゲート絶縁膜および前記半導体膜をフィルムに転写する第1転写ステップと、
前記フィルムに転写された前記ゲート絶縁膜および前記半導体膜を、前記基板上に予め形成された第1配線上に転写する第2転写ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。 - 請求項14に記載の光マトリックスデバイスの製造方法において、
前記フィルムは加熱または紫外線照射により粘度が減少し、前記第2転写ステップは、加熱または紫外線照射により前記フィルムの粘度を減少させて実施する
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項14または15に記載の光マトリックスデバイスの製造方法において、
前記半導体膜が酸化物半導体膜である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項14から16いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが放射線検出器である
ことを特徴とする光マトリックスデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010542817A JP5360431B2 (ja) | 2008-12-18 | 2009-10-29 | 光マトリックスデバイスの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/073113 WO2010070759A1 (ja) | 2008-12-18 | 2008-12-18 | 光マトリックスデバイスの製造方法 |
JPPCT/JP2008/073113 | 2008-12-18 | ||
JP2010542817A JP5360431B2 (ja) | 2008-12-18 | 2009-10-29 | 光マトリックスデバイスの製造方法 |
PCT/JP2009/005746 WO2010070802A1 (ja) | 2008-12-18 | 2009-10-29 | 光マトリックスデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010070802A1 JPWO2010070802A1 (ja) | 2012-05-24 |
JP5360431B2 true JP5360431B2 (ja) | 2013-12-04 |
Family
ID=49850442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542817A Expired - Fee Related JP5360431B2 (ja) | 2008-12-18 | 2009-10-29 | 光マトリックスデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5360431B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228373A (ja) * | 2003-01-23 | 2004-08-12 | Seiko Epson Corp | デバイスの製造方法とデバイス、電気光学装置、及び電子機器 |
JP2006005109A (ja) * | 2004-06-17 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2007027525A (ja) * | 2005-07-20 | 2007-02-01 | Sony Corp | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 |
JP2007042849A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 薄膜トランジスタの形成方法 |
JP2007184437A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | 半導体装置の製造方法 |
-
2009
- 2009-10-29 JP JP2010542817A patent/JP5360431B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228373A (ja) * | 2003-01-23 | 2004-08-12 | Seiko Epson Corp | デバイスの製造方法とデバイス、電気光学装置、及び電子機器 |
JP2006005109A (ja) * | 2004-06-17 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2007027525A (ja) * | 2005-07-20 | 2007-02-01 | Sony Corp | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 |
JP2007042849A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 薄膜トランジスタの形成方法 |
JP2007184437A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010070802A1 (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010070802A1 (ja) | 光マトリックスデバイスの製造方法 | |
KR100687152B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법과 표시 장치 | |
JP4693413B2 (ja) | 半導体装置の作製方法 | |
JP3976915B2 (ja) | 二次元画像検出器およびその製造方法 | |
US7422964B2 (en) | Manufacturing method of the active matrix substrate, and an electro-optical apparatus having the active matrix substrate | |
US8784599B2 (en) | Laser induced thermal imaging apparatus and method of manufacturing organic light emitting display device using the same | |
US7135352B2 (en) | Method of fabricating a cover plate bonded over an encapsulated OLEDs | |
JP4205134B2 (ja) | 二次元画像検出器 | |
JP5445590B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2015165185A (ja) | 放射線二次元検出器 | |
JP5333046B2 (ja) | アクティブマトリックスアレイの製造方法 | |
JP5304897B2 (ja) | 光マトリックスデバイスの製造方法 | |
JP5360431B2 (ja) | 光マトリックスデバイスの製造方法 | |
JP5299190B2 (ja) | 光マトリックスデバイスの製造方法 | |
US10872928B2 (en) | Method of manufacturing an enhanced high performance image sensor device | |
TWI591807B (zh) | Thin film transistor array and video display device | |
JP4202315B2 (ja) | 二次元画像検出器 | |
JP2010258348A (ja) | 光マトリックスデバイスの製造方法 | |
JP2005242380A (ja) | アクティブマトリクス基板及び表示装置 | |
US20110236571A1 (en) | Method of manufacturing an optical matrix device | |
WO2014030185A1 (ja) | 画素アレイ基板およびそれを備えた放射線検出装置 | |
JPH11295144A (ja) | 二次元画像検出器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130820 |
|
LAPS | Cancellation because of no payment of annual fees |