JP5304897B2 - 光マトリックスデバイスの製造方法 - Google Patents

光マトリックスデバイスの製造方法 Download PDF

Info

Publication number
JP5304897B2
JP5304897B2 JP2011526641A JP2011526641A JP5304897B2 JP 5304897 B2 JP5304897 B2 JP 5304897B2 JP 2011526641 A JP2011526641 A JP 2011526641A JP 2011526641 A JP2011526641 A JP 2011526641A JP 5304897 B2 JP5304897 B2 JP 5304897B2
Authority
JP
Japan
Prior art keywords
pattern
optical matrix
matrix device
manufacturing
stretching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011526641A
Other languages
English (en)
Other versions
JPWO2011018820A1 (ja
Inventor
晋 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2011018820A1 publication Critical patent/JPWO2011018820A1/ja
Application granted granted Critical
Publication of JP5304897B2 publication Critical patent/JP5304897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B42/00—Obtaining records using waves other than optical waves; Visualisation of such records by using optical means
    • G03B42/02—Obtaining records using waves other than optical waves; Visualisation of such records by using optical means using X-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、テレビやパーソナルコンピュータのモニタとして用いられる薄型画像表示装置、もしくは医療分野や産業分野などに用いられる放射線撮像装置に備わる放射線検出器など、表示素子または受光素子で形成される画素を二次元マトリックス状に配列した構造を有する光マトリックスデバイスの製造方法に関するものである。
現在、薄膜トランジスタ（ＴＦＴ）等で形成されるアクティブ素子とコンデンサとを備えた光に関する素子を二次元マトリックス状に配列した光マトリックスデバイスが汎用されている。光に関する素子として、受光素子と表示素子とが挙げられる。また、この光マトリックスデバイスを大別すると、受光素子で構成されたデバイスと表示素子で構成されたデバイスとに分けられる。受光素子で構成されたデバイスとしては、光撮像センサや、医療分野または産業分野などで用いられる放射線撮像センサなどがある。表示素子で構成されたデバイスとしては、透過光の強度を調節する素子を備えた液晶型や、発光素子を備えたＥＬ型などの、テレビやパーソナルコンピュータのモニタとして用いられる画像ディスプレイがある。ここで光とは、赤外線、可視光線、紫外線、放射線（Ｘ線）、γ線等をいう。
近年、こうした光マトリックスデバイスに備わるアクティブマトリックス基板の配線等の形成方法として印刷法を用いる方法が盛んに研究され、特にインクジェット法を用いる方法が注目されている。アクティブマトリックス基板のゲート線やデータ線等の配線だけにとどまらず、ゲートチャネルなどの半導体膜もインクジェット法により形成することができる。従来のフォトリソグラフィ法と違って局所的に印刷形成でき、マスクを必要としないことで非常に有用である。このような理由により大面積のアクティブマトリックス基板を作成する技術として期待されている。
インクジェット印刷技術によれば、半導体、絶縁体、または導電性微粒子を含有する液滴（インク）を印刷塗布することで、半導体膜、絶縁体膜または導線を形成することができる。インクジェットノズルから射出される液滴は、半導体、絶縁体、または導電性微粒子のいずれかを有機溶媒に溶解または分散させて、溶液またはコロイド状態に保たれている。そして、この液滴を印刷塗布した後、加熱処理を行うことで有機溶媒を揮発させ、半導体膜、絶縁体膜、または導線（配線）を形成する。
例えば、特許文献１では、トップゲート型の薄膜トランジスタを備えた表示装置をインクジェット法により形成する製造方法が開示されている。
特許３５４１６２５号
しかしながら、インクジェット法で吐出された液滴は液体であるので、基板上に着弾した液滴の形状が常に不安定であるという問題がある。この問題を特許文献１では、バンクを作り込むことで射出された液滴の位置を固定していたが、バンクを作り込むことは印刷描画の自由度を奪うことであり、本末転倒の事態となっていた。
本発明は、このような事情に鑑みてなされたものであって、印刷法を用いるにもかかわらず印刷パターンの位置精度を向上させることができる光マトリックスデバイスの製造方法を提供することを目的とする。
本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明の光マトリックスデバイスの製造方法は、薄膜トランジスタを基板上に２次元マトリックス状に配列して構成された光マトリックスデバイスの印刷法を用いた製造方法であって、前記光マトリックスデバイスの導電体である印刷パターンが形成される下地層上に、凹凸パターンまたは疎液部と親液部との平行パターンが前記印刷パターンと平行に形成され、塗布される液滴の延伸を助長する延伸助長パターンを形成する延伸助長パターン形成ステップと、前記印刷パターンの終端部の下地層上に、凹凸パターンまたは疎液部と親液部との平行パターンが前記印刷パターンと交差する方向に形成され、前記液滴の延伸を阻害する延伸阻害パターンを形成する延伸阻害パターン形成ステップとを備え、互いに交差する印刷パターンを、前記下地層上にそれぞれの印刷パターンの延伸助長パターンを交差させて形成する、または、一方の印刷パターンの延伸助長パターンと他方の印刷パターンの分断された延伸助長パターンとを部分的に交差させて形成することを特徴とする。
本発明の光マトリックスデバイスの製造方法によれば、延伸助長パターン形成ステップにより、印刷パターンが形成される下地層上に、塗布される液滴の延伸を助長する延伸助長パターンが形成される。また、延伸阻害パターン形成ステップにより塗布される液滴の延伸を阻害する延伸阻害パターンが形成される。これより、下地層上に塗布された液滴は、延伸助長パターンに沿って延伸し、延伸阻害パターンによりその延伸が止まる。このように、液滴は液体でありながらその塗布位置の制御を精度良く行うことができ、液滴の横流れや、過度の延伸を防ぐことができるので、位置精度を向上した印刷パターンを形成することができる。
また、互いに交差する印刷パターンを形成する場合、それぞれの印刷パターンの延伸助長パターンは下地層上で交差する。これより、それぞれの印刷パターンの液滴の延伸を助長することができつつ、それぞれの印刷パターンの接触を防ぐことができる。また、一方の印刷パターンの延伸助長パターンと他方の印刷パターンの延伸助長パターンとを部分的に交差させてもよい。
このように、互いに交差する印刷パターンを形成する場合、互いの延伸助長パターンが完全にまたは一部交差しており、一方の印刷パターンを延伸助長パターンに沿って形成する第１印刷パターン形成ステップと、それぞれの印刷パターンの交差部において他方の印刷パターンを分断して形成する第２印刷パターン形成ステップと、交差部に形成された一方の印刷パターン上に絶縁膜を形成する交差部絶縁膜形成ステップと、交差部に形成された絶縁膜上にさらなる印刷パターンを形成することで、前記交差部において分断された他方の印刷パターンを接続する第３印刷パターン形成ステップを実施することで、互いに交差する印刷パターンを精度よく形成することができる。
さらに、延伸助長パターンの形成は、例えば、印刷パターンと平行に印刷パターンが形成される下地層上に凹凸パターンを形成することで実施できる。延伸阻害パターンの形成は、例えば、印刷パターンと交差するように印刷パターンが形成される下地層上に凹凸パターンを形成することで実施できる。
また、延伸助長パターンの形成は、凹凸パターンを形成する方法以外にも、印刷パターンと平行に、疎液部と親液部との平行パターンを印刷パターンが形成される下地層上に形成することで実施することができる。延伸阻害パターンの形成も、凹凸パターンを形成する方法以外に、印刷パターンと交差するように疎液部と親液部との平行パターンを形成することで実施することができる。
また、印刷パターンとしてゲート線、データ線、グランド線または容量電極が挙げられこれらを印刷法により位置精度を向上して形成することができる。さらには、印刷パターンとして薄膜トランジスタの電極も挙げられ、これを印刷法により位置精度を向上して形成することができる。
また、延伸助長パターンまたは延伸阻害パターンの形成にインプリント法を用いることで、精密な延伸助長パターンまたは延伸阻害パターンを形成することができる。さらには、印刷パターンの形成にインクジェット法により形成することで、オンデマンドの印刷パターンの形成をすることができ、印刷パターンの描画の自由度を増すことができる。これより、小ロット多品種の光マトリックスデバイスを効率よく形成することもできる。
また、上記光マトリックスデバイスの製造方法により、位置精度が向上した印刷パターンが形成されているのでロット間の特性ばらつきが低減された光検出器、放射線検出器、または画像表示装置を製造することができる。
本発明に係る光マトリックスデバイスの製造方法によれば、印刷法を用いるにもかかわらず印刷パターンの位置精度を向上させることができる光マトリックスデバイスの製造方法を提供することができる。
実施例１に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程の流れを示すフローチャート図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す概略斜視図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す概略斜視図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す正面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤの製造工程を示す縦断面図である。 実施例１に係るＦＰＤに備わるアクティブマトリックス基板および周辺回路の構成を示す回路図である。 実施例２に係るＦＰＤの製造工程を示す正面図である。 実施例２に係るＦＰＤの製造工程を示す縦断面図である。 実施例３に係る方法により作製されるアクティブマトリックス基板を備えた画像表示装置を示す概略斜視図である。 本発明の変形実施に係るＦＰＤの製造工程を示す正面図である。 本発明の変形実施に係るＦＰＤの製造工程を示す正面図である。 本発明の変形実施に係るＦＰＤの製造工程を示す正面図である。
１ … 基板
２ … 絶縁膜
３ … ゲート線
４ … グランド線
５、１４、１６ … データ線
６ … 転写型
７ … 液滴
８ … 凹部
９ … 凸部
１０ … ゲート絶縁膜
１１ … 絶縁膜
１２ … 半導体膜
１５ … 容量電極
２２ … 薄膜トランジスタ（ＴＦＴ）
２７ … フラットパネル型Ｘ線検出器（ＦＰＤ）
３１ … 疎液部
３２ … 親液部
ＤＵ … Ｘ線検出素子
ＰＳ … 延伸助長パターン
ＰＨ … 延伸阻害パターン
＜フラットパネル型Ｘ線検出器製造方法＞
以下、図面を参照して本発明の光マトリックスデバイスの一例として、フラットパネル型Ｘ線検出器（以下、ＦＰＤと称す）の製造方法を説明する。
図１は実施例１に係るＦＰＤの製造工程の流れを形成する流れを示すフローチャート図であり、図２から図２６までは実施例１に係るＦＰＤの製造工程を示す図である。図１７は図１６のＡ−Ａ矢視断面図であり、図１８は図１６のＢ−Ｂ矢視断面図であり、図２０は図１９のＣ−Ｃ矢視断面図であり、図２２は図２１のＢ−Ｂ矢視断面図であり、図２３は図２１のＣ−Ｃ矢視断面図である。
（ステップＳ０１）絶縁膜形成
図２に示すように、基板１の表面上に一様に絶縁膜２を形成する。基板１は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合、ポリイミド、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＣ（ポリカーボネート）、ＰＭＭＡ（ポリメタクリル酸メチル）、ＰＤＭＳ（ポリジメチルシロキサン）等が例として挙げられるが、耐熱性に優れたポリイミドが好ましい。
絶縁膜２は、有機系の材料で熱可塑性または光により硬化するものが好ましく、ポリイミド、アクリル樹脂、ＵＶ硬化樹脂などが挙げられる。基板１と絶縁膜２とが合成樹脂等の有機物であれば、フレキシブルな基板を製造することができる。これより、基板を落としても割れない利点がある。また、絶縁膜２が有機物であれば、常温で塗布形成しやすい。絶縁膜２は本発明における下地層に相当する。
（ステップＳ０２）延伸助長パターン形成
図３および図４に示すように、基板１上に形成された絶縁膜２を軟化状態に保ち、後の工程で形成されるゲート線３、グランド線４およびデータ線５等の印刷パターンが形成される絶縁膜２上に印刷パターンと平行に凹部８と凸部９とを交互に平行に形成した凹凸パターンを形成する。この凹凸パターンは印刷パターンよりも幅広に絶縁膜２上に形成される。このように、印刷パターンが形成される絶縁膜２上の位置に印刷パターンと平行に凹凸パターンを形成することで、延伸助長パターンＰＳを形成することができる。この凹凸パターンの形成方法は、凹凸パターンが予め形成された転写型６を絶縁膜２に押圧するインプリント法が好ましい。このとき、絶縁膜２が熱可塑性であれば、予め絶縁膜２を加熱して軟化状態に保持して転写型６を押圧する熱インプリント法を採用する。この転写型６のパターンが絶縁膜２上に転写された後、絶縁膜２を冷却して絶縁膜２を硬化し、転写型６を絶縁膜２から離型する。これより、図３および図４に示すように、後の工程で形成される印刷パターンの下地として凹凸の溝である延伸助長パターンＰＳが絶縁膜２上に形成される。
また、絶縁膜２が紫外線硬化性であれば、軟化状態の絶縁膜２に転写型６を押圧して絶縁膜２に凹凸パターンを形成した後、紫外線を絶縁膜２に照射する。この紫外線の照射により、絶縁膜２が硬化して、絶縁膜２上に凹凸のパターンが固定される。転写型６は、例えば、Ｓｉ（シリコン）、Ｎｉ（ニッケル）、ＰＤＭＳ等で形成されたものを採用することができる。転写型６のパターン形成は、ＥＢ露光やフォトリソグラフィー法により形成することができる。また、ソフトリソグラフィ法（μコンタクト法）により絶縁膜２上に凹凸パターンを形成してもよい。ステップＳ０２は本発明における延伸助長パターン形成ステップに相当する。
この延伸助長パターンＰＳ上に液滴７を印刷塗布すると、図５および図６に示すように、液滴７は延伸助長パターンＰＳの凹部８に吸い込まれながら沿うように延伸する。つまり、延伸助長パターンＰＳの平行な方向には、液滴７は凹部８に沿って延伸することができるが、延伸助長パターンＰＳの交差する方向には、印刷塗布された部分の絶縁膜２が凹凸の形状となっているので、液滴７は凸部９を乗り越えて交差する方向に延伸するよりも、凹部８に沿って延伸しやすい。このようにして、液滴７は延伸助長パターンＰＳに沿って延伸する。これら凹部８および凸部９の横幅は１００ｎｍ以上が好ましく、また、印刷塗布される液滴７の直径の半分以下が好ましい。また、凹部８と凸部９の高低差は１０ｎｍ以上１０μｍ以下が好ましい。
（ステップＳ０３）延伸阻害パターン形成
延伸助長パターンＰＳが形成された絶縁膜２上の印刷パターンが形成される終端部には、印刷塗布される液滴７の延伸を阻害する延伸阻害パターンＰＨを形成する。図７に示すように、印刷パターンと交差するように、つまり、延伸助長パターンＰＳと交差するように、凹凸パターンを形成する。凹凸パターンの形成方法は延伸助長パターンＰＳの形成と同様であるので、説明を省略する。この延伸阻害パターンＰＨが形成されることで、延伸助長パターンＰＳに沿って延伸していた液滴７の延伸を阻害することができる。ステップＳ０３は本発明における延伸阻害パターン形成ステップに相当する。
この延伸助長パターンＰＳと延伸阻害パターンＰＨの交差部には、図８に示すように、それぞれの凹凸パターンが交差するので立方体状または直方体状の凸部が形成される。これより、図９に示すように、延伸助長パターンＰＳに沿って延伸してきた液滴７は、この立方体状または直方体状の凸部により延伸が阻害され、液滴７の伸長が止まる。
（ステップＳ０４）ゲート線・グランド線・データ線形成
図１０に示すように、ゲート線、グランド線およびデータ線が印刷形成されるパターンの位置に、ステップＳ０２により絶縁膜２上に凹凸の延伸助長パターンＰＳが形成されている。また、各配線パターンの終端部には、ステップＳ０３により、延伸阻害パターンＰＨが形成されている。ここで、ゲート線とデータ線とのように、各印刷パターンが交差する場合は、各延伸助長パターンＰＳを交差して形成してよい。
このように、延伸助長パターンＰＳおよび延伸阻害パターンＰＨが形成された絶縁膜２上に、図１１に示すように印刷法により金属インクを塗布して、ゲート線３、グランド線４、およびデータ線５を形成する。ゲート線とデータ線とは交差するので、ゲート線３のみを先に形成し、データ線はデータ線５のように交差部の前後で分断した状態で形成する。この交差部においては、図１２に示すように、データ線５の延伸助長パターンＰＳに対して、ゲート線３の延伸助長パターンＰＳが延伸阻害パターンＰＨの機能を果たし、データ線５の印刷パターンとゲート線３の印刷パターンとが接触するのを防ぐことができる。また、ゲート線３とデータ線５との交差部においては、ゲート線３の印刷パターンの延伸も阻害されるので、ゲート線３の印刷ピッチを細かくする必要がある。ステップＳ０４は本発明における第１印刷パターン形成ステップおよび第２印刷パターン形成ステップに相当する。
（ステップＳ０５）絶縁膜形成
図１３に示すように、ゲート線３の所定の位置上にゲート絶縁膜１０を形成し、グランド線４の一部の位置上に絶縁膜１１を形成する。
（ステップＳ０６）半導体膜形成
図１４に示すように、ゲート線３上に形成されたゲート絶縁膜１０上に、半導体膜１２を形成する。形成方法として、印刷法、スパッタリング法、μコンタクト法等が挙げられる。この半導体膜１２はゲートチャネルとして機能する。
（ステップＳ０７）絶縁膜形成
次に、図１５に示すように、絶縁膜１３をゲート線３、グランド線４、およびデータ線５上の一部の位置に形成する。これより、ゲート線とデータ線との交差部においてゲート線３上に絶縁膜が形成されている。ステップＳ０７は本発明における交差部絶縁膜形成ステップに相当する。
（ステップＳ０８）データ線・容量電極形成
次に、図１６および図１６のＡ−Ａ矢視断面図である図１７に示すように、分断されたデータ線５を接続するために、絶縁膜１３上にデータ線１４を形成する。データ線１４の端部は分断されたデータ線５とそれぞれ接続されるので、データ線５とデータ線１４とで一本の電気的に接続された配線が形成される。また、図１６のＢ−Ｂ矢視断面図である図１８に示すように、容量電極１５を、絶縁膜１１を挟んでグランド線４に対向するように積層形成する。これより、グランド線４と容量電極１５とグランド線４／容量電極１５間に介在する絶縁膜１１とで、コンデンサＣａが形成される。容量電極１５は、ゲートチャネルである半導体膜１２上の一部にも形成される。半導体膜１２上に形成された容量電極１５の一部分はソース電極の機能を果たす。また、半導体膜１２上のもう一方の端部とデータ線５とを接続するデータ線１６も印刷法により形成される。データ線１６はドレイン電極の機能を果たす。なお、半導体膜１２に対向したゲート線３の一部分と、データ線１６と、半導体膜１２と、容量電極１５の半導体膜１２側の部分と、ゲート線３／半導体膜１２間に介在するゲート絶縁膜１０とで、ＴＦＴ２２を構成する。これより、基板１、容量電極１５、コンデンサＣａ、ＴＦＴ２２、半導体膜１２、データ線５、１４、１６、ゲート線３、グランド線４、絶縁膜２、ゲート絶縁膜１０、および絶縁膜１１を備えたアクティブマトリックス基板２３を構成する。ステップＳ０８は本発明における第３印刷パターン形成ステップに相当する。
（ステップＳ０９）絶縁膜形成
図１９および図１９のＣ−Ｃ矢視断面図である図２０に示すように、ゲート線３、グランド線４、データ線５、１４、１６、容量電極１５、半導体膜１２、ゲート絶縁膜１０、ゲート絶縁膜１３および絶縁膜２上に絶縁膜１７を積層形成する。この後積層する画素電極１８と接続するために容量電極１５上には絶縁膜１７を積層形成しないビアホール部を残して、容量電極１５の周囲を絶縁膜１７で積層形成する。絶縁膜１７はＴＦＴ２２のパッシベーション膜としても機能する。
（ステップＳ１０）画素電極形成
図２１、および図２１のＢ−Ｂ矢視断面図である図２２、並びに図２１のＣ−Ｃ矢視断面図である図２３に示すように、容量電極１５および絶縁膜１７上に画素電極１８を積層する。これより、画素電極１８と容量電極１５とは電気的に接続される。
（ステップＳ１１）絶縁膜形成
図２４および図２５に示すように、画素電極１８および絶縁膜１７上に絶縁膜１９を積層する。この後積層するＸ線変換層２０によって生成されたキャリアを画素電極１８に収集するために、Ｘ線変換層２０に直接に接触すべく画素電極１８の大部分には絶縁膜１９を積層形成せずに、画素電極１８の周囲のみを絶縁膜１９で積層形成する。すなわち、画素電極１８の大部分を開口するように絶縁膜１９を積層形成する。
（ステップＳ１２）Ｘ線変換層形成
次に、画素電極１８および絶縁膜１９上にＸ線変換層２０を積層形成する。実施例１の場合、受光素子であるＸ線変換層２０としてアモルファスセレン（ａ−Ｓｅ）を積層するので蒸着法を用いる。Ｘ線変換層２０にどのような半導体を用いるかで積層方法を変えてもよい。
（ステップＳ１３）電圧印加電極形成
次に、電圧印加電極２１をＸ線変換層２０上に積層形成する。この後、図２６に示すように、ゲート駆動回路２４、電荷−電圧変換器群２５およびマルチプレクサ２６等の周辺回路を接続することでＦＰＤ２７の一連の製造を終了する。
これらＦＰＤ２７の絶縁膜２、１１、１３、１７、１９およびゲート絶縁膜１０の形成方法は、局所的な形成であれば印刷法の中でもインクジェット法が好ましく、基板全体に一様に形成する場合はスピンコート法が好ましい。またこの他にも、凸版印刷法、グラビア印刷法、フレキソ印刷法、または、ロール・トゥ・ロール等などにより形成してもよい。
延伸助長パターンＰＳおよび延伸阻害パターンＰＨの形成方法は、絶縁膜２全体を一括して形成するものであってもよいし、小領域に分けて繰り返し形成してもよい。また、容量電極１５やデータ線１４を形成する前に、それぞれ、絶縁膜１１や絶縁膜１３上に延伸助長パターンＰＳおよび延伸阻害パターンＰＨを形成してもよい。
＜フラットパネル型Ｘ線検出器＞
以上のようにして製造されたＦＰＤ２７は、図２６に示すように、Ｘ線が入射されるＸ線検出部ＸＤには、ＸＹ方向に２次元マトリックス状にＸ線検出素子ＤＵが配列されている。Ｘ線検出素子ＤＵは、入射されたＸ線に感応して電荷信号を画素ごとに出力するものである。なお、説明の都合上、図２６では、Ｘ線検出素子ＤＵが３×３画素分の２次元マトリックス構成としているが、実際のＸ線検出部ＸＤにはＸ線検出素子ＤＵが、例えば、４０９６×４０９６画素分程度に、ＦＰＤ２７の画素数に合わせたマトリックス構成としている。Ｘ線検出素子ＤＵは本発明における光に関する素子に相当する。
また、Ｘ線検出素子ＤＵは図２４および図２５に示されるように、バイアス電圧が印加される電圧印加電極２１の下層に、Ｘ線の入射によりキャリア（電子・正孔対）を生成するＸ線変換層２０が形成されている。そして、Ｘ線変換層２０の下層には、画素ごとにキャリアを収集する画素電極１８が形成され、さらに、画素電極１８に収集されたキャリアにより発生した電荷を蓄積するコンデンサＣａと、コンデンサＣａと電気的に接続されたＴＦＴ２２と、ＴＦＴ２２へスイッチ作用の信号を送るゲート線３と、ＴＦＴ２２を通してコンデンサＣａに蓄積された電荷をＸ線検出信号として読み出すデータ線５と、それらを支持する基板１とを備えるアクティブマトリックス基板２３が形成されている。このアクティブマトリックス基板２３によりＸ線変換層２０にて生成したキャリアからＸ線検出信号を画素ごとに読み出すことができる。このように、各Ｘ線検出素子ＤＵには、Ｘ線変換層２０と画素電極１８とコンデンサＣａとＴＦＴ２２とが備えられている。
Ｘ線変換層２０は、Ｘ線感応型半導体からなり、例えば、非晶質のアモルファスセレン（ａ−Ｓｅ）膜で形成されている。また、Ｘ線変換層２０にＸ線が入射すると、このＸ線のエネルギーに比例した所定個数のキャリアが直接生成される構成（直接変換型）となっている。このａ−Ｓｅ膜は特に検出エリアの大面積化を容易にすることができる。Ｘ線変換層２０として、上記以外にも他の半導体膜、例えば、ＣｄＴｅ（テルル化カドミウム）等の多結晶半導体膜でもよい。
このように、本実施例のＦＰＤ２７はＸ線検出画素である検出素子ＤＵがＸ、Ｙ方向に沿って多数配列された２次元アレイ構成のフラットパネル型Ｘ線センサとなっているので、各検出素子ＤＵごとに局所的なＸ線検出が行うことができ、Ｘ線強度の２次元分布測定が可能となる。
本実施例のＦＰＤ２７によるＸ線検出動作は以下の通りである。
すなわち、被検体にＸ線を照射してＸ線撮像を行う場合には、被検体を透過した放射線像がＸ線変換層２０上に投影されて、像の濃淡に比例したキャリアがａ−Ｓｅ膜内に発生する。発生したキャリアは、バイアス電圧が生じる電界により画素電極１８に収集され、キャリアの生成した数に相応して電荷がコンデンサＣａに誘起されて蓄積される。その後、ゲート駆動回路２４からゲート線３を介して送られるゲート電圧により、ＴＦＴ２２は、スイッチング作用をして、コンデンサＣａに蓄積された電荷が、ＴＦＴ２２を経由し、データ線５を介して電荷−電圧変換器群２５で電圧信号に変換され、マルチプレクサ２６によりＸ線検出信号として順に外部に読み出される。
上述したＦＰＤ２７におけるデータ線５、１４、１６、ゲート線３、グランド線４、画素電極１８、容量電極１５および電圧印加電極２１等の導電体を、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の金属をペースト状にした金属インクを印刷することで形成してもよいし、ＩＴＯインクや、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン（ＰＥＤＯＴ／ＰＳＳ）などに代表される高導電性の有機物インクを印刷することで形成してもよい。また、ＩＴＯとＡｕ薄膜などの構成でもよい。局所的な形成であれば印刷法の中でもインクジェット法が好ましいが、凸版印刷法、グラビア印刷法、フレキソ印刷法、または、ロール・トゥ・ロール等などにより形成してもよい。
上述した実施例１では、Ｘ線変換層２０はＸ線によりキャリアを生成するものであったが、Ｘ線に限らず、γ線等の放射線に感応する放射線変換層や光に感応する光変換層を用いてもよい。また、光変換層の代わりにフォトダイオードを用いてもよい。こうすれば、同じ構造でありながら放射線検出器および光検出器を製造することができる。
上記のように構成した光マトリックスデバイスの製造方法によれば、ＦＰＤ２７内のアクティブマトリックス基板２３を構成する配線、半導体膜、絶縁膜等を印刷塗布することで形成する場合、印刷パターンが形成される絶縁膜上に、印刷される液滴７の延伸を助長させるために印刷パターンと平行に延伸助長パターンＰＳを形成し、印刷パターンの終端部には、印刷される液滴７の延伸を阻害させるために印刷パターンと交差するように延伸阻害パターンＰＨを形成するので、横流れしやすい液滴７の位置精度を向上することができ、印刷パターンを精度良く形成することができる。
また、延伸助長パターンＰＳおよび延伸阻害パターンＰＨの凹凸パターンをインプリント法により形成するので、位置精度の高い凹凸パターンを形成することができる。この凹凸パターンにより、各配線および電極を印刷法特にインクジェット法により形成することができる。つまり、インクジェット法により射出された液滴７が絶縁膜に形成された凹凸のパターンに沿って伸長するので、インクジェット法でありながら線幅や位置精度が正確な印刷パターンを形成することができる。これより、ＦＰＤ２７の各Ｘ線検出素子ＤＵのサイズが安定するので、各製造ロットにより放射線検出器の電気的性能のバラつきを低減することができる。
次に、図面を参照して本発明の実施例２を説明する。
図２７は絶縁膜２上に形成された延伸助長パターンを示す正面図であり、図２８は図２７のＤ−Ｄ矢視断面図である。実施例１と同様の部材については同一の符号を付し、その説明を省略する。
実施例１と実施例２との違いは、実施例１では下地層である絶縁膜２に凹凸パターンを形成することで延伸助長パターンＰＳおよび延伸阻害パターンＰＨを形成していたのを、実施例２では下地層上に印刷塗布される液滴７に対して親液性と疎液性との交互のパターンを形成することで延伸助長パターンおよび延伸阻害パターンを形成する点である。すなわち、実施例１の凹部８は実施例２の親液部３２に相当し、実施例１の凸部９は実施例２の疎液部３１に相当する。以下にその詳細を説明する。
実施例２における延伸助長パターンの形成方法は、まず、下地層である絶縁膜２として、印刷塗布される液滴７に対して親液性の絶縁膜を採用するか、絶縁膜２に親液化処理を実施する。そして、この親液性の絶縁膜２上に、液滴７に対して疎液性の疎液部３１を形成することで、液滴７に対して親液性の親液部３２と、液滴７に対して疎液性の疎液部３１との略平行な交互のパターンを、印刷塗布されるパターンと平行に形成する。
疎液部３１の形成方法を以下に説明する。
まず、絶縁膜２上にレジスト膜を積層する。次に、このレジスト膜をインプリント法により凹凸を形成し、この凹部をエッチングすることでマスクを形成する。次に、このマスクを利用して、フッ素雰囲気（ＣＦ４、ＳＦ６等）にてプラズマ処理をすることで、レジスト膜及び絶縁膜２の表面を疎液化処理をすることができる。さらに、マスクであるレジスト膜を現像処理にて除去することで、親液部３２と疎液部３１との交互の平行パターンを絶縁膜２上に形成することができる。
また、延伸阻害パターンの形成方法も、上述した方法にて疎液部３１と親液部３２との交互の平行パターンを印刷パターンと交差するように、つまり、延伸助長パターンと交差するように形成すればよい。
このように、疎液部３１と親液部３２との交互の平行パターンを印刷パターンと平行にまたは交差するように、印刷パターンが形成される位置に絶縁膜２上に形成することで、延伸助長パターンまたは延伸阻害パターンを形成することができるので、印刷塗布により形成された、配線、絶縁膜、半導体膜等の位置精度を向上することができる。
次に、本発明の実施例３について図２９を参照して説明する。図２９は、画像表示装置の一例としてアクティブマトリックス基板を備えるディスプレイ（有機ＥＬディスプレイ）の一部破断斜視図である。
本発明の方法は、画像表示装置の製造に応用することも好ましい。画像表示装置として、薄型のエレクトロルミネイトディスプレイや液晶ディスプレイなどが挙げられる。画像表示装置においても、アクティブマトリックス基板に形成された画素回路を備えており、このようなデバイスに適用することが好ましい。
図２９に示されるように、アクティブマトリックス基板を備える有機ＥＬディスプレイ４０は、基板４１と、基板４１上にマトリックス状に複数個配置されたＴＦＴ回路４２と画素電極４３に接続され、基板４１に順次積層された有機ＥＬ層４４、透明電極４５および保護フィルム４６と、各ＴＦＴ回路４２とソース駆動回路４７と接続する複数本のソース電極線４９と、各ＴＦＴ回路４２とゲート駆動回路４８と接続する複数本のゲート電極線５０とを備えている。ここで、有機ＥＬ層４４は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。
この有機ＥＬディスプレイ４０においても、ソース電極線４９およびゲート電極線５０の印刷塗布される絶縁膜には、前述した実施例１による光マトリックスデバイスの製造方法により延伸助長パターンおよび延伸阻害パターンが形成されているので、印刷パターンの位置精度を向上することができる。これより、製造ロット間の特性のばらつきを抑えることができる。
また、上述した画像表示装置は有機ＥＬなどの表示素子を用いたディスプレイであったが、これに限らず、液晶表示素子を備えた液晶型ディスプレイでもよい。液晶型ディスプレイの場合、カラーフィルターにて画素がＲＧＢに着色される。さらに、透明な配線および透明な基板を採用すれば、光の透過効率が上げるメリットがある。また、他の表示素子を備えたディスプレイであってもよい。
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
（１）上述した実施例において、ゲート線３の印刷パターンとデータ線５、１４との印刷パターンとが交差していたので、ゲート線３およびデータ線５の延伸助長パターンは互いに交差していた。そこで、図３０に示すように、一方の延伸助長パターンの一部に他方の延伸助長パターンが交差するようにしてもよい。このようにすれば、例えば、データ線５の延伸助長パターンは、ゲート線３を形成する液滴７の延伸を阻害しないので、ゲート線３の印刷塗布形成時に、図３１に示すように、互いの延伸助長パターンの交差部にて、印刷ピッチを細かくする必要がなく、印刷形成の効率化を図ることができる。
（２）上述した実施例において、延伸助長パターンの形成は連続した直線のパターンであったが、図３２に示すように、不連続な直線状の凸部５１と凹部５２のパターンでもよい。各凸部５１は平行に形成されている。この凸部５１の縦横の比は２：１以上が好ましく、５：１以上であればさらに好ましい。この凸部５１の横の長さよりも縦の長さが長ければ長いほど、液滴７の延伸が助長されやすくなる。
（３）上述した実施例において、絶縁膜２を下地層としていたが、絶縁膜２上に下地層を形成してもよい。また、下地層として有機膜と無機膜との混合物を採用してもよい。また、延伸助長パターンＰＳおよび延伸阻害パターンＰＨは、絶縁膜２上にのみならず、絶縁膜１１や絶縁膜１３上にも形成することで、データ線１４および容量電極１５の印刷形成を精度よく実施してもよい。このように、延伸助長パターンＰＳおよび延伸阻害パターンＰＨの形成はアクティブマトリックス基板２３の最下層のみならず２層目、３層目の印刷パターンに適応してもよい。
（４）上述した実施例において、グランド線４はゲート線３と平行に形成していたが、データ線５と平行に形成してもよい。ゲート線３、グランド線４およびデータ線５の３種類の配線のうち２種類の配線が交差する場合は、どの種類の配線がアクティブマトリックス基板の下層に形成されてもよい。
（５）上述した実施例において、液滴７はＡｇやＡｕ等の金属配線インクであったが、ポリイミドインクなどを使用することで絶縁膜を形成する場合にも適応できる。つまり、下地層上に印刷法により位置精度の向上した絶縁膜を形成することもできる。
（６）上述した実施例において、ボトムゲート型のＴＦＴを備えた光マトリックスデバイスであったが、トップゲート型のＴＦＴを備えた光マトリックスデバイスであってもよい。

Claims (12)

  1. 薄膜トランジスタを基板上に２次元マトリックス状に配列して構成された光マトリックスデバイスの印刷法を用いた製造方法であって、
    前記光マトリックスデバイスの導電体である印刷パターンが形成される下地層上に、凹凸パターンまたは疎液部と親液部との平行パターンが前記印刷パターンと平行に形成され、塗布される液滴の延伸を助長する延伸助長パターンを形成する延伸助長パターン形成ステップと、
    前記印刷パターンの終端部の下地層上に、凹凸パターンまたは疎液部と親液部との平行パターンが前記印刷パターンと交差する方向に形成され、前記液滴の延伸を阻害する延伸阻害パターンを形成する延伸阻害パターン形成ステップとを備え、
    互いに交差する印刷パターンを、
    前記下地層上にそれぞれの印刷パターンの延伸助長パターンを交差させて形成する、または、一方の印刷パターンの延伸助長パターンと他方の印刷パターンの分断された延伸助長パターンとを部分的に交差させて形成する
    ことを特徴とする光マトリックスデバイスの製造方法。
  2. 請求項１に記載の光マトリックスデバイスの製造方法において、
    一方の印刷パターンを形成する第１印刷パターン形成ステップと、
    それぞれの印刷パターンが互いに交差する交差部において、他方の印刷パターンを分断して形成する第２印刷パターン形成ステップと、
    前記交差部に形成された一方の印刷パターン上に絶縁膜を形成する交差部絶縁膜形成ステップと、
    前記交差部上にさらなる印刷パターンを形成することで前記交差部において分断された他方の印刷パターンを接続する第３印刷パターン形成ステップと
    を備えたことを特徴とする光マトリックスデバイスの製造方法。
  3. 請求項１または２に記載の光マトリックスデバイスの製造方法において、
    前記延伸助長パターン形成ステップは、印刷パターンが形成される前記下地層上に印刷パターンと平行に凹凸パターンを形成する
    ことを特徴とする光マトリックスデバイスの製造方法。
  4. 請求項３に記載の光マトリックスデバイスの製造方法において、
    前記延伸阻害パターン形成ステップは、印刷パターンが形成される前記下地層上に印刷パターンと交差する方向に凹凸パターンを形成する
    ことを特徴とする光マトリックスデバイスの製造方法。
  5. 請求項１または２に記載の光マトリックスデバイスの製造方法において、
    前記延伸助長パターン形成ステップは、印刷パターンが形成される前記下地層上に印刷パターンと平行に疎液部と親液部との平行パターンを形成する
    ことを特徴とする光マトリックスデバイスの製造方法。
  6. 請求項５に記載の光マトリックスデバイスの製造方法において、
    前記延伸阻害パターン形成ステップは、印刷パターンが形成される前記下地層上に印刷パターンと交差する方向に疎液部と親液部との平行パターンを形成する
    ことを特徴とする光マトリックスデバイスの製造方法。
  7. 請求項１から６のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記印刷パターンが、ゲート線、データ線、グランド線または容量電極である
    ことを特徴とする光マトリックスデバイスの製造方法。
  8. 請求項１から６のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記印刷パターンが、薄膜トランジスタの電極である
    ことを特徴とする光マトリックスデバイスの製造方法。
  9. 請求項１から８のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記延伸助長パターンの形成または前記延伸阻害パターンの形成をインプリント法を用いて形成することを特徴とする光マトリックスデバイスの製造方法。
  10. 請求項１から９のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記印刷パターンの形成をインクジェット法により形成することを特徴とする光マトリックスデバイスの製造方法。
  11. 請求項１から１０のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記光マトリックスデバイスが光または放射線検出器である
    ことを特徴とする光マトリックスデバイスの製造方法。
  12. 請求項１から１０のいずれか１つに記載の光マトリックスデバイスの製造方法において、
    前記光マトリックスデバイスが画像表示装置である
    ことを特徴とする光マトリックスデバイスの製造方法。
JP2011526641A 2009-08-11 2009-08-11 光マトリックスデバイスの製造方法 Expired - Fee Related JP5304897B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/003855 WO2011018820A1 (ja) 2009-08-11 2009-08-11 光マトリックスデバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011018820A1 JPWO2011018820A1 (ja) 2013-01-17
JP5304897B2 true JP5304897B2 (ja) 2013-10-02

Family

ID=43586007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526641A Expired - Fee Related JP5304897B2 (ja) 2009-08-11 2009-08-11 光マトリックスデバイスの製造方法

Country Status (5)

Country Link
US (1) US20120142132A1 (ja)
JP (1) JP5304897B2 (ja)
KR (1) KR20120043074A (ja)
CN (1) CN102473712A (ja)
WO (1) WO2011018820A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140059576A (ko) * 2012-11-08 2014-05-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이 장치
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
CN215815937U (zh) * 2021-03-10 2022-02-11 京东方科技集团股份有限公司 适合异形打印的oled显示面板、显示装置及显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP2006269884A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2008026772A (ja) * 2006-07-25 2008-02-07 Seiko Epson Corp パターンの形成方法、及び液晶表示装置の製造方法
JP2008172220A (ja) * 2006-12-22 2008-07-24 Palo Alto Research Center Inc 高配置精度長尺ナノストラクチャ堆積方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147827A (ja) * 2004-11-19 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP2006269884A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2008026772A (ja) * 2006-07-25 2008-02-07 Seiko Epson Corp パターンの形成方法、及び液晶表示装置の製造方法
JP2008172220A (ja) * 2006-12-22 2008-07-24 Palo Alto Research Center Inc 高配置精度長尺ナノストラクチャ堆積方法

Also Published As

Publication number Publication date
JPWO2011018820A1 (ja) 2013-01-17
CN102473712A (zh) 2012-05-23
KR20120043074A (ko) 2012-05-03
WO2011018820A1 (ja) 2011-02-17
US20120142132A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5410475B2 (ja) 薄膜トランジスタ（ｔｆｔ）アレーの製造方法
JP5265652B2 (ja) 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子
US8168983B2 (en) Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device
JP2008042043A (ja) 表示装置
US8652863B2 (en) Method of manufacturing an optical matrix device
JP2007183641A (ja) インクジェットプリンティングシステム及びこれを用いた製造方法
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
JP5176414B2 (ja) 有機トランジスタアレイ及び表示装置
WO2014015627A1 (zh) 有机薄膜晶体管阵列基板及其制备方法和显示装置
KR20090004746A (ko) 표시 장치 및 그 제조 방법
JP2014516421A (ja) ピクセルキャパシタ
JP5304897B2 (ja) 光マトリックスデバイスの製造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
US9240562B2 (en) OTFT array substrate, display device and method for manufacturing the same
JP5427608B2 (ja) 歪み耐性ピクセル構造
JP5445590B2 (ja) 薄膜トランジスタの製造方法
JP5333046B2 (ja) アクティブマトリックスアレイの製造方法
WO2010064301A1 (ja) 光マトリックスデバイスの製造方法
KR101197048B1 (ko) 잉크젯 프린팅 시스템
JP5217224B2 (ja) 薄膜トランジスタの製造方法
US10930726B2 (en) Display substrate and preparation method thereof, display panel, and display device
JP2011017755A (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電子機器および電子機器の製造方法
JP5299190B2 (ja) 光マトリックスデバイスの製造方法
JP5360431B2 (ja) 光マトリックスデバイスの製造方法
WO2017018203A1 (ja) 表示装置および撮像装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

LAPS Cancellation because of no payment of annual fees