JP2011017755A - アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電子機器および電子機器の製造方法 - Google Patents

Abstract

【課題】製造が容易で高精細化が可能なアクティブマトリクス基板を提供する。
【解決手段】本発明のアクティブマトリクス基板は、第１電極(5d)と接続された第１画素電極(PE)と、第２電極(5d)と接続され、第１画素電極の隣に配置された第２画素電極(PE)と、平面視において第１電極と第２電極との間に設けられた第１共通電極(5s)と、第１共通電極に接続されたデータ線(DL)と、第１電極、第２電極および第１共通電極の形成領域に一体に形成された第１半導体膜(7)と、を有し、第１画素電極と電気的に接続される第１トランジスタ(T(00))は、第１電極と第１共通電極との間を第１チャネル領域とし、第２画素電極と電気的に接続される第２トランジスタ(T(01))は、第２電極と第１共通電極との間を第２チャネル領域とする。このように、１つの半導体膜を２つの画素に係る２つのトランジスタによって共有することで、構成を簡素化でき、画素の縮小化、画素ピッチの短縮化にも対応できる。
【選択図】図５

Description

本発明は、アクティブマトリクス基板等に関するものである。

近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）などに用いられる半導体材料として、有機半導体材料が注目を集めている。この有機半導体材料は、無機半導体材料と比較し、分子間の結合エネルギーが小さく、溶液化が容易で、大気圧下においても成膜が可能であるといった利点がある。よって、例えば、スピンコート法やインクジェット法などの簡便な技術を用いることによって容易に薄膜形成が可能となる。また、大面積の処理も可能となる。加えて、製造プロセス温度を低温化できるという利点があり、耐熱性の低いプラスチック基板上への形成が可能である。これにより、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを活かしたことによる用途の多様化も期待される。

例えば、下記特許文献１には、ナノメタルインクや導電性高分子分散インクを用い基材表面に選択的にパターンを形成する技術が開示されている。また、下記特許文献２には、フォトマスクを用いて有機材料のパターンを形成する技術が開示されている。

特開２００６−３０３１９９号公報 特開２００６− ５８４９７号公報

上記有機半導体材料の適用例の一つとして、アクティブマトリックス方式のディスプレイの画素駆動用ＴＦＴ（thin film transistor、薄膜トランジスタ）への適用が検討されている。

しかしながら、ディスプレイの高精細化に伴う画素ピッチの縮小化により、ＴＦＴの製造プロセスに際し高精度なパターン形成が要求される。特に、溶液プロセスを用いた場合は、吐出量や吐出ピッチの縮小化が困難で、一般的な半導体プロセスで用いられるフォトリソグラフィと比較し、パターニング精度が低くなる。即ち、微細なパターンを短ピッチで形成することが困難となる。

そこで、本発明に係る具体的態様は、製造が容易で高精細化が可能なアクティブマトリクス基板の構成およびその製造方法を提供することを目的とする。

本発明に係るアクティブマトリクス基板は、第１電極と接続された第１画素電極と、第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、前記第１共通電極に接続されたデータ線と、前記第１電極、前記第２電極および前記第１共通電極の形成領域に一体に形成された第１半導体膜と、を有し、前記第１画素電極と電気的に接続される第１トランジスタは、前記第１半導体膜のうち、前記第１電極と前記第１共通電極との間の領域を第１チャネル領域とし、前記第２画素電極と電気的に接続される第２トランジスタは、前記第１半導体膜のうち、前記第２電極と前記第１共通電極との間の領域を第２チャネル領域とする。

かかる構成によれば、１つの半導体膜を２つの画素に係る２つのトランジスタによって共有することができ、アクティブマトリクス基板の構成を簡素化することができる。また、画素の縮小化、画素ピッチの短縮化にも対応でき、高精細な装置の形成が可能となる。また、かかる構成によれば、基板の製造が容易となる。なお、ここで言う「形成領域」は、上下関係を問わない。即ち、第１電極等の上方に第１半導体膜が形成される場合だけでなく、第１半導体膜の上方に第１電極等が形成される場合も含むものである。

好ましくは、前記データ線は、第１の方向に延在し、前記第１共通電極は、前記データ線から前記第１の方向と交差する第２の方向に延在する支線により構成される。また、上記アクティブマトリクス基板は、前記第１チャネル領域と平面視において重なるよう配置される第１走査線と、前記第２チャネル領域と平面視において重なるよう配置される第２走査線と、を有し、前記第１走査線および第２走査線は、前記第２の方向に延在する。かかる構成とすることにより、アクティブマトリクス基板の構成を簡素化することができる。

また、上記アクティブマトリクス基板は、第３電極と接続され、前記第２画素電極の隣に配置された第３画素電極と、第４電極と接続され、前記第３画素電極の隣に配置された第４画素電極と、前記データ線と接続されるとともに、平面視において前記第３電極と前記第４電極との間に設けられた第２共通電極と、前記第３電極、前記第４電極および前記第２共通電極の形成領域に一体に形成された第２半導体膜と、を有し、前記第３画素電極と電気的に接続される第３トランジスタは、前記第２半導体膜のうち、前記第３電極と前記第２共通電極との間の領域を第３チャネル領域とし、前記第４画素電極と電気的に接続される第４トランジスタは、前記第２半導体膜のうち、前記第４電極と前記第２共通電極との間の領域を第４チャネル領域とする。このように、第１電極、第２電極および第１共通電極と同様のレイアウト（第３電極、第４電極および第２共通電極）を繰り返し配置してもよい。

例えば、前記第１および第２半導体膜は、有機半導体よりなる。このように、有機半導体を用いることで、溶液プロセスが可能な構成となる。

本発明に係るアクティブマトリクス基板の製造方法は、第１電極と接続された第１画素電極と、第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、前記第１共通電極に接続されたデータ線と、を有するアクティブマトリクス基板の製造方法であって、前記第１電極の形成領域から前記第２電極の形成領域にわたって第１半導体膜を形成する工程を有し、該工程により、前記第１画素電極と電気的に接続される第１トランジスタの第１チャネル領域を前記第１電極と前記第１共通電極との間に形成し、前記第２画素電極と電気的に接続される第２トランジスタの第２チャネル領域を前記第２電極と前記第１共通電極との間に形成する。かかる方法によれば、１つの半導体膜を２つの画素に係る２つのトランジスタによって共有することができ、半導体膜の数を低減できる。

好ましくは、上記アクティブマトリクス基板の製造方法において、前記第１チャネル領域と平面視において重なるよう第１走査線を形成する工程と、前記第２チャネル領域と平面視において重なるよう第２走査線を形成する工程と、を有する。このように、第１および第２走査線を形成してもよい。

本発明に係るアクティブマトリクス基板の製造方法は、第１電極と接続された第１画素電極と、第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、前記第１共通電極に接続されたデータ線と、第３電極と接続され、前記第２画素電極の隣に配置された第３画素電極と、第４電極と接続され、前記第３画素電極の隣に配置された第４画素電極と、前記データ線と接続されるとともに、平面視において前記第３電極と前記第４電極との間に設けられた第２共通電極と、を有するアクティブマトリクス基板の製造方法であって、前記第１電極の形成領域から前記第２電極の形成領域にわたって第１半導体膜を形成し、前記第３電極の形成領域から前記第４電極の形成領域にわたって第２半導体膜を形成する工程を有し、該工程により、前記第１画素電極と電気的に接続される第１トランジスタの第１チャネル領域を前記第１電極と前記第１共通電極との間に形成し、前記第２画素電極と電気的に接続される第２トランジスタの第２チャネル領域を前記第２電極と前記第１共通電極との間に形成し、前記第３画素電極と電気的に接続される第３トランジスタの第３チャネル領域を前記第３電極と前記第２共通電極との間に形成し、前記第４画素電極と電気的に接続される第４トランジスタの第４チャネル領域を前記第４電極と前記第２共通電極との間に形成する。

かかる方法によれば、２つの半導体膜を形成することによって４つの画素に係る４つのトランジスタを構成することができ、半導体膜の数を低減できる。さらに、４つのトランジスタについて個別に半導体膜を形成する場合と比較し、半導体膜間のピッチを大きくでき、また、半導体膜自身の大きさも大きくできる。

例えば、前記第１半導体膜および前記第２半導体膜の形成工程は、有機半導体材料の吐出工程を含む。かかる方法によれば、吐出量や吐出間隔を大きくでき、これらの制御が容易となる。

例えば、前記第１半導体膜および前記第２半導体膜の形成工程は、第１開口部および第２開口部を有するマスク上から半導体材料を堆積し、前記第１開口部に対応する領域に前記第１半導体膜を堆積させ、前記第２開口部に対応する領域に前記第２半導体膜を堆積させる工程を含む。かかる方法によれば、開口部が大きく、又は、開口部間が大きいマスクを用いることができる。

本発明に係る電子機器は、上記アクティブマトリクス基板を有する。かかる構成によれば、製造が容易で高性能の電子機器を提供することができる。

本発明に係る電子機器の製造方法は、上記アクティブマトリクス基板の製造方法を有する。かかる方法によれば、高性能の電子機器を効率よく製造することができる。

実施の形態１のアクティブマトリクス基板の構成を示す回路図である。 実施の形態１のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 実施の形態１のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 実施の形態１のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 実施の形態１のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 実施の形態１の効果を説明するための平面図である。 インクジェット記録式ヘッドの分解斜視図の一例である。 実施の形態２のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 実施の形態２のアクティブマトリクス基板の製造方法を示す断面図および平面図である。 ボトムゲート型ボトムコンタクト構造の場合を示す断面図である。 電子機器の一例である電子ペーパーを示す斜視図である。 電子機器の一例である携帯電話機を示す斜視図である。 電子機器の一例である携帯型情報処理装置を示す斜視図である。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。

＜実施の形態１＞
（アクティブマトリクス基板の構成）
図１は、本実施の形態のアクティブマトリクス基板の構成を示す回路図である。図１に示すように、アクティブマトリクス基板は、表示部（表示領域）内にマトリクス状に配置された複数の画素を有し、各画素は、画素電極ＰＥおよび有機薄膜トランジスタＴを有する。また、各画素は、データ線（ソース線）ＤＬと、データ線ＤＬと交差する走査線（ゲート線）ＳＬとの交点に配置され、データ線ＤＬはデータ線ドライバにより駆動され、走査線ＳＬは走査線ドライバにより駆動される。以後、データ線ＤＬが延在する方向をｙ方向とし、走査線ＳＬが延在する方向をｘ方向とする。

ここで、本実施の形態のアクティブマトリクス基板の特徴は、追って詳細に説明するように、ｙ方向に隣接する画素（例えば、画素Ｐ（００）とＰ（０１））の有機薄膜トランジスタＴを構成する半導体膜が一体として形成されている（図５等参照）。これにより、図１に示すように、走査線（ゲート線）ＳＬが、２画素分の間隔毎に２本ずつ並行して配置される。

（アクティブマトリクス基板の製造方法）
以下、本実施の形態のアクティブマトリクス基板の製造方法について説明するとともに、その構成を明確にする。図２〜図５は、本実施の形態のアクティブマトリクス基板の製造方法を示す断面図および平面図である。なお、各図において断面図は、平面図のＡ−Ａ断面に対応する。

図２（Ａ）に示すように、基板Ｓ１として、例えば、ガラス基板を準備する。この基板Ｓ１上に導電性膜を形成し、パターニングすることによりドレイン電極５ｄおよび共通ソース電極５ｓを形成する。この際、図２（Ｂ）に示すように、共通ソース電極５ｓに接続するデータ線ＤＬも同時に形成する。このデータ線ＤＬは、ｙ方向に延在し、共通ソース線５ｓは、データ線ＤＬからｘ方向に延在する支線となっている。この共通ソース線５ｓのｙ方向における両側にドレイン電極５ｄが配置される。

ドレイン電極５ｄおよび共通ソース電極５ｓの形成方法に制限はないが、例えば、導電性材料を真空蒸着法やスパッタ法などを用いて堆積し、フォトリソグラフィおよびエッチング法を用いてパターニングする。導電性膜材料としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ａｌ、Ｎｉ、Ｐｄ、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒなどの金属、又はこれらを含有する合金などを用いることができる。また、ＩＴＯ（酸化インジウム・錫）、ＩＺＯ（酸化インジウム・亜鉛）、ＡＴＯ（酸化アンチモン・錫）、ＩＯ（インジウム酸化物）、ＳｎＯ₂（酸化錫）などの導電性酸化物、又はこれらを２種以上組み合わせた材料を用いてもよい。

また、スクリーン印刷法、インクジェット法などの液滴吐出法、フレキソ印刷法またはマスク蒸着法などを用いて、直接、所望の形状のパターンを形成してもよい。スクリーン印刷法、液滴吐出法およびフレキソ印刷法（液状インクを用いる凸版印刷法）などにおいては、上記導電性材料の微粒子とし所望の溶媒に分散させた液状インクを用いる。また、マスク蒸着法においては、所望の形状の開口部を複数有するマスクを介して導電性材料を堆積させることによりパターンの形成を行う。この堆積には、上記真空蒸着法やスパッタ法などを用いることができる。

次いで、図３（Ａ）および（Ｂ）に示すように、共通ソース電極５ｓおよびその両側のドレイン電極５ｄ上に跨るように有機半導体膜７を一体形成する。

有機半導体膜７の材料として例えばポリ−Ｎ−ビニルカルバゾールを用い、当該化合物を溶媒に溶解または分散させた溶液（機能性材料、前駆体、液体材料、材料液）を、インクジェット法を用いて吐出する。その後、吐出溶液を乾燥、焼成（結晶化）することにより有機半導体膜７とする。

有機半導体材料としては、上記ポリ−Ｎ−ビニルカルバゾールの他、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料を用いることができる。また、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料を用いてもよい。また、上記材料を２種以上を組み合わせて用いてもよい。

次いで、図４（Ａ）に示すように、有機半導体膜７上にゲート絶縁膜９を形成する。有機半導体膜７上に絶縁膜を成膜する場合、有機絶縁材料を用いることが好ましい。酸化シリコン膜などの無機絶縁材料を用いる場合、成膜時の熱、成膜中の堆積粒子や膜応力により、下層の有機半導体膜７中にダメージを与える場合があるからである。有機絶縁材料としては、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリビニルアルコール、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパリレンなどを用いることができる。これらのうち２種以上を組み合わせて用いてもよい。成膜方法としては、例えば、上記材料を溶媒に溶解又は分散させた溶液（機能性材料、前駆体、液体材料）を有機半導体膜７上にスピンコート法を用いて塗布し、硬化させる。

次いで、ゲート絶縁膜９上にゲート電極Ｇを形成する。具体的には、共通ソース電極５ｓおよびドレイン電極５ｄ間（即ち、チャネル領域）上にゲート絶縁膜９を介して配置される。ここでは、ｘ方向に延在するライン状に形成され、走査線ＳＬとなる（図４（Ｂ）参照）。この走査線ＳＬは、前述したように２画素分の間隔毎に２本ずつ配置される。ゲート電極Ｇは、上記共通ソース電極５ｓやドレイン電極５ｄと同様の材料および形成方法を用いて形成することができる。

以上により、有機薄膜トランジスタＴが形成される。このトランジスタは、トップゲート構造のトランジスタである。図１に示す画素Ｐ（００）〜Ｐ（０３）を構成する有機薄膜トランジスタＴを図４においてはＴ（００）〜Ｔ（０３）として示してある。

次いで、図５に示すように、有機薄膜トランジスタＴ上に、層間絶縁膜１３を形成し、ドレイン電極５ｄ上の層間絶縁膜１３およびゲート絶縁膜９を選択的に除去することによりビアホールを形成する。次いで、上記ビアホール内を含む層間絶縁膜１３上に導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法などで堆積し、パターニングすることにより画素電極ＰＥを形成する。層間絶縁膜１３は、上記ゲート絶縁膜９と同様の材料および形成方法を用いて形成することができる。

以上の工程により、アクティブマトリクス基板が形成される。

このように、本実施の形態によれば、互いに隣り合う２つの画素各々に対応する有機薄膜トランジスタＴを、互いに隣り合う２つの画素の間に互いに近接して配置し、一方の有機薄膜トランジスタＴを構成する半導体膜と他方の有機薄膜トランジスタＴを構成する半導体膜とを一体化したので、半導体膜の形成箇所数を低減することができる。図６は、本実施の形態の効果を説明するための平面図である。図６（Ａ）は比較例を、図６（Ｂ）は本実施の形態の場合を示す。

図６（Ａ）に示すように、一画素毎に有機薄膜トランジスタＴを構成する有機半導体膜７を形成した場合、有機半導体膜（ここでは、直径Ｒａの略円形として示してある。）７を距離Ｄａのピッチで形成する必要がある。なお、６ｄは、ドレイン電極を、６ｓは、ソース電極を示す。

一方、図６（Ｂ）に示す本実施の形態においては、前述したように、半導体膜の形成箇所数が画素数の１／２ですむため、有機半導体膜（ここでは、直径Ｒｂの略円形として示してある。）７を大きくすることができ、また、距離Ｄｂ(距離Ｄａの略２倍）のピッチで形成することができる。Ｒａ＜Ｒｂ、Ｄａ＜Ｄｂの関係にある。よって、有機半導体膜７の材料液をインクジェット法で吐出する場合、吐出量や吐出間隔の制御が容易となる。具体的には、ノズル間隔を小さくしたり、それぞれのノズルからの吐出量を少なくする必要がなく、また吐出位置精度を高くする必要がないため、解像度が小さく、吐出位置精度の低いインクジェット装置でも、充分製造装置として使用し得る。さらに、それぞれのノズルからの吐出量が多ければ、吐出量の制御もしやすくなる。

図７は、インクジェット法で用いられる吐出ヘッドの分解斜視図の一例である。図示するように、吐出ヘッドは、基板Ｓ５３上に配置された弾性板５５を有し、この弾性板５５上には、圧電素子５７が配置されている。圧電素子５７は、下層電極５７ａ、圧電体膜５７ｂおよび上層電極５７ｃの積層構造部を有し、上層電極５７ｃは、リード電極５７ｄと接続されている。

圧電素子５７の下方には、基板Ｓ５３に設けられた開口部５３ａが位置し、この開口部５３ａが圧力室となる。基板Ｓ５３の下側には、圧力室毎にノズル孔５１ａが設けられたノズルプレート５１が配置される。

圧電素子５７の駆動により弾性板５５が変位し、圧力室に注入されていたインク（溶液）がノズル孔５１ａから吐出される。

このような、ヘッドの形成には、微細プロセスが必要であり、吐出量を少なく、また、ノズル孔５１ａの径、ノズル孔５１ａの間隔や走査ピッチを小さくするには、高精度の技術が必要である。

よって、前述のとおり、同じ画素数の基板にも係わらず、有機半導体膜７の形成領域各々の面積を大きく確保でき、吐出間隔を大きく設定できる本実施の形態のアクティブマトリクス基板の効果は大きい。よって、基板の製造コストの削減、スループットの向上を図ることができる。

さらに、図６に示すように、画素間のピッチを小さくすることができ、画素数の向上や装置の高精細化を図ることもできる。

（応用例）
＜例１＞
上記工程においては、有機半導体膜７をインクジェット法を用いて形成したが、スクリーン印刷法やフレキソ印刷法などの印刷法を用いて、有機半導体膜７の材料液を所望の形状に塗布してもよい。この場合も、印刷箇所を低減でき、また、印刷面積や印刷ピッチを大きく確保することができるため、基板の製造コストの削減、スループットの向上を図ることができる。

＜例２＞
また、実施の形態１においては、インクジェット法によって、島状の有機半導体膜７を形成したが、有機半導体膜７の材料液をスピンコート法などを用いて全面塗布し、全面成膜した後、フォトリソグラフィ（露光・現像）およびエッチング法を用いてパターニングしてもよい。この場合も、半導体膜の形成箇所数を低減でき、また、半導体膜の面積や半導体膜のピッチを大きく確保することができるため、解像度の低い露光機を用いることができ、エッチングの制御を容易にできる。よって、製造コストの削減、スループットの向上を図ることができる。また、上記パターニングにおいては、レーザーによる不要箇所の除去（レーザー描画）により行ってもよい。

また、上記全面成膜においては、スピンコート法に限らず、蒸着法などの堆積法を用いてもよい。

＜例３＞
また、シャドーマスク、即ち、所望の領域に開口部を有するマスクを用いて有機半導体膜７を形成してもよい。当該マスクを基板上に配置し、上部から蒸着法などを用いて有機半導体材料を開口部を介して堆積させることにより、島状の有機半導体膜７を形成する。この場合も、シャドーマスクに設ける開口部数を削減でき、また、開口部面積や開口部間ピッチを大きく確保することができる。よって、シャドーマスクの加工が容易となり、製造コストの削減を図ることができる、また、スループットの向上を図ることができる。

＜実施の形態２＞
実施の形態１においては、トップゲート型トランジスタを例に説明したが、ボトムゲート型トランジスタを用いてもよい。図８および図９は、本実施の形態のアクティブマトリクス基板の製造方法を示す断面図および平面図である。なお、各図において断面図は、平面図のＡ−Ａ断面に対応する。また、実施の形態１と同一の部材には同一の符号を付け、その詳細な説明を省略する。

図８（Ａ）に示すように、基板Ｓ１０として、例えば、ガラス基板を準備し、実施の形態１と同様に導電性膜を形成し、パターニングすることによりゲート電極Ｇを形成する。このゲート電極Ｇは、後述する共通ソース電極５ｓの形成予定領域上に、ｘ方向に延在するライン状に形成され、走査線ＳＬとなる（図８（Ｂ））。この走査線ＳＬは、前述したように２画素分の間隔毎に２本ずつ配置される。

次いで、ゲート電極Ｇ上に、実施の形態１と同様に有機絶縁材料を用いてゲート絶縁膜９を形成する。この場合、有機半導体膜７はまだ形成されていないため、無機絶縁材料を用いてもよい。

次いで、２本のゲート電極（走査線ＳＬ）Ｇの組上に跨るように有機半導体膜７を一体形成する。例えば、実施の形態１と同様に有機半導体膜７の材料液を、インクジェット法を用いて吐出し、その後、吐出溶液を乾燥、焼成（結晶化）することにより有機半導体膜７とする。

次いで、有機半導体膜７上に、実施の形態１と同様に共通ソース電極５ｓおよびドレイン電極５ｄを形成する。具体的には、図９（Ａ）に示すように、有機半導体膜７の略中央、即ち、上記２本のゲート電極（走査線ＳＬ）Ｇ間に位置するよう、共通ソース電極５ｓを形成し、さらに、この共通ソース電極５ｓのｙ方向の両側にドレイン電極５ｄを形成する。この際、図９（Ｂ）に示すように、ｙ方向に延在するデータ線ＤＬも同時に形成し、上記共通ソース線５ｓが、データ線ＤＬからｘ方向に延在する支線となるようパターニングする。

以上により、有機薄膜トランジスタＴが形成される。このトランジスタは、ボトムゲート型トップコンタクト構造である。なお、図１０に示すボトムゲート型ボトムコンタクト構造としてもよい。この場合、共通ソース電極５ｓ、ドレイン電極５ｄおよびデータ線ＤＬの形成工程と有機半導体膜７の形成工程が逆になる以外は、上記工程と同様である。

この後、実施の形態１と同様に、有機薄膜トランジスタＴ上に層間絶縁膜１３および画素電極ＰＥを形成する（図示略）。

以上の工程により、アクティブマトリクス基板が形成される。

このように、本実施の形態においても実施の形態１と同様に、有機半導体膜の形成領域を大きく確保でき、吐出間隔を大きく設定できる。よって、基板の製造コストの削減、スループットの向上を図ることができる。さらに、画素間のピッチを小さくすることができ、画素数の向上や装置の高精細化を図ることもできる（図６参照）。

なお、本実施の形態においても、実施の形態１で説明した「応用例：＜例１＞〜＜例３＞」の適用が可能である。

なお、上記実施の形態１および２においては、トランジスタの各電極をドレイン又はソースと明示して説明したが、トランジスタの導電型や駆動方法によりこれらが逆に表示されることがあり、本願発明は、それを排除するものでない。

また、上記実施の形態１および２においては、有機半導体を例に説明したが、無機半導体を形成する場合、液体シリコンを用いれば本実施の形態と同様な効果が得られる。また、無機半導体を形成する場合、例えば、堆積膜のパターニングやシャドーマスクを用いた成膜方法を用いても同様のアクティブマトリクス基板を形成することができる。

このように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。

＜電子機器＞
実施の形態１および２で説明したアクティブマトリクス基板と対向基板との間に液晶、電気泳動カプセル、有機ＥＬ（Electro-Luminescence）などを配置することにより表示部（電気光学装置）を構成すことができる。

上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの各種電子機器に組み込むことができる。

具体的に、上記各種電気光学装置を有する電子機器の例を図１１〜図１３に示す。

図１１は、電子ペーパーを示す斜視図である。図１１に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。この表示ユニット１００２として、上記表示部を組み込むことができる。

図１２は、携帯電話機を示す斜視図である。この携帯電話機１１００の表示部１１０１として、上記表示部を組み込むことができる。

図１３は、携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び表示部１２０３を備えている。当該表示部１２０３として、上記表示部を組み込むことができる。

５ｄ…ドレイン電極、５ｓ…共通ソース電極、６ｄ…ドレイン電極、６ｓ…ソース電極、７…有機半導体膜、９…ゲート絶縁膜、１３…層間絶縁膜、５１…ノズルプレート、５１ａ…ノズル孔、５３ａ…開口部、５５…弾性板、５７…圧電素子、５７ａ…下層電極、５７ｂ…圧電体膜、５７ｃ…上層電極、５７ｄ…リード電極、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、１１００…携帯電話機、１１０１…表示部、１２００…携帯型情報処理装置、１２０１…入力部、１２０２…本体部、１２０３…表示部、Ｄａ…距離、Ｄｂ…距離、ＤＬ…データ線、Ｇ…ゲート電極、Ｐ…画素、Ｐ（００）〜Ｐ（０３）…画素、ＰＥ…画素電極、Ｒａ…直径、Ｒｂ…直径、ＳＬ…走査線、Ｓ１…基板、Ｓ５３…基板、Ｔ…有機薄膜トランジスタ、Ｔ（００）〜Ｔ（０３）…有機薄膜トランジスタ

Claims (12)

1. 第１電極と接続された第１画素電極と、
   第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、
   平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、
   前記第１共通電極に接続されたデータ線と、
   前記第１電極、前記第２電極および前記第１共通電極の形成領域に一体に形成された第１半導体膜と、を有し、
   前記第１画素電極と電気的に接続される第１トランジスタは、前記第１半導体膜のうち、前記第１電極と前記第１共通電極との間の領域を第１チャネル領域とし、
   前記第２画素電極と電気的に接続される第２トランジスタは、前記第１半導体膜のうち、前記第２電極と前記第１共通電極との間の領域を第２チャネル領域とするアクティブマトリクス基板。
2. 前記データ線は、第１の方向に延在し、前記第１共通電極は、前記データ線から前記第１の方向と交差する第２の方向に延在する支線により構成される請求項１記載のアクティブマトリクス基板。
3. 前記第１チャネル領域と平面視において重なるよう配置される第１走査線と、
   前記第２チャネル領域と平面視において重なるよう配置される第２走査線と、を有し、
   前記第１走査線および第２走査線は、前記第２の方向に延在する請求項２記載のアクティブマトリクス基板。
4. 第３電極と接続され、前記第２画素電極の隣に配置された第３画素電極と、
   第４電極と接続され、前記第３画素電極の隣に配置された第４画素電極と、
   前記データ線と接続されるとともに、平面視において前記第３電極と前記第４電極との間に設けられた第２共通電極と、
   前記第３電極、前記第４電極および前記第２共通電極の形成領域に一体に形成された第２半導体膜と、を有し、
   前記第３画素電極と電気的に接続される第３トランジスタは、前記第２半導体膜のうち、前記第３電極と前記第２共通電極との間の領域を第３チャネル領域とし、
   前記第４画素電極と電気的に接続される第４トランジスタは、前記第２半導体膜のうち、前記第４電極と前記第２共通電極との間の領域を第４チャネル領域とする請求項１乃至３のいずれか一項記載のアクティブマトリクス基板。
5. 前記第１および第２半導体膜は、有機半導体よりなる請求項４記載のアクティブマトリクス基板。
6. 第１電極と接続された第１画素電極と、
   第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、
   平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、
   前記第１共通電極に接続されたデータ線と、
   を有するアクティブマトリクス基板の製造方法であって、
   前記第１電極の形成領域から前記第２電極の形成領域にわたって第１半導体膜を形成する工程を有し、該工程により、
   前記第１画素電極と電気的に接続される第１トランジスタの第１チャネル領域を前記第１電極と前記第１共通電極との間に形成し、
   前記第２画素電極と電気的に接続される第２トランジスタの第２チャネル領域を前記第２電極と前記第１共通電極との間に形成するアクティブマトリクス基板の製造方法。
7. 前記第１チャネル領域と平面視において重なるよう第１走査線を形成する工程と、
   前記第２チャネル領域と平面視において重なるよう第２走査線を形成する工程と、
   を有する請求項６記載のアクティブマトリクス基板の製造方法。
8. 第１電極と接続された第１画素電極と、
   第２電極と接続され、前記第１画素電極の隣に配置された第２画素電極と、
   平面視において前記第１電極と前記第２電極との間に設けられた第１共通電極と、
   前記第１共通電極に接続されたデータ線と、
   第３電極と接続され、前記第２画素電極の隣に配置された第３画素電極と、
   第４電極と接続され、前記第３画素電極の隣に配置された第４画素電極と、
   前記データ線と接続されるとともに、平面視において前記第３電極と前記第４電極との間に設けられた第２共通電極と、
   を有するアクティブマトリクス基板の製造方法であって、
   前記第１電極の形成領域から前記第２電極の形成領域にわたって第１半導体膜を形成し、前記第３電極の形成領域から前記第４電極の形成領域にわたって第２半導体膜を形成する工程を有し、
   該工程により、
   前記第１画素電極と電気的に接続される第１トランジスタの第１チャネル領域を前記第１電極と前記第１共通電極との間に形成し、
   前記第２画素電極と電気的に接続される第２トランジスタの第２チャネル領域を前記第２電極と前記第１共通電極との間に形成し、
   前記第３画素電極と電気的に接続される第３トランジスタの第３チャネル領域を前記第３電極と前記第２共通電極との間に形成し、
   前記第４画素電極と電気的に接続される第４トランジスタの第４チャネル領域を前記第４電極と前記第２共通電極との間に形成するアクティブマトリクス基板の製造方法。
9. 前記第１半導体膜および前記第２半導体膜の形成工程は、有機半導体材料の吐出工程を含む請求項８記載のアクティブマトリクス基板の製造方法。
10. 前記第１半導体膜および前記第２半導体膜の形成工程は、第１開口部および第２開口部を有するマスク上から半導体材料を堆積し、前記第１開口部に対応する領域に前記第１半導体膜を堆積させ、前記第２開口部に対応する領域に前記第２半導体膜を堆積させる工程を含む請求項８記載のアクティブマトリクス基板の製造方法。
11. 請求項１乃至５のいずれか一項記載のアクティブマトリクス基板を有することを特徴とする電子機器。
12. 請求項６乃至１０のいずれか一項記載のアクティブマトリクス基板の製造方法を有することを特徴とする電子機器の製造方法。

Images