JP4984458B2

JP4984458B2 - 半導体装置

Info

Publication number: JP4984458B2
Application number: JP2005246932A
Authority: JP
Inventors: 真野田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-08-29
Filing date: 2005-08-29
Publication date: 2012-07-25
Anticipated expiration: 2025-08-29
Also published as: JP2007066925A

Description

本発明は、半導体装置に関し、さらに詳しくは、プラスチック基板上にトランジスタ構造が設けられた半導体装置に関する。

現在、多くの電子機器に用いられているＭＯＳ型電界効果トランジスタは、半導体層としてアモルファスシリコンまたは多結晶シリコンからなるシリコン（Ｓｉ）系材料が用いられている。トランジスタ構造としては、Ｓｉウエハーからなる基板の表面側にチャネル層が形成され、例えば酸化シリコン（ＳｉＯ₂）からなるゲート絶縁膜を介して、例えば金（Ａｕ）／チタン（Ｔｉ）の積層構造からなるゲート配線が配置された構成となっている。

これらのデバイス作製には、化学的気相成長法（Chemical Vapor Deposition；ＣＶＤ）などの真空処理室を必要とする成膜方法を用いるため、非常に高価な半導体装置が使用されており、製造コストを改善できる余地がある。また、高温での熱処理が必要であることから、基板に耐熱性が要求される。

そこで、近年スピンコート、印刷技術、スプレー法などの真空レスプロセスにより形成が可能といわれている有機半導体材料を用いたトランジスタ構造の研究開発が注目を集めている。有機半導体材料を用いたトランジスタ構造は電子機器の低コスト化に有利であるとともに、低温での塗布成膜が可能であるため、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、軽量化も図れる。

上記トランジスタ構造のゲート配線およびソース・ドレイン配線としては、信号遅延を抑制するために、導電性の高い金属材料が用いられている（例えば、特許文献１参照）。

特開２００５−１２０１２号公報

しかしながら、プラスチック基板は金属に比べて線膨張係数が大きく、プロセス中に加わる熱により著しく伸縮する。この伸縮により、金属材料で形成されたゲート配線またはソース・ドレイン配線が断線し、正常にトランジスタを動作させることができないという問題がある。この改善策として、展性、延性が高いＡｕを上記配線材料として用い、断線を抑制することも試みられているが、断線の抑制効果は十分ではない。また、Ａｕは非常に高価であるため、低コスト化を利点とする有機半導体材料を用いたトランジスタには不向きである。

上述したような課題を解決するために、本発明は、配線の断線によるトランジスタの動作不良が防止された半導体装置を提供することを目的とする。

上述したような目的を達成するために、本発明の半導体装置は、基板上にゲート配線、ゲート絶縁膜、ソース・ドレイン配線がこの順またはこれと逆の順に積層された半導体装置において、ゲート配線およびソース・ドレイン配線のうち少なくとも基板側に配置される一方は、金属材料層とカーボンブラック層とがこの順またはこれと逆の順に積層された２層構造を繰り返し積層してなることを特徴としている。

このような半導体装置によれば、導電性有機材料層またはカーボンブラック層が延性を有していることから、熱処理により基板が伸縮し、金属材料層の断線が生じたとしても、導電性有機材料層またはカーボンブラック層は断線せずに金属材料層の断線部分を橋渡しする。これにより、熱処理により伸縮し易いプラスチック材料からなる基板を用いた場合であっても、ゲート配線またはソース・ドレイン配線の断線による半導体装置の動作不良が防止される。

以上、説明したように、本発明の半導体装置によれば、ゲート配線またはソース・ドレイン配線の断線による半導体装置の動作不良が防止されることから、配線信頼性を向上させることができ、半導体装置の歩留まりを向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

本発明の半導体装置に係わる実施の形態の一例を、ボトムゲート・ボトムコンタクト型のトランジスタ構造を例にとり、図１の断面図によって説明する。

この図に示すように、例えばプラスチック材料からなる基板１１上には、例えば２層構造のゲート配線１２が設けられている。この図においては、ゲート配線１２と一体で形成されるゲート電極部分を示している。ここで、基板１１の材料は、特に限定されるものではないが、プラスチック基板のように、耐熱性の低いフレキシブルな基板を用いることで、後述する本発明の効果を顕著に奏することができるため、好ましい。

このゲート配線１２の下層側は、例えばアルミニウム（Ａｌ）等からなる金属材料層１２ａで構成されており、膜厚は５０ｎｍ程度であることとする。この金属材料層１２ａに用いられる材料としては、導電性の高い金属材料を用いることが好ましく、上記Ａｌの他に、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）の単体またはこれらの合金が挙げられる。

また、このゲート配線１２の上層側は、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］からなる導電性有機材料層１２ｂが５０ｎｍ〜１００ｎｍ程度の膜厚で設けられている。ここで、導電性有機材料層１２ｂに用いられる材料としては、延性を有しており、プラスチックからなる基板１１の熱による伸縮に対して断線せずに柔軟に対応する導電性材料を用いることが好ましい。このような材料としては、上記ＰＥＤＯＴ／ＰＳＳの他にポリアセチレン等の共役π結合を有する有機材料が挙げられる。これにより、下層側の金属材料層１２ａがプラスチックからなるプラスチック基板１１の熱による伸縮で断線したとしても、導電性有機材料層１２ｂは断線せずに、金属材料層１２ａの断線部分を橋渡しするため、導通状態が維持される。

なお、ここでは、金属材料層１２ａ上に導電性有機材料層１２ｂが積層された例について説明するが、導電性有機材料層１２ｂの代わりに、カーボンブラック層を形成してもよい。カーボンブラック層も延性と導電性を有しているため、導電性有機材料層１２ｂと同様の作用を示し、金属材料層１２ａの断線部分を橋渡しする。

また、積層状態についても金属材料層１２ａ上に導電性有機材料層１２ｂが配置されることに限定されず、導電性有機材料層１２ｂ上に金属材料層１２ａが配置されていてもよい。さらに、金属材料層１２ａと導電性有機材料層１２の他にさらなる導電性材料層が積層された３層以上の積層構造であってもよい。例えば、上述した金属材料層１２ａ上に導電性有機材料層１２ｂが積層された２層構造、またはこれと逆の順に積層された２層構造が繰り返して積層されることが好ましい。

そして、金属材料層１２ａと導電性有機材料層１２ｂとが順次積層されたゲート配線１２を覆う状態で、プラスチック基板１１上には、例えばポリビニルピロリドン（Poly vinyl pyrolidone（ＰＶＰ））からなるゲート絶縁膜１３が設けられている。

また、ゲート絶縁膜１３上には、ソース・ドレイン配線１４が設けられている。この図においては、ソース・ドレイン配線１４と同一層で形成されるソース・ドレイン電極部分を示す。ソース・ドレイン配線１４は、上述したゲート配線１２と同様に、例えばＡｌからなる金属材料層１４ａと例えばＰＥＤＯＴ／ＰＳＳからなる導電性有機材料層１４ｂとが順次積層された積層構造であることとする。なお、ゲート配線１２と同様に、導電性有機材料層１４ｂの代わりに、カーボンブラック層を用いてもよく、導電性有機材料層１４ｂ上に金属材料層１４ａが設けられていてもよい。さらに、金属材料層１４ａと導電性有機材料層１４ｂの他にさらなる導電性材料層が積層された３層以上の積層構造であってもよい。

さらに、上記ソース・ドレイン配線１４を覆う状態で、ゲート絶縁膜１３上に、例えばペンタセンからなる半導体層１５が設けられている。この半導体層１５としては、基板１１にプラスチック材料を用いていることから、低温での成膜が可能な半導体材料を用いることが好ましい。このような半導体材料としては、ポリ−３ヘキシルチオフェン（poly(3-hexylthiophene(Ｐ３ＨＴ))からなる有機半導体材料やシクロペンタシラン等の無機半導体材料が挙げられる。これにより、ソース電極とドレイン電極との間にチャネル層が形成される。

また、この半導体層１５上には、例えばポリパラキシレンからなるパッシベーション膜１６が設けられている。ここで、ポリパラキシレンは耐水性が高いため、大気中の水分から半導体層１５を隔離し、トランジスタの特性劣化を抑制することができる。以上説明したように、本実施形態のトランジスタ構造（電界効果トランジスタアレイ）は構成されている。

なお、ここでは、上記ゲート配線１２およびソース・ドレイン配線１４の両方が、金属材料層１２ａ（１４ａ）と導電性有機材料層１２ｂ（１４ｂ）とからなる積層構造で構成された例について説明したが、本発明はこれに限定されず、基板１１の熱処理による伸縮の影響を受け易い、少なくとも基板１１側に配置される方が上記積層構造であればよい。ただし、両方とも上記積層構造で構成された方が、ゲート配線１２およびソース・ドレイン配線１４の断線を確実に抑制できるため、好ましい。

上述したような構成のトランジスタ構造は、次のような工程順で製造される。

まず、図２（ａ）に示すように、例えば蒸着法により、プラスチックからなるプラスチック基板１１上にＡｌからなる金属材料層１２ａを形成する。なお、ここでは、蒸着法により金属材料層１２ａを形成することとするが、パーティクル状の金属材料を用いて塗布形成してもよい。

次に、図２（ｂ）に示すように、例えばスピンコート法により、金属材料層１２ａ上に、ＰＥＤＯＴ／ＰＳＳからなる導電性有機材料層１２ｂを形成する。

次いで、図２（ｃ）に示すように、導電性有機材料層１２ｂ上にポジ型フォトレジスト材料を塗布した後、通常のリソグラフィー技術により、レジストパターンＲを形成する。このレジストパターンＲで覆われた導電性有機材料層１２ｂと金属材料層１２ａの領域が、後述するゲート配線の形成パターンとなる。なお、ここでは、レジスト材料として、ポジ型フォトレジストを用いることとしたが、ネガ型フォトレジストを用いてもよい。

次いで、図２（ｄ）に示すように、レジストパターンＲをマスクとして、反応性イオンエッチング（Reactive Ion Etching（ＲＩＥ））法により、ＰＥＤＯＴ／ＰＳＳからなる導電性有機材料層１２ｂをパターンニングする。この際、エッチングガスとして酸素ガス（Ｏ₂）を用いることで、炭素原子（Ｃ）を主成分とするＰＥＤＯＴ／ＰＳＳをパターンニングすることができる。そして、エッチング条件および上記レジストパターンＲの膜厚を調整することで、後工程で行う金属材料層１２ａのエッチングにマスクとして用いるレジストパターンＲを十分な膜厚で残した状態で、導電性有機材料層１２ｂのパターンニングを終了させる。

続いて、図３（ｅ）に示すように、レジストパターンＲをマスクとして、例えば燐酸と酢酸と硝酸の混合溶液を用いたウェットエッチングにより、Ａｌからなる金属材料層１２ａをパターンニングする。これにより、金属材料層１２ａと導電性有機材料層１２ｂとの積層構造からなるゲート配線１２が形成される。

その後、図３（ｆ）に示すように、リムーバーを用いてレジストパターンＲ（前記図３（ｅ）参照）を剥離することで、基板１１上にゲート配線１２が露出された状態となる。

次に、図３（ｇ）に示すように、例えばスピンコート法により、ゲート配線１２を覆う状態で基板１１上に、例えばＰＶＰを塗布形成する。この際、スピンコートを行う際の回転数（ｒｐｍ）およびＰＶＰの粘度を調整することで、ＰＶＰ層の膜厚を所望の値とすることができる。また、ゲート配線１２の端部上をマスキングしておくことで、ゲート配線１２の端部上にはＰＶＰ層が形成されず、電気的にコンタクトが行えるようになる。続いて、ホットプレートで１８０℃、１０ｍｉｎのベークを行いＰＶＰ層に含まれる溶媒を蒸発させる。ここで、ＰＶＰ中には架橋材が混入されているため、このベークによりＰＶＰは架橋され、イソプロピルアルコール（Iso Propyl Alcohol（ＩＰＡ））、アセトン等の有機溶媒に溶け難くなる。以上のようにして、ＰＶＰ層からなるゲート絶縁膜１３を形成する。

次いで、図３（ｈ）に示すように、例えば蒸着法により、ゲート絶縁膜１３上に、Ａｌからなる金属材料層１４ａを形成した後、金属材料層１４ａ上にＰＥＤＯＴ／ＰＳＳからなる導電性有機材料層１４ｂを形成する。続いて、導電性有機材料層１４ｂ上に、例えばポジ型フォトレジストからなるレジスト材料を塗布し、通常のリソグラフィー技術によりレジストパターンＲ’を形成する。このレジストパターンＲ’で覆われた導電性有機材料層１４ｂと金属材料層１４ａの領域が、後述するソース・ドレイン配線の形成パターンとなる。なお、ここでは、レジスト材料として、ポジ型フォトレジストを用いることとしたが、ネガ型フォトレジストを用いてもよい。

次に、図４（ｉ）に示すように、ゲート配線１２の形成工程の場合と同様に、エッチングガスとしてＯ₂ガスを用い、レジストパターンＲ’（前記図３（ｈ）参照）をマスクに用いたＲＩＥ法により導電性有機材料層１４ｂをパターンニングする。次いで、例えば燐酸と酢酸と硝酸の混合溶液を用いたウェットエッチングにより、Ａｌからなる金属材料層１４ａをパターンニングする。この際、ＰＶＰからなるゲート絶縁膜１３はエッチャントとして用いる燐酸、酢酸、硝酸には耐性があるため、溶け出すことはない。以上のようにして、金属材料層１４ａと導電性有機材料層１４ｂとがこの順に積層されたソース・ドレイン配線１４を形成する。その後、リムーバーを用いてレジストパターンＲ’を剥離する。

続いて、図４（ｊ）に示すように、例えば蒸着法により、ソース・ドレイン電極１４を覆う状態で、ゲート絶縁膜１３上にペンタセンからなる半導体層１５を形成する。

その後、図４（ｋ）に示すように、例えばスピンコート法により、ポリパラキシレンからなるパッシベーション膜１６を形成することで、トランジスタ構造（電界効果トランジスタアレイ）が完成する。

上述したような半導体装置によれば、導電性有機材料層１２ｂが延性を有していることから、熱処理による基板１１の伸縮でゲート配線１２を構成する金属材料層１２ａが断線したとしても、導電性有機材料層１２ｂは断線せずに金属材料層１２ａの断線部分を橋渡しする。また、ゲート配線１２と同様に、ソース・ドレイン配線１４を構成する金属材料層１４ａが断線したとしても、導電性有機材料層１４ｂは断線せずに金属材料層１４ａの断線部分を橋渡しする。これにより、ゲート配線１２またはソース・ドレイン配線１４の断線によるトランジスタの動作不良が防止されるため、配線信頼性を向上させることができ、半導体装置の歩留まりを向上させることができる。

なお、上記実施形態では、ゲート配線１２およびソース・ドレイン配線１４を、レジストパターンＲ（Ｒ’）をマスクに用いたＲＩＥ法およびウェットエッチングでパターンニングした例について説明したが、上記配線をリフトオフ法により形成してもよい。この場合について、ゲート配線１２の形成工程を例にとり説明すると、まず、基板１１上におけるゲート配線１２の形成領域を開口する状態でレジストパターンを形成する。その後、レジストパターンから露出された基板１１上およびレジストパターン上に、金属材料層１２ａおよび導電性有機材料層１２ｂを順次成膜する。続いて、レジストパターンとともにレジストパターン上の金属材料層１２ａおよび導電性有機材料層１２ｂを除去することで、ゲート配線１２を形成する。

また、上記実施形態では、ソース・ドレイン電極がソース・ドレイン配線１４と同一層で形成された例について説明したが、ソース・ドレイン電極部分にのみ、半導体層１５とのオーミックコンタクトが実現できるような材料を適宜用いてもよい。

この場合には、図４（ｈ）を用いて説明したエッチング工程において、ソース・ドレイン配線１４のみをパターン形成した後、リフトオフ法により、ソース・ドレイン電極部分を形成する。具体的には、ソース・ドレイン配線１４上およびゲート絶縁膜１３上にソース・ドレイン電極の形成領域を開口する状態でレジストパターンを形成する。その後、レジストパターンから露出された領域上およびレジストパターン上に、ソース・ドレイン電極の構成材料を成膜する。続いて、レジストパターンとともにレジストパターン上の上記構成材料を除去することで、ソース・ドレイン配線１４とは別体のソース・ドレイン電極を形成する。

また、上述した実施形態では、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの例について説明したが、本発明はこれに限定されるものではなく、トップゲート・ボトムコンタクト型、ボトムゲート・トップコンタクト型およびトップゲート・トップコンタクト型のトランジスタ構造であっても適用可能である。

本発明の半導体装置に係る実施形態を説明するための断面図である。本発明の半導体装置に係る実施形態を説明するための製造工程断面図（その１）である。本発明の半導体装置に係る実施形態を説明するための製造工程断面図（その２）である。本発明の半導体装置に係る実施形態を説明するための製造工程断面図（その３）である。

符号の説明

１１…基板、１２…ゲート配線、１２ａ…金属材料層、１２ｂ…導電性有機材料層、１３…ゲート絶縁膜、１４…ソース・ドレイン配線、１４ａ…金属材料層、１４ｂ…導電性有機材料層、１５…半導体層

Claims

基板上にゲート配線、ゲート絶縁膜、ソース・ドレイン配線がこの順またはこれと逆の順に積層され、
前記ゲート配線および前記ソース・ドレイン配線のうち少なくとも前記基板側に配置される一方は、金属材料層とカーボンブラック層とがこの順またはこれと逆の順に積層された２層構造を繰り返し積層してなる
半導体装置。
前記ゲート配線および前記ソース・ドレイン配線の両方が、前記２層構造を繰り返し積層してなる
請求項１記載の半導体装置。
前記ソース・ドレイン配線の上層側または下層側に半導体層が設けられている
請求項１記載の半導体装置。
前記基板がプラスチック材料で形成されている
請求項１記載の半導体装置。