JP2007335773A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007335773A
JP2007335773A JP2006168309A JP2006168309A JP2007335773A JP 2007335773 A JP2007335773 A JP 2007335773A JP 2006168309 A JP2006168309 A JP 2006168309A JP 2006168309 A JP2006168309 A JP 2006168309A JP 2007335773 A JP2007335773 A JP 2007335773A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
protective layer
manufacturing
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006168309A
Other languages
English (en)
Inventor
Makoto Noda
真 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006168309A priority Critical patent/JP2007335773A/ja
Publication of JP2007335773A publication Critical patent/JP2007335773A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、レジストの残存による有機半導体層とゲート絶縁膜との界面の汚染を防止する半導体装置の製造方法を提供する。
【解決手段】基板11上に、ゲート配線12と、ゲート絶縁膜13と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、次のような工程を順次行う。まず、有機半導体層のチャネル領域と接するゲート絶縁膜13の表面に、保護層14を形成する。保護層14上を含むゲート絶縁膜13上に、レジストを塗布し、レジストパターン15を形成する。次いで、レジストパターン15をマスクに用いて、ゲート絶縁膜13にゲート配線12に達するヴィアホール16を形成する。その後、保護層14を除去し、保護層14が除去されたゲート絶縁膜13上の領域に、有機半導体層を形成する半導体装置の製造方法である。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、有機半導体層を有する有機トランジスタが設けられた半導体装置の製造方法に関する。
現在、多くの電子機器に用いられているMOS型電界効果トランジスタは、半導体層としてアモルファスシリコンまたは多結晶シリコンからなるシリコン(Si)系材料が用いられている。これらのデバイス作製には、化学的気相成長法(Chemical Vapor Deposition;CVD)などの真空処理室を必要とする成膜方法を用いるため、非常に高価な半導体製造装置が使用されており、製造コストを改善できる余地がある。
そこで、近年スピンコート、印刷技術、スプレー法などの真空レスプロセスにより形成が可能といわれている有機半導体材料を用いたトランジスタ構造の研究開発が注目を集めている(例えば、特許文献1参照)。有機半導体材料を用いたトランジスタ構造は電子機器の低コスト化に有利であるため、基板上に低コストプロセスで有機トランジスタアレイを形成し、ディスプレイのバックプレーンとして応用することが検討されている。
このディスプレイのバックプレーンとしての応用では、集積化プロセスにおいて、コンタクトホールを形成する際、または有機半導体層をパターン形成する際に、フォトリソグラフィー技術が用いられている。
特開2006−114581号公報
しかし、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に、レジストが付着し、残存すると、チャネル領域とゲート絶縁膜との界面が汚染されるため、界面準位が形成されやすく、界面準位に電荷がトラップされることにより、トランジスタ特性が悪化してしまう。
上述したような課題を解決するために、本発明は、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜との界面の汚染を防止する半導体装置の製造方法を提供することを目的とする。
上述したような目的を達成するために、本発明の半導体装置の製造方法は、基板上に、ゲート配線と、ゲート絶縁膜と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、次のような工程を順次行うことを特徴としている。まず、第1工程では、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に、保護層を形成する。次に、第2工程では、保護層上を含むゲート絶縁膜上にレジストを塗布し、レジストパターンを形成する。次いで、第3工程では、レジストパターンをマスクに用いて、パターンニングを行う。そして、第3工程と同一工程またはこれより後の工程で、上記保護層を除去し、保護層が除去されたゲート絶縁膜の表面に、有機半導体層を形成する工程を行う。
このような半導体装置の製造方法によれば、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に保護層を形成することで、保護層上およびゲート絶縁膜上にレジストを塗布し、レジストパターンを形成しても、チャネル領域が接するゲート絶縁膜の表面はレジストと接触しない。その後、保護層を除去し、この保護層が除去されたゲート絶縁膜の表面に有機半導体層を形成することで、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜の界面の汚染が防止される。
以上、説明したように、本発明の半導体装置の製造方法によれば、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜との界面の汚染が防止され、清浄な状態で維持されるため、界面準位の形成が抑制され、界面準位による電荷のトラップが防止される。したがって、トランジスタの特性を向上させることが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(第1実施形態)
本発明の半導体装置の製造方法に係わる実施の形態の一例を、例えば有機ELディスプレイのバックプレーンとして用いられる2トランジスタ型の有機トランジスタアレイの製造方法を例にとり、図1〜図2の製造工程断面図によって説明する。ここで、2つのトランジスタは、ボトムゲート・ボトムコンタクト型であることとする。
まず、図1(a)に示すように、例えばガラス基板からなる基板11上に、例えば真空蒸着法により、例えばクロム(Cr)と金(Au)とをこの順に成膜し、通常のフォトリソグラフィー技術により、パターンニングすることで、ゲート配線12を形成する。この図においては、ゲート配線12と一体で形成されるゲート電極12a部分を示している。
次いで、ゲート配線12を覆う状態で、基板11上にゲート絶縁膜13を形成する。この場合には、例えばスピンコート法により、架橋材が添加されたポリビニルフェノール((Poly vinyl Phenol(PVP))からなる有機材料を塗布した後、ベークすることで、架橋を促進させて、ゲート絶縁膜13を形成する。PVPからなる有機材料の架橋が促進されることで、有機溶媒耐性が高まるため、ゲート絶縁膜13上でフォトリソグラフィー工程を行うことが可能となる。
ここで、ゲート絶縁膜13としては、上記PVP以外に、ポリスチレン、パリレン、ポリフッ化ビニリデン(Poly Vinylidine DiFluoride(PVDF))からなる有機材料または、PVPからなる有機材料膜の表面をオクタデシルトリクロロシラン(Octadecyl Tricholoro Silane(OTS))により撥水処理したもの等を用いることができる。
次に、図1(b)に示すように、例えば真空蒸着法により、ゲート絶縁膜13上に、例えばアルミニウム(Al)膜を形成した後、通常のフォトリソグラフィー技術により、Al膜をパターンニングすることで、後述する有機半導体層のチャネル領域が接するゲート絶縁膜13の表面に、保護層14を形成する。ここでは、ゲート電極12aの直上の領域に保護層14を形成する。この保護層14は、後工程で、ゲート絶縁膜13に上記ゲート配線12に達するビアホールを形成した後、ビアホールの底部に露出されるゲート配線12に対して選択的に除去されるため、少なくともゲート配線12の表面側とは異なる材質で形成されることとする。
次いで、図1(c)に示すように、保護層14を覆う状態で、ゲート絶縁膜13上に、例えばポジ型フォトレジストを塗布した後、ビアホール形成用のレジストパターン15を形成する。
続いて、図1(d)に示すように、上記レジストパターン15をマスクとして、酸素プラズマ(O2プラズマ)を用いたリアクティブイオンエッチング(Reactive Ion Etching(RIE)法により、ゲート絶縁膜13に、ゲート配線12に達するビアホール16を形成する。この際、ゲート絶縁膜13とレジストパターン15とは、どちらも有機材料で形成されるため、このエッチングにより生じる熱により、ゲート絶縁膜13におけるレジストパターン15との界面側には、レジストパターン15が固着したダメージ層Dが形成される。
次いで、図2(e)に示すように、N−メチル−2−ピロリドンを主成分とする溶媒(例えばクラリアントジャパン社製AZリムーバー)により、レジストパターン15(前記図1(d)参照)を除去することで、保護層14とゲート絶縁膜13とを露出する。
その後、図2(f)に示すように、例えばウェットエッチングにより、上記保護層14(前記図2(e)参照)を除去する。ここで、このウェットエッチングに用いるエッチャントとしては、ビアホール16の底部に露出されるゲート配線12の表面をエッチングしないものが用いられる。ここでは、エッチャントとして、例えばリン酸と酢酸と硝酸と水の混合溶液を用いたウェットエッチングにより、Alからなる保護層14を除去する。この際、ビアホール16の底部に露出されるゲート配線12の表面側のAuへのエッチングは防止される。また、PVPからなるゲート絶縁膜13は、上記混合溶液に対して耐性があるため、このウェットエッチングにより、露出されたゲート絶縁膜13の表面が損傷を受けることはない。
次に、図2(g)に示すように、例えば真空蒸着法により、上記ビアホール16を埋め込む状態で、ゲート絶縁膜13上に、Au膜を形成する。その後、通常のフォトリソグラフィー技術を用いたエッチングにより、上記Au膜をパターンニングすることで、各トランジスタのソース電極17aとドレイン電極17bとを含むソース・ドレイン配線17を形成する。これにより、一方のトランジスタのドレイン電極17bが上記ヴィアホール16を介して、他方のトランジスタのゲート配線12に接続される。なお、この図においては、ソース・ドレイン配線17のソース電極17aとドレイン電極17b部分を示している。
その後、図2(h)に示すように、例えば真空蒸着法により、ソース・ドレイン配線17を覆う状態で、ゲート絶縁膜13上に、例えばペンタセンからなる有機半導体材料を成膜することで、有機半導体層18を形成する。そして、ソース電極17aとドレイン電極17bとの間のゲート絶縁膜13上の有機半導体層18がチャネル領域18aとなる。これにより、チャネル領域18aが接するゲート絶縁膜13の表面はレジストと接触していないため、有機半導体層18のチャネル領域18aとゲート絶縁膜13との界面が清浄な状態で維持される。
この後の工程は、通常の有機ELディスプレイの製造方法と同様に行うこととする。
このような半導体装置の製造方法によれば、有機半導体層18のチャネル領域18aと接するゲート絶縁膜13の表面に保護層14を形成することで、保護層14上およびゲート絶縁膜13上にレジストを塗布し、レジストパターン15を形成しても、チャネル領域18aが接するゲート絶縁膜13の表面はレジストと接触しない。そして、その後、保護層14を除去し、この保護層14が除去されたゲート絶縁膜13の表面に有機半導体層18を形成することで、レジストの残存による有機半導体層18のチャネル領域18aとゲート絶縁膜13の界面の汚染が防止され、清浄な状態で維持される。したがって、チャネル領域18aとゲート絶縁膜13との間の界面準位の形成を抑制し、界面準位による電荷のトラップを防止することができるため、トランジスタの特性を向上させることが可能となる。
なお、上述した実施形態では、保護層14をAlで形成するとともに、保護層14をウェットエッチングにより除去する際のエッチャントとして、リン酸と酢酸と硝酸と水の混合溶液を用い、ビアホール16の底部に露出されるゲート配線12の表面側をAuで形成する例について説明した。しかし、保護層14の形成材料はAlに限定されるものではなく、上述したように、少なくともゲート配線12の表面側とは異なる無機材料で形成されればよい。このような材料としては、例えば銀(Ag)、ニッケル(Ni)、Cr、Au等の金属材料や、例えば窒化シリコン(SiNx)や酸化シリコン(SiOx)等の絶縁材料を用いることができる。上記保護層14に金属材料を用いる場合には、実施形態と同様に、例えば真空蒸着法により、ゲート絶縁膜13上に金属材料を成膜した後、パターンニングすることで、保護層14を形成する。また、保護層14に絶縁材料を用いる場合には、CVD法またはスパッタリング法により、ゲート絶縁膜13上に絶縁材料を成膜した後、パターンニングすることで、保護層14を形成する。
そして、上記保護層14をAl以外の無機材料で形成した場合には、それにともない、上記エッチャントとゲート配線12の表面側の形成材料も適宜選択される。ここで、保護層14の形成材料とエッチャントおよびゲート配線12の表面側の形成材料との組み合わせを表1に示す。
Figure 2007335773
この表に示すように、保護層14をAg、Niで形成する場合には、保護層14をAlで形成した上記実施形態と同一のエッチャントを用いることが可能であり、ゲート配線12の表面側の形成材料としては、Auの他に、Pt、Crを用いることができる。また、保護層14をAuで形成した場合には、エッチャントとしてヨウ素、ヨウ化カリウム、水の混合溶液を用い、ゲート配線12の表面側の形成材料としてPtを用いる。さらに、保護層14をCrで形成した場合には、エッチャントとして硝酸二セリウムアンモニウム、過塩素酸、水の混合溶液を用い、ゲート配線12の表面側の形成材料としてAu、Pt、Al、Niを用いる。また、保護層14をSiNx、SiOxで形成した場合には、エッチャントとしてフッ化水素アンモニウム、フッ化アンモニウム、水の混合溶液を用い、ゲート配線12の表面側の形成材料としてAu、Ptを用いる。
(第2実施形態)
本実施形態においては、レジストパターンをマスクに用いて有機半導体層をパターン形成する例について、図3の製造工程断面図を用いて説明する。なお、ゲート絶縁膜13上にソース・ドレイン配線17を形成する工程までは、第1実施形態において、図1(a)〜図2(g)を用いて説明した工程と同様に行うこととする。
まず、図3(a)に示すように、ゲート絶縁膜13上にソース・ドレイン配線17を形成した後、図3(b)に示すように、後工程で、有機半導体層のチャネル領域が接触するゲート絶縁膜13の表面に、保護層19を形成する。この場合には、例えば真空蒸着法により、ソース・ドレイン配線17を覆う状態で、ゲート絶縁膜13上に、例えばAl膜を形成した後、通常のフォトリソグラフィー技術により、ゲート電極12aの直上の領域にAlからなる保護層19を形成する。
ここで、保護層19の材質としては、第1実施形態で、図1(b)を用いて説明した保護層14と同一の材料で形成することが可能である。また、後工程で、ウェットエッチングにより、Auからなるソース・ドレイン配線17に対して選択的に保護層19を除去することから、保護層19の形成材料と、エッチャントと、ソース・ドレイン配線17の形成材料の組み合わせは、表1を用いて説明した、保護層の形成材料と、エッチャントと、ゲート配線の表面側の形成材料の組み合わせと同様に選択することが可能である。
次いで、図3(c)に示すように、保護層19が形成されたソース・ドレイン配線17上を含むゲート絶縁膜13上に、2層レジストを塗布し、保護層19上を開口するレジストパターン20を形成する。この際、上記2層レジストの下層側のレジストを現像速度の速い材質で形成することで、下層側の開口幅が段階的に広く構成されたレジストパターン20を形成する。これにより、後工程で、レジストパターン20上と開口パターン上に有機半導体材料を成膜する際、下層側の開口幅が広いため、有機半導体層が段切れし易くなる。なお、ここでは、2層レジストを用いて、下層側の開口幅が段階的に広く構成されたレジストパターン20を形成する例について説明したが、例えば単層レジストを用い、下層側に向けて開口幅が広くなる逆テーパー形状に上記レジストパターン20を形成してもよい。
続いて、図3(d)に示すように、上記レジストパターン20の開口パターン内の保護層19(前記図3(c)参照)を除去することで、ゲート絶縁膜13を露出する。
次に、図3(e)に示すように、例えば真空蒸着法により、例えばペンタセンからなる有機半導体材料を、開口パターンも含めたレジストパターン20上に成膜する。この際、有機半導体材料は、断切れし、上記保護層19(前記図3(c)参照)が除去されたゲート電極12a上を覆うゲート絶縁膜13上に有機半導体層18’がパターン形成される。そして、ソース電極17aとドレイン領域17bとの間のゲート絶縁膜13上の有機半導体層18’がチャネル領域18a’となる。これにより、チャネル領域18a’が接するゲート絶縁膜13の表面はレジストと接触していないため、有機半導体層18’のチャネル領域18a’とゲート絶縁膜13との界面が清浄な状態で維持される。
この後の工程としては、絶縁材料により、有機半導体層18’を覆う状態で、レジストパターン20の開口パターンを埋め込み、通常の有機ELディスプレイの製造方法と同様に行う。
このような半導体装置の製造方法であっても、有機半導体層18’のチャネル領域18a’と接する領域に保護層19を形成することから、第1実施形態と同様の効果を奏することができる。
なお、上述した第1実施形態および第2実施形態においては、ゲート絶縁膜13に有機材料を用いた例について説明したが、ゲート絶縁膜13の構成材料は有機材料に限定されるものではなく、SiO2等の無機材料を用いてもよい。ただし、ゲート絶縁膜13が有機材料で構成される場合、ゲート絶縁膜13上からその上層に塗布されるレジストを除去することは難しいため、レジストが残存し易い。このため、ゲート絶縁膜13が有機材料で構成される方が、本発明を好適に用いることができるため、好ましい。
また、上述した実施形態では、ボトムゲート・ボトムコンタクト型のトランジスタ構造を有する半導体装置の製造方法の例について説明したが、ボトムゲート・トップコンタクト型のトランジスタ構造を有する場合であっても適用可能である。
本発明の半導体装置の製造方法に係る第1実施形態を説明するための製造工程断面図(その1)である。 本発明の半導体装置の製造方法に係る第1実施形態を説明するための製造工程断面図(その2)である。 本発明の半導体装置の製造方法に係る第2実施形態を説明するための製造工程断面図である。
符号の説明
11…基板、12…ゲート配線、13…ゲート絶縁膜、14,19…保護層、15,20…レジストパターン、16…ビアホール、18,18’…有機半導体層、18a,18a’…チャネル領域

Claims (4)

  1. 基板上に、ゲート配線と、ゲート絶縁膜と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、
    前記有機半導体層のチャネル領域と接する前記ゲート絶縁膜の表面に、保護層を形成する第1工程と、
    前記保護層上を含む前記ゲート絶縁膜上に、レジストを塗布し、レジストパターンを形成する第2工程と、
    前記レジストパターンをマスクに用いて、パターンニングを行う第3工程とを有し、
    前記第3工程と同一工程またはこれより後の工程で、
    前記保護層を除去し、当該保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層を形成する工程を行う
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記第3工程では、前記レジストパターンをマスクに用いたエッチングにより、前記ゲート絶縁膜に前記ゲート配線に達するビアホールを形成した後、当該レジストパターンを除去する工程を行い、
    前記第3工程の後に、前記保護層を除去し、当該保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層を形成する工程を行う
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記第2工程では、前記保護層上を開口する状態で、前記レジストパターンを形成し、
    前記第3工程では、前記保護層を除去した後、前記レジストパターンをマスクとして、有機半導体材料を成膜することで、前記保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層をパターン形成する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記ゲート絶縁膜が有機材料からなり、前記保護層が無機材料からなる
    ことを特徴とする半導体装置の製造方法。
JP2006168309A 2006-06-19 2006-06-19 半導体装置の製造方法 Pending JP2007335773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006168309A JP2007335773A (ja) 2006-06-19 2006-06-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006168309A JP2007335773A (ja) 2006-06-19 2006-06-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007335773A true JP2007335773A (ja) 2007-12-27

Family

ID=38934926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168309A Pending JP2007335773A (ja) 2006-06-19 2006-06-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007335773A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板

Similar Documents

Publication Publication Date Title
US6893967B1 (en) L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials
JP4767946B2 (ja) 異なるゲート誘電体を用いたnmos及びpmosトランジスタを具備する相補型金属酸化物半導体集積回路
CN106463621B (zh) 制造有机晶体管的方法和有机晶体管
TW201133643A (en) Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
GB2495826A (en) Patterning contacts in carbon nanotube based transistor devices
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
EP3373337A1 (en) Carbon nanotube semiconductor device and preparation method therefor
US9659824B2 (en) Graphoepitaxy directed self-assembly process for semiconductor fin formation
JP5117906B2 (ja) ナノワイヤトランジスタおよびその製造方法
JP2006286719A (ja) 薄膜トランジスタの製造方法
JP5320689B2 (ja) 半導体装置の製造方法
WO2016169162A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
WO2015113368A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管
JP2007335773A (ja) 半導体装置の製造方法
US8877577B2 (en) Semiconductor device and manufacturing method thereof
US20150170923A1 (en) Feature Size Reduction in Semiconductor Devices by Selective Wet Etching
US20170345766A1 (en) Devices and methods of forming low resistivity noble metal interconnect with improved adhesion
JP4984458B2 (ja) 半導体装置
US20080233490A1 (en) Mask rework method
CN102751448B (zh) 半导体元件及其制造方法
WO2014206117A1 (zh) 降低二维晶体材料接触电阻的方法和设置
JP2005209696A (ja) 半導体装置の製造方法
JP7132131B2 (ja) 薄膜トランジスタ、その製造方法、及び電子デバイス
KR102307071B1 (ko) 배리스터 접합 어레이 소자 및 이의 제조 방법
JP2010165786A (ja) 半導体装置及びその製造方法