JP2007335773A

JP2007335773A - 半導体装置の製造方法

Info

Publication number: JP2007335773A
Application number: JP2006168309A
Authority: JP
Inventors: Makoto Noda; 真野田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-06-19
Filing date: 2006-06-19
Publication date: 2007-12-27

Abstract

【課題】本発明は、レジストの残存による有機半導体層とゲート絶縁膜との界面の汚染を防止する半導体装置の製造方法を提供する。
【解決手段】基板１１上に、ゲート配線１２と、ゲート絶縁膜１３と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、次のような工程を順次行う。まず、有機半導体層のチャネル領域と接するゲート絶縁膜１３の表面に、保護層１４を形成する。保護層１４上を含むゲート絶縁膜１３上に、レジストを塗布し、レジストパターン１５を形成する。次いで、レジストパターン１５をマスクに用いて、ゲート絶縁膜１３にゲート配線１２に達するヴィアホール１６を形成する。その後、保護層１４を除去し、保護層１４が除去されたゲート絶縁膜１３上の領域に、有機半導体層を形成する半導体装置の製造方法である。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、有機半導体層を有する有機トランジスタが設けられた半導体装置の製造方法に関する。

現在、多くの電子機器に用いられているＭＯＳ型電界効果トランジスタは、半導体層としてアモルファスシリコンまたは多結晶シリコンからなるシリコン（Ｓｉ）系材料が用いられている。これらのデバイス作製には、化学的気相成長法（Chemical Vapor Deposition；ＣＶＤ）などの真空処理室を必要とする成膜方法を用いるため、非常に高価な半導体製造装置が使用されており、製造コストを改善できる余地がある。

そこで、近年スピンコート、印刷技術、スプレー法などの真空レスプロセスにより形成が可能といわれている有機半導体材料を用いたトランジスタ構造の研究開発が注目を集めている（例えば、特許文献１参照）。有機半導体材料を用いたトランジスタ構造は電子機器の低コスト化に有利であるため、基板上に低コストプロセスで有機トランジスタアレイを形成し、ディスプレイのバックプレーンとして応用することが検討されている。

このディスプレイのバックプレーンとしての応用では、集積化プロセスにおいて、コンタクトホールを形成する際、または有機半導体層をパターン形成する際に、フォトリソグラフィー技術が用いられている。

特開２００６−１１４５８１号公報

しかし、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に、レジストが付着し、残存すると、チャネル領域とゲート絶縁膜との界面が汚染されるため、界面準位が形成されやすく、界面準位に電荷がトラップされることにより、トランジスタ特性が悪化してしまう。

上述したような課題を解決するために、本発明は、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜との界面の汚染を防止する半導体装置の製造方法を提供することを目的とする。

上述したような目的を達成するために、本発明の半導体装置の製造方法は、基板上に、ゲート配線と、ゲート絶縁膜と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、次のような工程を順次行うことを特徴としている。まず、第１工程では、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に、保護層を形成する。次に、第２工程では、保護層上を含むゲート絶縁膜上にレジストを塗布し、レジストパターンを形成する。次いで、第３工程では、レジストパターンをマスクに用いて、パターンニングを行う。そして、第３工程と同一工程またはこれより後の工程で、上記保護層を除去し、保護層が除去されたゲート絶縁膜の表面に、有機半導体層を形成する工程を行う。

このような半導体装置の製造方法によれば、有機半導体層のチャネル領域と接するゲート絶縁膜の表面に保護層を形成することで、保護層上およびゲート絶縁膜上にレジストを塗布し、レジストパターンを形成しても、チャネル領域が接するゲート絶縁膜の表面はレジストと接触しない。その後、保護層を除去し、この保護層が除去されたゲート絶縁膜の表面に有機半導体層を形成することで、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜の界面の汚染が防止される。

以上、説明したように、本発明の半導体装置の製造方法によれば、レジストの残存による有機半導体層のチャネル領域とゲート絶縁膜との界面の汚染が防止され、清浄な状態で維持されるため、界面準位の形成が抑制され、界面準位による電荷のトラップが防止される。したがって、トランジスタの特性を向上させることが可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（第１実施形態）
本発明の半導体装置の製造方法に係わる実施の形態の一例を、例えば有機ＥＬディスプレイのバックプレーンとして用いられる２トランジスタ型の有機トランジスタアレイの製造方法を例にとり、図１〜図２の製造工程断面図によって説明する。ここで、２つのトランジスタは、ボトムゲート・ボトムコンタクト型であることとする。

まず、図１（ａ）に示すように、例えばガラス基板からなる基板１１上に、例えば真空蒸着法により、例えばクロム（Ｃｒ）と金（Ａｕ）とをこの順に成膜し、通常のフォトリソグラフィー技術により、パターンニングすることで、ゲート配線１２を形成する。この図においては、ゲート配線１２と一体で形成されるゲート電極１２ａ部分を示している。

次いで、ゲート配線１２を覆う状態で、基板１１上にゲート絶縁膜１３を形成する。この場合には、例えばスピンコート法により、架橋材が添加されたポリビニルフェノール（（Poly vinyl Phenol（ＰＶＰ））からなる有機材料を塗布した後、ベークすることで、架橋を促進させて、ゲート絶縁膜１３を形成する。ＰＶＰからなる有機材料の架橋が促進されることで、有機溶媒耐性が高まるため、ゲート絶縁膜１３上でフォトリソグラフィー工程を行うことが可能となる。

ここで、ゲート絶縁膜１３としては、上記ＰＶＰ以外に、ポリスチレン、パリレン、ポリフッ化ビニリデン（Poly Vinylidine DiFluoride（ＰＶＤＦ））からなる有機材料または、ＰＶＰからなる有機材料膜の表面をオクタデシルトリクロロシラン（Octadecyl Tricholoro Silane(ＯＴＳ)）により撥水処理したもの等を用いることができる。

次に、図１（ｂ）に示すように、例えば真空蒸着法により、ゲート絶縁膜１３上に、例えばアルミニウム（Ａｌ）膜を形成した後、通常のフォトリソグラフィー技術により、Ａｌ膜をパターンニングすることで、後述する有機半導体層のチャネル領域が接するゲート絶縁膜１３の表面に、保護層１４を形成する。ここでは、ゲート電極１２ａの直上の領域に保護層１４を形成する。この保護層１４は、後工程で、ゲート絶縁膜１３に上記ゲート配線１２に達するビアホールを形成した後、ビアホールの底部に露出されるゲート配線１２に対して選択的に除去されるため、少なくともゲート配線１２の表面側とは異なる材質で形成されることとする。

次いで、図１（ｃ）に示すように、保護層１４を覆う状態で、ゲート絶縁膜１３上に、例えばポジ型フォトレジストを塗布した後、ビアホール形成用のレジストパターン１５を形成する。

続いて、図１（ｄ）に示すように、上記レジストパターン１５をマスクとして、酸素プラズマ（Ｏ₂プラズマ）を用いたリアクティブイオンエッチング（Reactive Ion Etching（ＲＩＥ）法により、ゲート絶縁膜１３に、ゲート配線１２に達するビアホール１６を形成する。この際、ゲート絶縁膜１３とレジストパターン１５とは、どちらも有機材料で形成されるため、このエッチングにより生じる熱により、ゲート絶縁膜１３におけるレジストパターン１５との界面側には、レジストパターン１５が固着したダメージ層Ｄが形成される。

次いで、図２（ｅ）に示すように、Ｎ−メチル−２−ピロリドンを主成分とする溶媒（例えばクラリアントジャパン社製ＡＺリムーバー）により、レジストパターン１５（前記図１（ｄ）参照）を除去することで、保護層１４とゲート絶縁膜１３とを露出する。

その後、図２（ｆ）に示すように、例えばウェットエッチングにより、上記保護層１４（前記図２（ｅ）参照）を除去する。ここで、このウェットエッチングに用いるエッチャントとしては、ビアホール１６の底部に露出されるゲート配線１２の表面をエッチングしないものが用いられる。ここでは、エッチャントとして、例えばリン酸と酢酸と硝酸と水の混合溶液を用いたウェットエッチングにより、Ａｌからなる保護層１４を除去する。この際、ビアホール１６の底部に露出されるゲート配線１２の表面側のＡｕへのエッチングは防止される。また、ＰＶＰからなるゲート絶縁膜１３は、上記混合溶液に対して耐性があるため、このウェットエッチングにより、露出されたゲート絶縁膜１３の表面が損傷を受けることはない。

次に、図２（ｇ）に示すように、例えば真空蒸着法により、上記ビアホール１６を埋め込む状態で、ゲート絶縁膜１３上に、Ａｕ膜を形成する。その後、通常のフォトリソグラフィー技術を用いたエッチングにより、上記Ａｕ膜をパターンニングすることで、各トランジスタのソース電極１７ａとドレイン電極１７ｂとを含むソース・ドレイン配線１７を形成する。これにより、一方のトランジスタのドレイン電極１７ｂが上記ヴィアホール１６を介して、他方のトランジスタのゲート配線１２に接続される。なお、この図においては、ソース・ドレイン配線１７のソース電極１７ａとドレイン電極１７ｂ部分を示している。

その後、図２（ｈ）に示すように、例えば真空蒸着法により、ソース・ドレイン配線１７を覆う状態で、ゲート絶縁膜１３上に、例えばペンタセンからなる有機半導体材料を成膜することで、有機半導体層１８を形成する。そして、ソース電極１７ａとドレイン電極１７ｂとの間のゲート絶縁膜１３上の有機半導体層１８がチャネル領域１８ａとなる。これにより、チャネル領域１８ａが接するゲート絶縁膜１３の表面はレジストと接触していないため、有機半導体層１８のチャネル領域１８ａとゲート絶縁膜１３との界面が清浄な状態で維持される。

この後の工程は、通常の有機ＥＬディスプレイの製造方法と同様に行うこととする。

このような半導体装置の製造方法によれば、有機半導体層１８のチャネル領域１８ａと接するゲート絶縁膜１３の表面に保護層１４を形成することで、保護層１４上およびゲート絶縁膜１３上にレジストを塗布し、レジストパターン１５を形成しても、チャネル領域１８ａが接するゲート絶縁膜１３の表面はレジストと接触しない。そして、その後、保護層１４を除去し、この保護層１４が除去されたゲート絶縁膜１３の表面に有機半導体層１８を形成することで、レジストの残存による有機半導体層１８のチャネル領域１８ａとゲート絶縁膜１３の界面の汚染が防止され、清浄な状態で維持される。したがって、チャネル領域１８ａとゲート絶縁膜１３との間の界面準位の形成を抑制し、界面準位による電荷のトラップを防止することができるため、トランジスタの特性を向上させることが可能となる。

なお、上述した実施形態では、保護層１４をＡｌで形成するとともに、保護層１４をウェットエッチングにより除去する際のエッチャントとして、リン酸と酢酸と硝酸と水の混合溶液を用い、ビアホール１６の底部に露出されるゲート配線１２の表面側をＡｕで形成する例について説明した。しかし、保護層１４の形成材料はＡｌに限定されるものではなく、上述したように、少なくともゲート配線１２の表面側とは異なる無機材料で形成されればよい。このような材料としては、例えば銀（Ａｇ）、ニッケル（Ｎｉ）、Ｃｒ、Ａｕ等の金属材料や、例えば窒化シリコン（ＳｉＮ_x）や酸化シリコン（ＳｉＯ_x）等の絶縁材料を用いることができる。上記保護層１４に金属材料を用いる場合には、実施形態と同様に、例えば真空蒸着法により、ゲート絶縁膜１３上に金属材料を成膜した後、パターンニングすることで、保護層１４を形成する。また、保護層１４に絶縁材料を用いる場合には、ＣＶＤ法またはスパッタリング法により、ゲート絶縁膜１３上に絶縁材料を成膜した後、パターンニングすることで、保護層１４を形成する。

そして、上記保護層１４をＡｌ以外の無機材料で形成した場合には、それにともない、上記エッチャントとゲート配線１２の表面側の形成材料も適宜選択される。ここで、保護層１４の形成材料とエッチャントおよびゲート配線１２の表面側の形成材料との組み合わせを表１に示す。

この表に示すように、保護層１４をＡｇ、Ｎｉで形成する場合には、保護層１４をＡｌで形成した上記実施形態と同一のエッチャントを用いることが可能であり、ゲート配線１２の表面側の形成材料としては、Ａｕの他に、Ｐｔ、Ｃｒを用いることができる。また、保護層１４をＡｕで形成した場合には、エッチャントとしてヨウ素、ヨウ化カリウム、水の混合溶液を用い、ゲート配線１２の表面側の形成材料としてＰｔを用いる。さらに、保護層１４をＣｒで形成した場合には、エッチャントとして硝酸二セリウムアンモニウム、過塩素酸、水の混合溶液を用い、ゲート配線１２の表面側の形成材料としてＡｕ、Ｐｔ、Ａｌ、Ｎｉを用いる。また、保護層１４をＳｉＮ_x、ＳｉＯ_xで形成した場合には、エッチャントとしてフッ化水素アンモニウム、フッ化アンモニウム、水の混合溶液を用い、ゲート配線１２の表面側の形成材料としてＡｕ、Ｐｔを用いる。

（第２実施形態）
本実施形態においては、レジストパターンをマスクに用いて有機半導体層をパターン形成する例について、図３の製造工程断面図を用いて説明する。なお、ゲート絶縁膜１３上にソース・ドレイン配線１７を形成する工程までは、第１実施形態において、図１（ａ）〜図２（ｇ）を用いて説明した工程と同様に行うこととする。

まず、図３（ａ）に示すように、ゲート絶縁膜１３上にソース・ドレイン配線１７を形成した後、図３（ｂ）に示すように、後工程で、有機半導体層のチャネル領域が接触するゲート絶縁膜１３の表面に、保護層１９を形成する。この場合には、例えば真空蒸着法により、ソース・ドレイン配線１７を覆う状態で、ゲート絶縁膜１３上に、例えばＡｌ膜を形成した後、通常のフォトリソグラフィー技術により、ゲート電極１２ａの直上の領域にＡｌからなる保護層１９を形成する。

ここで、保護層１９の材質としては、第１実施形態で、図１（ｂ）を用いて説明した保護層１４と同一の材料で形成することが可能である。また、後工程で、ウェットエッチングにより、Ａｕからなるソース・ドレイン配線１７に対して選択的に保護層１９を除去することから、保護層１９の形成材料と、エッチャントと、ソース・ドレイン配線１７の形成材料の組み合わせは、表１を用いて説明した、保護層の形成材料と、エッチャントと、ゲート配線の表面側の形成材料の組み合わせと同様に選択することが可能である。

次いで、図３（ｃ）に示すように、保護層１９が形成されたソース・ドレイン配線１７上を含むゲート絶縁膜１３上に、２層レジストを塗布し、保護層１９上を開口するレジストパターン２０を形成する。この際、上記２層レジストの下層側のレジストを現像速度の速い材質で形成することで、下層側の開口幅が段階的に広く構成されたレジストパターン２０を形成する。これにより、後工程で、レジストパターン２０上と開口パターン上に有機半導体材料を成膜する際、下層側の開口幅が広いため、有機半導体層が段切れし易くなる。なお、ここでは、２層レジストを用いて、下層側の開口幅が段階的に広く構成されたレジストパターン２０を形成する例について説明したが、例えば単層レジストを用い、下層側に向けて開口幅が広くなる逆テーパー形状に上記レジストパターン２０を形成してもよい。

続いて、図３（ｄ）に示すように、上記レジストパターン２０の開口パターン内の保護層１９（前記図３（ｃ）参照）を除去することで、ゲート絶縁膜１３を露出する。

次に、図３（ｅ）に示すように、例えば真空蒸着法により、例えばペンタセンからなる有機半導体材料を、開口パターンも含めたレジストパターン２０上に成膜する。この際、有機半導体材料は、断切れし、上記保護層１９（前記図３（ｃ）参照）が除去されたゲート電極１２ａ上を覆うゲート絶縁膜１３上に有機半導体層１８’がパターン形成される。そして、ソース電極１７ａとドレイン領域１７ｂとの間のゲート絶縁膜１３上の有機半導体層１８’がチャネル領域１８ａ’となる。これにより、チャネル領域１８ａ’が接するゲート絶縁膜１３の表面はレジストと接触していないため、有機半導体層１８’のチャネル領域１８ａ’とゲート絶縁膜１３との界面が清浄な状態で維持される。

この後の工程としては、絶縁材料により、有機半導体層１８’を覆う状態で、レジストパターン２０の開口パターンを埋め込み、通常の有機ＥＬディスプレイの製造方法と同様に行う。

このような半導体装置の製造方法であっても、有機半導体層１８’のチャネル領域１８ａ’と接する領域に保護層１９を形成することから、第１実施形態と同様の効果を奏することができる。

なお、上述した第１実施形態および第２実施形態においては、ゲート絶縁膜１３に有機材料を用いた例について説明したが、ゲート絶縁膜１３の構成材料は有機材料に限定されるものではなく、ＳｉＯ₂等の無機材料を用いてもよい。ただし、ゲート絶縁膜１３が有機材料で構成される場合、ゲート絶縁膜１３上からその上層に塗布されるレジストを除去することは難しいため、レジストが残存し易い。このため、ゲート絶縁膜１３が有機材料で構成される方が、本発明を好適に用いることができるため、好ましい。

また、上述した実施形態では、ボトムゲート・ボトムコンタクト型のトランジスタ構造を有する半導体装置の製造方法の例について説明したが、ボトムゲート・トップコンタクト型のトランジスタ構造を有する場合であっても適用可能である。

本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である。

符号の説明

１１…基板、１２…ゲート配線、１３…ゲート絶縁膜、１４，１９…保護層、１５，２０…レジストパターン、１６…ビアホール、１８，１８’…有機半導体層、１８ａ，１８ａ’…チャネル領域

Claims

基板上に、ゲート配線と、ゲート絶縁膜と、有機半導体層とをこの順に積層してなる有機トランジスタを有する半導体装置の製造方法において、
前記有機半導体層のチャネル領域と接する前記ゲート絶縁膜の表面に、保護層を形成する第１工程と、
前記保護層上を含む前記ゲート絶縁膜上に、レジストを塗布し、レジストパターンを形成する第２工程と、
前記レジストパターンをマスクに用いて、パターンニングを行う第３工程とを有し、
前記第３工程と同一工程またはこれより後の工程で、
前記保護層を除去し、当該保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層を形成する工程を行う
ことを特徴とする半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記第３工程では、前記レジストパターンをマスクに用いたエッチングにより、前記ゲート絶縁膜に前記ゲート配線に達するビアホールを形成した後、当該レジストパターンを除去する工程を行い、
前記第３工程の後に、前記保護層を除去し、当該保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層を形成する工程を行う
ことを特徴とする半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記保護層上を開口する状態で、前記レジストパターンを形成し、
前記第３工程では、前記保護層を除去した後、前記レジストパターンをマスクとして、有機半導体材料を成膜することで、前記保護層が除去された前記ゲート絶縁膜の表面に、前記有機半導体層をパターン形成する
ことを特徴とする半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記ゲート絶縁膜が有機材料からなり、前記保護層が無機材料からなる
ことを特徴とする半導体装置の製造方法。