CN102751448B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN102751448B
CN102751448B CN201210253439.6A CN201210253439A CN102751448B CN 102751448 B CN102751448 B CN 102751448B CN 201210253439 A CN201210253439 A CN 201210253439A CN 102751448 B CN102751448 B CN 102751448B
Authority
CN
China
Prior art keywords
insulating barrier
opening
drain electrode
patterning
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210253439.6A
Other languages
English (en)
Other versions
CN102751448A (zh
Inventor
梁育馨
林暐翔
朱书纬
萧祥志
刘景洋
刘思呈
黄志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102751448A publication Critical patent/CN102751448A/zh
Application granted granted Critical
Publication of CN102751448B publication Critical patent/CN102751448B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种半导体元件及其制造方法。在基板上形成栅极。在栅极上方或下方形成源极与漏极。形成第一绝缘层,以覆盖源极与漏极。在源极与漏极之间形成半导体层。图案化第一绝缘层,以至少覆盖漏极。在图案化第一绝缘层上形成第二绝缘层。对第二绝缘层进行蚀刻制作工艺,以形成暴露出图案化第一绝缘层且位于漏极上方的第二开口,其中第二绝缘层/图案化第一绝缘层的蚀刻选择比大于1。经由第二开口,对图案化第一绝缘层进行湿式蚀刻制作工艺,以形成与第二开口连通且暴露出漏极的第一开口。形成经由第一开口及第二开口与漏极电连接的像素电极。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种元件及其制造方法,且特别是涉及一种半导体元件及其制造方法。
背景技术
由于有机薄膜晶体管(organic thin-film transistor,OTFT)具轻薄、可挠性(flexibility)、制作工艺温度低等优点与特性,因此已广泛地应用于液晶显示器、有机发光显示器、电泳显示器等装置中。
在有机薄膜晶体管制作技术中,为了兼顾良好的电荷注入能力与成本考量,通常会以银来制作源极及漏极,且于覆盖源极与漏极的保护层中形成暴露源极及漏极的接触窗。然而,目前用以形成接触窗的蚀刻气体通常含有诸如氧、硫、氟或氯等可能使银被氧化的组份,导致源极及漏极的特性受到影响。
发明内容
本发明的目的在于提供一种半导体元件,其具有良好的元件特性。
本发明另一目的在于提供一种半导体元件的制造方法,使得半导体元件具有良好的元件特性。
为达上述目的,本发明提出一种半导体元件,其包括基板、栅极、源极与漏极、半导体层、图案化第一绝缘层、第二绝缘层以及像素电极。栅极配置于基板上。源极与漏极配置于栅极上方或栅极下方。半导体层位于栅极以及源极与漏极之间。图案化第一绝缘层配置于漏极上且具有暴露出漏极的第一开口。第二绝缘层覆盖源极、漏极以及图案化第一绝缘层,且具有第二开口,第二开口与第一开口连通且暴露出漏极。像素电极配置于第一开口与第二开口中,以电连接漏极。
本发明提出一种半导体元件的制造方法。在基板上形成栅极。在栅极上方或下方形成源极与漏极。在基板上形成第一绝缘层,以覆盖源极与漏极。形成半导体层,位于栅极以及源极与漏极之间。图案化第一绝缘层,以形成图案化第一绝缘层,图案化第一绝缘层至少覆盖漏极。于图案化第一绝缘层上形成第二绝缘层,第二绝缘层覆盖图案化第一绝缘层、半导体层、源极以及漏极。对第二绝缘层进行蚀刻制作工艺,以形成第二开口,第二开口暴露出图案化第一绝缘层且位于漏极上方,其中第二绝缘层相对图案化第一绝缘层(第二绝缘层/图案化第一绝缘层)的蚀刻选择比大于1。经由第二开口,对图案化第一绝缘层进行湿式蚀刻制作工艺,以形成与第二开口连通的第一开口,其中第一开口暴露出漏极。形成像素电极,像素电极经由第一开口及第二开口与漏极电连接。
基于上述,在本发明的半导体元件中,漏极上依序配置有图案化第一绝缘层与第二绝缘层,以及图案化第一绝缘层与第二绝缘层中分别具有暴露出漏极的第一开口与第二开口。在本发明的半导体元件的制造方法中,先以蚀刻制作工艺于第二绝缘层中形成第二开口,再以湿式蚀刻制作工艺于图案化第一绝缘层中形成第一开口。如此一来,在形成第二开口时,图案化第一绝缘层能保护漏极免于受到蚀刻制作工艺的破坏。因此,半导体元件具有良好的元件特性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A至图1H是本发明一实施例的半导体元件的制造方法的流程剖面示意图;
图2是本发明一实施例的半导体元件的剖面示意图;
图3A至图3H是本发明一实施例的半导体元件的制造方法的流程剖面示意图。
主要元件符号说明
100、100a、100b:半导体元件
102:基板
110:栅极
112、140、142、142a、150:绝缘层
114、144、152:开口
120:源极
122:漏极
130:半导体层
160:涂布层
162:像素电极
EP:蚀刻制作工艺
WEP:湿式蚀刻制作工艺
具体实施方式
图1A至图1H是根据本发明一实施例的半导体元件的制造方法的流程剖面示意图。请参照图1A,首先,在基板102上形成栅极110。在本实施例中,基板102例如是玻璃基板、石英基板、硅晶片等硬质基板或是类似塑胶基板或金属薄膜等可挠式基板。栅极110例如是单层或多层堆叠的导电材料,导电材料可以选自由铜(Cu)、钼(Mo)、钛(Ti)、铝(Al)、钨(W)、银(Ag)、金(Au)及其合金所组成的族群中的至少一者。栅极110可通过形成导体层以及对导体层进行光刻及蚀刻制作工艺来图案化导体层而制作。形成导体层的方法可以是沉积制作工艺、溅镀制作工艺或其他制作工艺。
接着,在栅极110上方形成第三绝缘层112。第三绝缘层112例如是闸绝缘层。第三绝缘层112的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料,其形成方法例如是涂布法或化学气相沉积法。
请参照图1B,然后,在栅极110上方形成源极120与漏极122。在本实施例中,源极120与漏极122的材料例如是包括银、银、铝、铜、镁或上述的合金,其中上述金属在其合金材料中例如是占总量的50%以上。源极120与漏极122的形成方法例如是包括沉积制作工艺与图案化制作工艺。其中,沉积制作工艺可以是物理气相沉积制作工艺、化学气相沉积制作工艺或其他合适的沉积制作工艺。
接着,形成半导体层130,位于栅极110以及源极120与漏极122之间。半导体层130的材料例如是聚噻吩(polythiophens)、聚苯胺(polyanilines)、聚乙炔(polyacetylenes)、聚噻吩乙炔(poly(thienylene vinylene)s)、聚(对苯乙炔)(poly(phenylene vinvlene)s)、五苯(pentacece)、铜酞菁(copperphthalocyanine)等有机半导体材料,或上述的组合,亦或其他适合的半导体材料。半导体层130的形成方法例如是包括涂布制作工艺与图案化制作工艺。
请参照图1C,而后,在基板102上形成第一绝缘层140,以覆盖源极120与漏极122。第一绝缘层140的材料例如是包括氟系材料,其可以是全部氟化材料(fully fluorinated material)或部分氟化材料(partially fluorinatedmaterial)。氟系材料例如是乙烯四氟乙烯共聚物(ethylene-tetrafluoroethylene,ETFE)、氟化乙烯丙烯共聚物(fluorinated ethylene propylene,FEP)、聚偏二氟乙烯共聚物(poly(vinylidene fluoride),PVDF)、聚氟乙烯共聚物(polyvinylfluoride,PVF)、乙烯-氯代三氟乙烯共聚物(ethylene chlorotrifluoroethylene,ECTFE)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、过氟烷氧基化物(PFA,perfluoro(alkoxy alkane))或其他氟系材料。第一绝缘层140的形成方法例如是涂布法。第一绝缘层140的厚度例如是介于10nm至3um。
请参照图1D,接着,图案化第一绝缘层140,以形成图案化第一绝缘层142,图案化第一绝缘层142至少覆盖漏极122。对第一绝缘层140进行图案化的方法例如是湿式蚀刻制作工艺,诸如使用乙基九氟丁基醚(ethylnonafluorobutyl ether)等氟系溶剂。在本实施例中,图案化第一绝缘层142例如是覆盖漏极122但未覆盖半导体层130。
然后,在图案化第一绝缘层142上形成第二绝缘层150,第二绝缘层150覆盖图案化第一绝缘层142、半导体层130、源极120以及漏极122。第二绝缘层150的材料例如是包括有机材料,诸如聚酰胺(polyamide)、聚酯(polyester)、聚酰亚胺(polyimide)、聚氨酯(polyurethane)、聚硅氧烷(polysiloxane)、其组合或其他适合的有机材料。第二绝缘层150的形成方法例如是涂布法。第二绝缘层150的厚度例如是介于1um至4um。
请参照图1E,接着,对第二绝缘层150进行蚀刻制作工艺EP,以形成第二开口152,第二开口152暴露出图案化第一绝缘层142且位于漏极122上方,其中第二绝缘层150相对图案化第一绝缘层142(第二绝缘层150/图案化第一绝缘层142)的蚀刻选择比大于1。在本实施例中,蚀刻制作工艺EP例如是干式蚀刻制作工艺或湿式蚀刻制作工艺。干式蚀刻制作工艺例如是使用含有诸如氧、硫、氟或氯等组份的蚀刻气体,湿式蚀刻制作工艺例如是使用醇类、酯类、醚类、酮类、芳香烃类或其他合适的蚀刻剂。在一实施例中,若第二绝缘层和第一绝缘层都是使用湿式蚀刻制作工艺,两者的蚀刻剂可以不同。特别说明的是,图1E中省略绘示配置于第二绝缘层150上的图案化掩模层,但所属领域具有通常知识者可以轻易理解,是以图案化掩模层为掩模对第二绝缘层150进行蚀刻制作工艺EP,以形成第二开口152。由于第二绝缘层150相对图案化第一绝缘层142(第二绝缘层/图案化第一绝缘层)的蚀刻选择比大于1,因此蚀刻制作工艺EP例如是会以图案化第一绝缘层142的顶部为蚀刻终止层,或者是仅移除部分图案化第一绝缘层142的顶部。换言之,图案化第一绝缘层142能保护漏极122免于与蚀刻制作工艺EP中使用的蚀刻剂接触而受到破坏。
请参照图1F,然后,经由第二开口152,对图案化第一绝缘层142进行湿式蚀刻制作工艺WEP,以形成与第二开口152连通的第一开口144,其中第一开口144暴露出漏极122。在本实施例中,湿式蚀刻制作工艺WEP例如是使用乙基九氟丁基醚等氟系溶剂。特别说明的是,图1F中省略绘示配置于图案化第一绝缘层142上的图案化掩模层,但所属领域具有通常知识者可以轻易理解,是以图案化掩模层为掩模对图案化第一绝缘层142进行蚀刻制作工艺EP,以形成第一开口144。
请参照图1G与图1H,形成像素电极162,像素电极162经由第一开口144及第二开口152与漏极122电连接,以大致完成半导体元件100的制作。在本实施例中,像素电极162例如是填满第一开口144与第二开口152。在本实施例中,首先,如图1G所示,像素电极162的形成方法包括提供涂布溶液,涂布溶液包括金属纳米结构与溶剂,然后将涂布溶液涂布于第二绝缘层150上,以形成涂布层160。在本实施例中,金属纳米结构包括金属纳米线、金属纳米管、金属纳米颗粒或是其组合。金属纳米线例如是银金属纳米线或其他金属纳米线等。溶剂例如是包括水(water)、乙醇(ethanol)、或丙二醇甲醚醋酸酯(PGMEA)。涂布层160例如是会填满第一开口144与第二开口152。接着,如图1H所示,移除涂布层160中的溶剂,以及对涂布层160进行图案化,以形成像素电极162。然而,本发明不限于此,在一实施例中(未绘示),还包括于像素电极162上形成诸如由铟锡氧化物构成的透明导电层。此外,在另一实施例中,像素电极162也可以是包括透明导电层与金属纳米结构的复合层。特别一提的是,虽然在本实施例中是以涂布金属纳米结构来形成像素电极162为例,但在其他实施例中,像素电极162也可以通过网印法、喷墨法或传统使用的沉积制作工艺与蚀刻制作工艺制作。
在本实施例中,半导体元件100例如是底栅极型(bottom gate)的薄膜晶体管。半导体元件100包括基板102、栅极110、源极120与漏极122、半导体层130、图案化第一绝缘层142、第二绝缘层150以及像素电极162。栅极110配置于基板102上。源极120与漏极122例如是配置于栅极110上方。半导体层130位于栅极110以及源极120与漏极122之间。图案化第一绝缘层142配置于漏极122上且具有暴露出漏极122的第一开口144。第二绝缘层150覆盖源极120、漏极122以及图案化第一绝缘层142,且具有第二开口152,第二开口152与第一开口144连通且暴露出漏极122。像素电极162配置于第一开口144与第二开口152中,以电连接漏极122。在本实施例中,像素电极162例如是填满第一开口144与第二开口152。在本实施例中,半导体元件100更包括第三绝缘层112,配置于基板102上且覆盖栅极110,其位于栅极110以及源极120与漏极122之间。
特别一提的是,在本实施例中,是以图案化第一绝缘层142覆盖漏极122但未覆盖半导体层130为例,但本发明不限于此。在另一实施例中,如图2所示的半导体元件100a,图案化第一绝缘层142a例如是更覆盖半导体层130。如此一来,图案化第一绝缘层142a可以同时保护漏极122与半导体层130,以避免半导体层130受到后续制作工艺中的蚀刻剂等破坏,进而提升半导体元件100a的元件特性。由于半导体元件100a的制造方法与半导体元件100的制造方法大致相同,其不同处仅在于将第一绝缘层140图案化为覆盖漏极122与半导体层130,因此可参照前一实施例中所述,于此不赘述。
在上述的实施例中,以图案化第一绝缘层142、142a包覆漏极122后,依序以蚀刻制作工艺EP于第二绝缘层150中形成第二开口152,以及以湿式蚀刻制作工艺WEP于图案化第一绝缘层142、142a中形成第一开口144,其中第一开口144与第二开口152暴露出漏极122。也就是说,以两阶段的方式来形成暴露出漏极122的通孔。其中,在形成第二开口152时,图案化第一绝缘层142、142a可防止用以蚀刻第二绝缘层150的蚀刻剂与漏极122接触,进而避免漏极122受到氧化等伤害。特别是,由于第二绝缘层150相对图案化第一绝缘层142、142a(第二绝缘层150/图案化第一绝缘层142、142a)的蚀刻选择比大于1,因此可以确保漏极122能被图案化第一绝缘层142、142a包覆而不会暴露于蚀刻制作工艺EP中。另一方面,湿式蚀刻制作工艺WEP几乎不会蚀刻漏极122。因此,通过上述两阶段方式形成暴露出漏极122的第一开口144与第二开口152后,漏极122能保持完整的结构与良好的特性。如此一来,半导体元件100、100a能具有良好的元件特性。另一方面,由于像素电极162可以直接经由第一开口144与第二开口152与漏极122电连接,而不需额外形成用以电连接像素电极162的浮置焊垫(floating pad),因此以本实施例的半导体元件的制作方法形成的薄膜晶体管具有较佳的开口率与存储电容。
在上述的实施例中是以制作诸如底栅极型的半导体元件为例,接下来将说明制作顶栅极型的半导体元件。图3A至图3H是根据本发明一实施例的半导体元件的制造方法的流程剖面示意图。由于本实施例的半导体元件的构件及构件的材料与形成方法与前一实施例相似,因此以下针对不同处进行说明,其余部分可参照前一实施例中所述,于此不赘述。请参照图3A,首先,于基板102上形成源极120与漏极122。在本实施例中,源极120与漏极122的材料例如是包括银、银、铝、铜、镁或上述的合金,其中上述金属在其合金材料中例如是占总量的50%以上。
请参照图3B,接着,形成半导体层130,位于源极120与漏极122之间。
请参照图3C,然后,于基板102上形成第一绝缘层140,以覆盖源极120与漏极122。第一绝缘层140的材料例如是包括氟系材料,其可以是全部氟化材料或部分氟化材料。氟系材料例如是乙烯四氟乙烯共聚物、氟化乙烯丙烯共聚物、聚偏二氟乙烯共聚物、聚氟乙烯共聚物、乙烯-氯代三氟乙烯共聚物、聚四氟乙烯、过氟烷氧基化物或其他氟系材料。第一绝缘层140的形成方法例如是涂布法。第一绝缘层140的厚度例如是介于10nm至3um。
请参照图3D,接着,图案化第一绝缘层140,以形成图案化第一绝缘层142,图案化第一绝缘层142至少覆盖漏极122。对第一绝缘层140进行图案化的方法例如是湿式蚀刻制作工艺,诸如使用乙基九氟丁基醚等氟系溶剂。在本实施例中,图案化第一绝缘层142例如是覆盖部分漏极122,其中该部分漏极122为漏极122中待暴露的部分。特别一提的是,在一实施例中,可以将第一绝缘层142图案化成覆盖漏极122与半导体层130,以同时保护漏极122与半导体层130。
然后,于图案化第一绝缘层142上形成第二绝缘层150,第二绝缘层150覆盖图案化第一绝缘层142、半导体层130、源极120以及漏极122。第二绝缘层150的材料例如是包括有机材料,诸如聚酰胺、聚酯、聚酰亚胺、聚氨酯、聚硅氧烷、其组合或其他适合的有机材料。第二绝缘层150的形成方法例如是涂布法。第二绝缘层150的厚度例如是介于1um至4um。
请参照图3E,接着,于源极120与漏极122上方形成栅极110。栅极110可通过形成导体层以及对导体层进行光刻及蚀刻制作工艺来图案化导体层而制作。
而后,形成具有第三开口114的第三绝缘层112,其中源极120与漏极122配置于栅极110下方,第三绝缘层112覆盖栅极110以及第二绝缘层150,以及第三开口114暴露出漏极122上方的第二绝缘层150。第三绝缘层112例如是保护层。第三绝缘层112的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料,其形成方法例如是涂布法或化学气相沉积法。
请参照图3F,接着,对第二绝缘层150进行蚀刻制作工艺EP,以形成第二开口152,第二开口152暴露出图案化第一绝缘层142且位于漏极122上方,其中第二绝缘层150相对图案化第一绝缘层142(第二绝缘层150/图案化第一绝缘层142)的蚀刻选择比大于1。在本实施例中,第二开口152例如是与第三开口114连通。蚀刻制作工艺EP例如是干式蚀刻制作工艺或湿式蚀刻制作工艺。干式蚀刻制作工艺例如是使用含有诸如氧、硫、氟或氯等组份的蚀刻气体,湿式蚀刻制作工艺例如是使用醇类、酯类、醚类、酮类、芳香烃类或其他合适的蚀刻剂。在一实施例中,若第二绝缘层和第一绝缘层都是使用湿式蚀刻制作工艺,两者的蚀刻剂可以不同。由于第二绝缘层150相对图案化第一绝缘层142(第二绝缘层150/图案化第一绝缘层142)的蚀刻选择比大于1,因此蚀刻制作工艺EP例如是会以图案化第一绝缘层142的顶部为蚀刻终止层,或者是仅移除部分图案化第一绝缘层142的顶部。换言之,图案化第一绝缘层142能保护漏极122免于与蚀刻制作工艺EP中使用的蚀刻剂接触而受到破坏。特别一提的是,在一实施例中,通过适当地选择第二绝缘层150与第三绝缘层112的材料,也有可能通过蚀刻制作工艺EP依序于第三绝缘层112与第二绝缘层150中形成第三开口114与第二开口152。
请参照图3G,然后,经由第三开口114与第二开口152,对图案化第一绝缘层142进行湿式蚀刻制作工艺WEP,以形成与第二开口152连通的第一开口144,其中第一开口144暴露出漏极122。在本实施例中,湿式蚀刻制作工艺WEP例如是使用乙基九氟丁基醚等氟系溶剂。
请参照图3H,接着,形成像素电极162,像素电极162经由第一开口144、第二开口152以及第三开口114与漏极122电连接,以大致完成半导体元件100b的制作。在本实施例中,像素电极162例如是配置于第三绝缘层112上,且填满第一开口144、第二开口152以及第三开口114。第三像素电极162的形成方法可以是金属纳米结构涂布法、网印法、喷墨法或传统使用的沉积制作工艺与蚀刻制作工艺。
在本实施例中,半导体元件100b例如是顶栅极型(top gate)的薄膜晶体管。半导体元件100b包括基板102、源极120与漏极122、半导体层130、图案化第一绝缘层142、第二绝缘层150、栅极110以及像素电极162。栅极110配置于基板102上。源极120与漏极122例如是配置于栅极110下方。半导体层130位于栅极110以及源极120与漏极122之间。图案化第一绝缘层142配置于漏极122上且具有暴露出漏极122的第一开口144。第二绝缘层150覆盖源极120、漏极122以及图案化第一绝缘层142,且具有第二开口152,第二开口152与第一开口144连通且暴露出漏极122。在本实施例中,半导体元件100b例如是还包括第三绝缘层112,配置于盖栅极110上方且具有第三开口114。第三开口114与第二开口152连通。像素电极162配置于第一开口144与第二开口152中,以及像素电极162更配置于第三开口114中,以电连接漏极122。在本实施例中,像素电极162例如是填满第一开口144、第二开口152以及第三开口114。
在上述的实施例中,以图案化第一绝缘层142包覆漏极122后,依序于第三绝缘层112中形成第三开口114,以蚀刻制作工艺EP于第二绝缘层150中形成第二开口152,以及以湿式蚀刻制作工艺WEP于图案化第一绝缘层142中形成第一开口144,其中第一开口144、第二开口152以及第三开口114暴露出漏极122。其中,在形成第二开口152时,图案化第一绝缘层142可防止用以蚀刻第二绝缘层150的蚀刻剂与漏极122接触,进而避免漏极122受到氧化等伤害。特别是,由于第二绝缘层150相对图案化第一绝缘层142(第二绝缘层150/图案化第一绝缘层142)的蚀刻选择比大于1,因此可以确保漏极122能被图案化第一绝缘层142包覆而不会暴露于蚀刻制作工艺EP中。另一方面,湿式蚀刻制作工艺WEP几乎不会蚀刻漏极122。因此,通过上述方式形成暴露出漏极122的第一开口144与第二开口152后,漏极122仍能保持完整的结构与良好的特性。如此一来,半导体元件100b能具有良好的元件特性。另一方面,由于像素电极162可以直接经由第一开口144、第二开口152以及第三开口114与漏极122电连接,而不需额外形成用以电连接像素电极162的浮置焊垫,因此以本实施例的半导体元件的制作方法形成的薄膜晶体管具有较佳的开口率与存储电容。
综上所述,在本发明的半导体元件的制造方法中,以图案化第一绝缘层包覆漏极后,依序以蚀刻制作工艺于第二绝缘层中形成暴露漏极上方的图案化第一绝缘层的第二开口,以及以湿式蚀刻制作工艺于图案化第一绝缘层中形成暴露出漏极的第一开口。也就是说,以两阶段的方式来形成暴露出漏极的通孔。通过适当地选择图案化第一绝缘层与第二绝缘层的材料,在对第二绝缘层进行蚀刻制作工艺以形成第二开口时,图案化第一绝缘层能保护漏极免于受到蚀刻制作工艺的破坏。特别是,图案化第一绝缘层能有效地保护以银制作的漏极被干式蚀刻制作工艺中的氧、硫、氟或氯等组份氧化,以避免漏极的特性受到影响。因此,半导体元件具有良好的元件特性。此外,由于本发明的半导体元件的制造方法能轻易地与现有的半导体元件制作工艺结合,而无需额外添购设备或大幅的改变半导体元件制作工艺,因此不会导致半导体元件的制作成本大幅增加,且能使得半导体元件具有较佳的良率。
虽然已结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (20)

1.一种半导体元件,包括:
基板;
栅极,配置于该基板上;
源极与一漏极,配置于该栅极上方或该栅极下方;
半导体层,位于该栅极以及该源极与该漏极之间;
图案化第一绝缘层,配置于该漏极的一部分上且具有暴露出该漏极的一第一开口,其中该图案化第一绝缘层的材料包括氟系材料;
第二绝缘层,覆盖该源极、该漏极的部分上表面以及该图案化第一绝缘层的上表面以及侧面,且具有一第二开口,该第二开口与该第一开口连通且暴露出该漏极;以及
像素电极,配置于该第一开口与该第二开口中,以电连接该漏极。
2.如权利要求1所述的半导体元件,其中该第二绝缘层的材料包括有机材料。
3.如权利要求1所述的半导体元件,其中该漏极的材料包括银、铝、铜、镁或上述的合金。
4.如权利要求1所述的半导体元件,其中该图案化第一绝缘层还覆盖该半导体层。
5.如权利要求1所述的半导体元件,其中该像素电极填满该第一开口与该第二开口。
6.如权利要求1所述的半导体元件,其中该像素电极的材料包括金属纳米线、金属纳米管、金属纳米颗粒或是其组合。
7.如权利要求1所述的半导体元件,还包括第三绝缘层,其配置于该基板上且覆盖该栅极。
8.如权利要求7所述的半导体元件,其中该源极与该漏极配置于该栅极上方,且该第三绝缘层位于该栅极以及该源极与该漏极之间。
9.如权利要求7所述的半导体元件,其中该源极与该漏极配置于该栅极下方,该第三绝缘层配置于该栅极上方且具有第三开口。
10.如权利要求9所述的半导体元件,其中该第三开口与该第二开口连通,以及该像素电极还配置于该第三开口中。
11.一种半导体元件的制造方法,包括:
在一基板上形成一栅极;
在该栅极上方或下方形成一源极与一漏极;
形成一半导体层,位于该栅极以及该源极与该漏极之间;
在该基板上形成一第一绝缘层,以覆盖该源极与该漏极;
图案化该第一绝缘层,以形成一图案化第一绝缘层,该图案化第一绝缘层覆盖该漏极的一部分;
在该图案化第一绝缘层上形成一第二绝缘层,该第二绝缘层覆盖该图案化第一绝缘层的上表面以及侧面、该半导体层、该源极以及该漏极的部分上表面;
对该第二绝缘层进行一蚀刻制作工艺,以形成一第二开口,该第二开口暴露出该图案化第一绝缘层且位于该漏极上方,其中该第二绝缘层/该图案化第一绝缘层的蚀刻选择比大于1;
经由该第二开口,对该图案化第一绝缘层进行一湿式蚀刻制作工艺,以形成与该第二开口连通的一第一开口,其中该第一开口暴露出该漏极;以及
形成一像素电极,该像素电极经由该第一开口及该第二开口与该漏极电连接。
12.如权利要求11所述的半导体元件的制造方法,其中该图案化第一绝缘层的材料包括氟系材料。
13.如权利要求11所述的半导体元件的制造方法,其中该第二绝缘层的材料包括有机材料。
14.如权利要求11所述的半导体元件的制造方法,其中该漏极的材料包括银、银、铝、铜、镁或上述的合金。
15.如权利要求11所述的半导体元件的制造方法,其中该图案化第一绝缘层还覆盖该半导体层。
16.如权利要求11所述的半导体元件的制造方法,其中该像素电极的形成方法包括:
提供一涂布溶液,该涂布溶液包括金属纳米结构与溶剂;
将该涂布溶液涂布于该第二绝缘层上,以形成一涂布层;
移除该涂布层中的该溶剂;以及
对该涂布层进行图案化,以形成该像素电极。
17.如权利要求16所述的半导体元件的制造方法,还包括于该像素电极上形成一透明导电层。
18.如权利要求11所述的半导体元件的制造方法,其中该像素电极填满该第一开口与该第二开口。
19.如权利要求11所述的半导体元件的制造方法,还包括形成第三绝缘层,其中该源极与该漏极配置于该栅极上方,且该第三绝缘层位于该源极与该漏极以及该栅极之间。
20.如权利要求11所述的半导体元件的制造方法,还包括形成具有第三开口的第三绝缘层,其中该源极与该漏极配置于该栅极下方,该第三绝缘层覆盖该栅极以及该第二绝缘层,以及该第三开口与该第二开口连通。
CN201210253439.6A 2012-05-31 2012-07-20 半导体元件及其制造方法 Expired - Fee Related CN102751448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101119597 2012-05-31
TW101119597A TWI493631B (zh) 2012-05-31 2012-05-31 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
CN102751448A CN102751448A (zh) 2012-10-24
CN102751448B true CN102751448B (zh) 2015-06-03

Family

ID=47031460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210253439.6A Expired - Fee Related CN102751448B (zh) 2012-05-31 2012-07-20 半导体元件及其制造方法

Country Status (2)

Country Link
CN (1) CN102751448B (zh)
TW (1) TWI493631B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097833B (zh) * 2015-07-06 2018-03-13 武汉华星光电技术有限公司 显示器及其显示面板
CN109493734B (zh) * 2018-10-26 2020-09-08 深圳市华星光电半导体显示技术有限公司 像素电极的制作方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045885A1 (en) * 2003-08-28 2005-03-03 Kim Bo Sung Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
CN100445852C (zh) * 2004-08-30 2008-12-24 乐金显示有限公司 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
CN100568572C (zh) * 2004-11-10 2009-12-09 三星移动显示器株式会社 有机薄膜晶体管,其制造方法以及具有该晶体管的平板显示器
CN102224580A (zh) * 2008-11-28 2011-10-19 索尼公司 薄膜晶体管制造方法、薄膜晶体管以及电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336412B (en) * 2005-11-10 2011-01-21 Au Optronics Corp Transflective pixel structure and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045885A1 (en) * 2003-08-28 2005-03-03 Kim Bo Sung Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
CN100445852C (zh) * 2004-08-30 2008-12-24 乐金显示有限公司 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
CN100568572C (zh) * 2004-11-10 2009-12-09 三星移动显示器株式会社 有机薄膜晶体管,其制造方法以及具有该晶体管的平板显示器
CN102224580A (zh) * 2008-11-28 2011-10-19 索尼公司 薄膜晶体管制造方法、薄膜晶体管以及电子装置

Also Published As

Publication number Publication date
CN102751448A (zh) 2012-10-24
TW201349352A (zh) 2013-12-01
TWI493631B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5149464B2 (ja) コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
CN102224580B (zh) 薄膜晶体管制造方法、薄膜晶体管以及电子装置
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US10784330B2 (en) Organic thin film transistor array substrate in which data line, source, drain and pixel electrode are formed by one photo mask, manufacture method thereof, and display device
KR20150043803A (ko) 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
TWI544633B (zh) 半導體元件及其製作方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR101922915B1 (ko) 평판표시장치용 어레이기판 및 이의 제조방법
CN102903674B (zh) 显示面板及其制作方法
CN212010934U (zh) 阵列基板及显示面板
JP5988564B2 (ja) 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ
CN102751448B (zh) 半导体元件及其制造方法
CN102290440A (zh) 晶体管及其制造方法
CN103676377B (zh) 阵列基板及其制造方法、显示装置
WO2010092891A1 (ja) 有機半導体素子、及びその製造方法
JP2009117620A (ja) 画像読取装置およびその製造方法
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
KR20130089419A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP2012109561A (ja) 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ
WO2014208442A1 (ja) 薄膜トランジスタ
TWI459447B (zh) 顯示面板及其製作方法
TWI409883B (zh) 圖案化金屬層之方法以及利用其之半導體元件製造方法
JP2006253682A (ja) 有機薄膜トランジスタ表示パネル及びその製造方法
JP4984458B2 (ja) 半導体装置
JP5422972B2 (ja) 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20200720

CF01 Termination of patent right due to non-payment of annual fee