CN106463621B - 制造有机晶体管的方法和有机晶体管 - Google Patents

制造有机晶体管的方法和有机晶体管 Download PDF

Info

Publication number
CN106463621B
CN106463621B CN201580023349.XA CN201580023349A CN106463621B CN 106463621 B CN106463621 B CN 106463621B CN 201580023349 A CN201580023349 A CN 201580023349A CN 106463621 B CN106463621 B CN 106463621B
Authority
CN
China
Prior art keywords
electrode
layer
insulator
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580023349.XA
Other languages
English (en)
Other versions
CN106463621A (zh
Inventor
汉斯·克勒曼
扬·布洛赫维茨-尼莫特
格雷戈尔·施瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NovaLED GmbH
Original Assignee
NovaLED GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NovaLED GmbH filed Critical NovaLED GmbH
Publication of CN106463621A publication Critical patent/CN106463621A/zh
Application granted granted Critical
Publication of CN106463621B publication Critical patent/CN106463621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种制造有机晶体管的方法，所述方法包括以下步骤：在基底(1)上提供第一电极(2)，产生至少部分分配给所述基底(1)和/或至少部分分配给所述第一电极(2)的源极‑漏极绝缘体(3)，产生分配给所述源极‑漏极绝缘体(3)的第二电极(4)，在所述第一电极(2)、所述第二电极(4)和所述源极‑漏极绝缘体(3)上沉积有机半导体层(5)，产生分配给所述有机半导体层(5)的栅极绝缘体(6)，以及提供分配给所述栅极绝缘体(6)的栅极(7)。此外，本发明涉及一种有机晶体管。

Description

制造有机晶体管的方法和有机晶体管
本发明涉及制造有机晶体管的方法和有机晶体管。
背景技术
垂直有机场效应晶体管(VOFET)(通常为场效应晶体管)由三个电极即栅极、源极和漏极形成。在VOFET中，源极和漏极通过有机半导体彼此连接。栅极通过绝缘体与源极和漏极分开。
VOFET被认为是用于AMOLED(AMOLED-有源矩阵有机发光二极管)背板技术的潜在器件。由于其垂直沟道几何形状，垂直晶体管概念被认为优于水平薄膜晶体管(OTFT)，因为其提供高的通态电流。然而，仍要显示足够的开/关比、对绝缘体材料的特定性质的降低的敏感性、更大的性能稳定性和改进的均匀性。此外，VOFET需要复杂的制造方案，这可能限制它们的应用领域和总的利用。
因此，特别感兴趣的是具有带有高导通电流密度、高开/关比、大程度的操作稳定性和均匀性的VOFET以及与大规模生产技术相容的简单制造方案。
已知的VOFET具有以下层序列：基底/栅极/绝缘体/源极/漏极，所谓的底栅结构。在这种设计中，可以将k-高绝缘体用作栅极绝缘体，并且可以通过现有技术的光刻法将栅图案化。然而，在该布局中也存在几个缺点。为了实现例如显示应用所需的高分辨率，需要快速且可靠的图案化技术。然而，该结构需要在有机半导体材料上构造源极和漏极。即使理论上通过阴影掩模(shadow masks)可以完成该结构，但是背板晶体管需要诸如光刻的高分辨率技术。然而，对有机半导体材料的光刻具有有限的加工自由度。特别地，由于有机材料的敏感性而很少应用蚀刻方法。由于低产率、有限的分辨率和耐久性，微电子工业不期望剥离工艺(蚀刻的替代)。
文献WO2010/113163A1公开了一种垂直有机场效应晶体管及其制造方法。该晶体管包含封装在介电层和有源元件之间的图案化电极结构。该有源元件是任一种有机半导体。通过使用嵌段共聚物材料作为图案化掩模对电极结构进行图案化。由此，可以选择图案化层的厚度和横向特征尺寸。然而，文献WO2010/113163A1中描述的器件通过阴影掩模和特殊的自组装工艺来图案化并因此不适于大规模生产工艺如光刻和蚀刻。
在文献WO 2011/139774中公开了用于形成具有图案化的导电层的有机器件的方法。所述方法包括以下步骤：在基底上沉积有机层并利用光致抗蚀剂溶液涂覆有机层以形成可光图案化层。光致抗蚀剂溶液包含氟化光致抗蚀剂材料和氟化溶剂。照射可光图案化层的选定部分以形成图案。导电层涂覆在有机层上。移除导电层的一部分以形成图案化导电层。文献WO 2011/139774中公开的该特定方法使得能够在有机半导体上进行光刻。然而，为了将例如在有机半导体的上部的金属层图案化，必须使用剥离或蚀刻。已经在有机半导体上展示了剥离和蚀刻。然而，由于低的工艺成品率而导致两种方法都不适合大规模生产。
K.Nakamura等，应用物理快报(Applied Physics Letters)，89卷，第103525页(2006年)公开了一种垂直有机发光晶体管。将栅极布置在基底上并用栅绝缘层覆盖。将半导体层涂覆在栅绝缘层上。在半导体层上布置源极、绝缘层和空穴传输层。此外，晶体管包括发光层和漏极。以这种方式，产生垂直型有机发光晶体管。然而，这些器件也难以与大规模生产相容，因为它们需要阴影掩模图案化，其不能用于微电子学中所需的小结构。
Kleemann等在文献WO 2013/149947 A1中公开了通过光刻法集成的垂直有机晶体管。然而，即使能够如该文献中所示在有机半导体材料上进行光刻、剥离和蚀刻，但由于有机半导体的自然的化学和机械敏感性而在大规模生产中不期望这种工艺。
发明内容
本发明的目的是提供用于有机晶体管的改进的技术。需要提供一种允许器件中高电流密度的晶体管设计以及以容易且可控的方式制造这种晶体管的方法。
该目的通过根据本发明的制造有机晶体管的方法和根据本发明的有机晶体管来解决。另外的实施方案也是本发明的主题。
根据一个方面，提供了一种用于制造有机晶体管的方法。所述方法包括以下步骤：在基底上提供第一电极，产生至少部分地分配给基底和/或至少部分地分配给第一电极的源极-漏极绝缘体，产生分配给所述源极-漏极绝缘体的第二电极，在所述第一电极和所述第二电极上沉积有机半导体层，产生分配给所述有机半导体层的栅极绝缘体，以及提供分配给所述栅极绝缘体的栅极。
在另一方面，提供了一种有机晶体管，包含：在基底上的第一电极，至少部分地分配给基底和/或至少部分地分配给第一电极的源极-漏极绝缘体，分配给所述源极-漏极绝缘体的第二电极，布置在所述第一电极和所述第二电极上的有机半导体层，分配给所述有机半导体层的栅极绝缘体，以及分配给所述栅极绝缘体的栅极。
提供了所谓的顶栅设计中的有机晶体管。顶栅设计有利地适合于用于源极和漏极的图案化的大规模生产技术，例如通过光刻和蚀刻。因此它与在平板工业中使用的现有技术的背板工艺相容。此外，栅极绝缘体可以充当有机半导体材料的劣化屏障，因为绝缘体材料在有机材料的上部。
在如上所述的电极的构造中，第一电极可以充当晶体管的漏极，而第二电极可以充当源极。此外，第一电极可以用作源极，而在这种情况下第二电极是晶体管的漏极。
在本申请中，分配给层B的层A可以意味着层A与层B接触。例如，层A和B彼此直接接触。在一个实施方案中，层A至少部分地在层B的上部。层A和B可以是晶体管的所有部件。
漏极和源极各自提供用于向晶体管施加电压的触点。栅极提供用于控制晶体管的状态的触点。晶体管可以是垂直晶体管。此外，晶体管可以是薄膜晶体管。第一电极(至少部分地或完全地)可以与基底直接接触。此外，源极-漏极绝缘体(至少部分地或完全地)可以与基底直接接触。
该方法还可以包括在沉积有机半导体层之前产生分配给第二电极的第二电极层，使得第二电极至少部分地被第二电极层覆盖的步骤。该方法还可以包括在沉积有机半导体层之前产生分配给第一电极的第一电极层，使得第一电极被第一电极层至少部分覆盖的步骤。第二电极层和/或第一电极层可以分别是掺杂层或注入改进层。
在一个实施方案中，通过物理气相沉积、特别是通过热蒸发产生例如各自是掺杂层的第二电极层和/或第一电极层。由此，产生第二电极和/或第一电极层的步骤可以以简单的方式集成在已知的制造工艺中。
在另一实施方案中，通过溶液处理产生例如各自为注入改进层的第二电极层和/或第一电极层。
第二电极层和/或第一电极层可以包含掺杂剂材料。第二电极层和/或第一电极层可以包含基质材料。基质材料可以是有机半导体材料。
在一个实施方案中，作为第一掺杂层的第一电极层和/或作为第二掺杂层的第二电极层可以分别由纯的掺杂剂材料制成。第一掺杂层和第二掺杂层可以由相同的纯掺杂剂材料制成。或者，两个掺杂层可以都由不同的纯掺杂剂材料制成。
第一掺杂层和/或第二掺杂层可分别包含含掺杂剂材料的基质材料。第一掺杂层和第二掺杂层可以包含含相同掺杂剂材料的相同基质材料。或者，两个掺杂层都包含含不同掺杂剂材料的相同基质材料。在另一替代方案中，两个掺杂层都包含具有相同或不同掺杂剂材料的不同基质材料。在包含基质材料和掺杂剂材料的第一和/或第二掺杂层中，掺杂剂材料可以以在层中小于5摩尔％，优选小于2摩尔％的比例存在。在掺杂层中使用的基质材料可以与有机半导体层的材料相同或者可以与有机半导体层的材料不同。掺杂层的材料可以具有比有机半导体层的材料更低的电荷载流子迁移率。
用于产生第一和/或第二掺杂层的掺杂剂(作为纯掺杂剂材料或在基质/掺杂剂体系中)可以是小有机分子。
在一个实施方案中，作为第一注入改进层的第一电极层和/或作为第二注入改进层的第二电极层可以分别由提供到漏极和/或源极的选择性连接的自组装材料制成。
第一电极层和/或第二电极层可以具有等于或小于5nm，优选等于或小于2.5nm，且更优选等于或小于1nm的厚度。
有机半导体层可以被构造为传输相同类型的电荷载流子，即空穴和电子。在空穴传输层(HTL)中，空穴的迁移率大于电子的迁移率。在电子传输层(ETL)中，电子的迁移率大于空穴的迁移率。
可以对有机半导体层进行掺杂。掺杂层包含基质材料和至少一种掺杂剂。掺杂层可以由基质材料和至少一种掺杂剂制成，所述掺杂剂优选大于基质材料的90摩尔％，还更优选大于95摩尔％。
有机半导体层可以由几个子层组成。至少一个子层可以是掺杂的。在一个实施方案中，子层中的一个可以完全由没有掺杂剂材料的基质材料制成。各个子层可以包含或可以不包含相同的有机基质材料。
例如在真空中通过热蒸发或通过有机气相印刷或从溶液通过例如旋涂、印刷或滴落涂布，可以沉积有机半导体层。
在一个实施方案中，有机半导体层和子层(如果适用)可以由小分子材料制成。有机半导体层和子层(如果适用)可以由聚合物材料制成。
根据一个实施方案，经由有机半导体层在源极与漏极之间形成的电流路径可以是单极的。由此，通过该层的电流可以仅由一种类型的电荷载流子即电子或空穴提供。
如下步骤中的至少一个可以包括光刻结构化的步骤：提供第一电极的步骤，产生源极-漏极绝缘体的步骤，产生第二电极的步骤，产生第二电极层的步骤，以及产生第一电极层的步骤。利用光刻结构化，可以在使用技术上良好可控的工序的同时最大化边缘宽度。边缘长度由源极-漏极绝缘体的厚度(例如，第一电极和第二电极之间的长度)限定。边缘宽度可以是指边缘的水平延伸。可以提供高性能器件而不需要复杂的光刻设备。具有约1μm的分辨率和对准对齐的通用设备足以制造晶体管。优选地，第一电极层和/或第二电极层可以在分别结构化源极和漏极之后但在沉积有机半导体材料之前产生。原则上，这可以通过阴影掩蔽(shadow masking)工艺来实现。
第一电极可以具有第一子电极部，并且第二电极可以具有第二子电极部，所述多个子电极部布置在交叠子电极部的分开的组中，其中所述交叠子电极部的分开的组各自可以具有与至少一个第二子电极部交叠的至少一个第一子电极部。两个电极的子电极部可以具有对应关系：如果交叠区域大于非交叠区域，则是一对一的对应；或者如果交叠区域小于非交叠区域，则是一对一或一对相邻的两个(其中结束处可以是偶的或奇的)。在第一种情况下，漏极的子电极的宽度优选大于源极的子电极的子电极宽度。所述至少一个第一子电极部和所述至少一个第二子电极部中的每个与各自相邻子电极部分开。此外，所述至少一个第一子电极部和所述至少一个第二子电极部可以具有不同的宽度。
优选地，两个电极的子电极部彼此平行布置。由此，提供了最佳的最小电容并同时保持低的串联电阻。
提供第一电极的步骤可以包括如下步骤：在基底上沉积第一导电层，在第一导电层上沉积第一光致抗蚀剂层，通过图案化第一光致抗蚀剂层来限定第一电极的电极区域，从而提供第一光致抗蚀剂图案，蚀刻第一导电层，以及通过例如等离子体蚀刻或通过在溶剂中溶解第一光致抗蚀剂来除去第一光致抗蚀剂图案，由此产生第一电极。或者，提供第一电极的步骤可以包括以下步骤：在基底上沉积第一光致抗蚀剂层，通过图案化第一光致抗蚀剂层来限定第一电极的电极区域，由此提供第一光致抗蚀剂图案，在第一光致抗蚀剂层和基底上沉积第一导电层，通过剥离工艺除去第一光致抗蚀剂图案和部分导电层，由此限定第一电极。
产生第二电极的步骤可以包括以下步骤：在至少部分被第一电极覆盖的基底上沉积第一绝缘层和第二导电层，在第二导电层上沉积第二光致抗蚀剂层，通过图案化第二光致抗蚀剂层来限定第二电极的电极区域，从而提供第二光致抗蚀剂图案，蚀刻第二导电层和第一绝缘层，除去第二光致抗蚀剂图案，从而限定第二电极。在替代实施方案中，产生第二电极的步骤可以包括以下步骤：在至少部分被第一电极覆盖的基底上沉积第一绝缘层和第二导电层，在第二导电层上沉积第二光致抗蚀剂层，通过图案化第二光致抗蚀剂层来限定第二电极的电极区域，由此提供第二光致抗蚀剂图案，蚀刻第二导电层，除去第二光致抗蚀剂图案，由此限定第二电极并蚀刻第一绝缘层。在替代实施方案中，产生第二电极的步骤可以包括以下步骤：在第一绝缘层上沉积第二光致抗蚀剂层，通过图案化第二光致抗蚀剂层来限定第二电极的电极区域，由此提供第二光致抗蚀剂图案，在所述第二光致抗蚀剂层上和所述第一绝缘层上沉积第二导电膜，通过剥离工艺除去所述第二光致抗蚀剂图案和至少部分所述第二导电层，由此限定所述第二电极，以及蚀刻所述第一绝缘层。
在替代实施方案中，产生源极-漏极绝缘体和第二电极的步骤可以包括以下步骤：在第一绝缘层上沉积第二光致抗蚀剂层，通过图案化第二光致抗蚀剂层来限定第二电极的电极区域，由此提供第二光致抗蚀剂图案，在第二光致抗蚀剂层上沉积第一绝缘膜和第二导电膜，通过剥离工艺除去第二光致抗蚀剂图案以及至少部分第二导电层和第一绝缘层，由此限定第二电极和源极-漏极绝缘体。
提供栅极绝缘体和产生栅极的步骤可以包括以下步骤：在有机半导体层上沉积第二绝缘层和第三导电层，在第三导电层上沉积第三光致抗蚀剂层，通过图案化第三光致抗蚀剂层来限定栅极的电极区域，由此提供第三光致抗蚀剂图案，蚀刻第二绝缘层和/或第三导电层，以及除去第三光致抗蚀剂图案，由此限定栅极和栅极绝缘体。在替代实施方案中，提供栅极的步骤可以包括以下步骤：在有机半导体层上沉积第二绝缘层，沉积第三光致抗蚀剂层，通过图案化第三光致抗蚀剂层限定栅极的电极区域，由此提供第三光致抗蚀剂图案，在所述第三光致抗蚀剂层上和所述第二绝缘层上沉积第三导电层，通过剥离工艺除去所述第三光致抗蚀剂图案和至少部分所述第三导电层，由此限定所述栅极。或者，提供栅极的步骤可以包括以下步骤：在半导体层上沉积第三光致抗蚀剂层，图案化第三光致抗蚀剂层，由此提供第三光致抗蚀剂图案，限定栅极的电极区域，在所述有机半导体层上沉积第二绝缘层和第三导电层，通过剥离工艺除去所述第三光致抗蚀剂图案以及至少部分所述第二绝缘层和至少部分所述第三导电层，由此限定所述栅极。
在还另外的实施方案中，栅极和第二电极中的至少一者以及第一电极对于光是不透明的。这确保环境光不影响晶体管的性能。
根据另外的实施方案，选自如下电极中的至少一个电极由金属材料制成：第二电极、第一电极和栅极。金属材料可以是金、银、铜或铝。由金属材料制成的电极具有低电阻，同时可以施加具有高频率的高功率。
产生源极-漏极绝缘体的步骤可以包括各向异性蚀刻步骤。
沉积有机半导体层的步骤可以包括从溶液沉积。
产生栅极绝缘体层的步骤可以包括从溶液沉积。
源极-漏极绝缘体边缘可以基本上与基底垂直。源极-漏极绝缘体边缘与基底之间的角度可以等于或大于85°，优选等于或大于88°，更优选90°。
栅极绝缘体可以基本上与源极-漏极绝缘体一样厚。通过制造栅极绝缘体，可以产生栅极绝缘体的典型厚度轮廓。栅极绝缘体在第二电极上的区域中可以更薄。此外，栅极绝缘体可以在源极-漏极绝缘体的边缘上更薄。在另外的实施方案中，栅极绝缘体可以比源极-漏极绝缘体更薄。具有在源极-漏极绝缘体的边缘处变薄的厚度轮廓的栅极绝缘体可以有益于晶体管的开关特性。提供比源极-漏极绝缘体更厚的栅极绝缘体可能不利于晶体管的开关特性。在一个实施方案中，源极-漏极绝缘体可以被栅极绝缘体包围以提供电绝缘。
掺杂剂材料可以是电掺杂剂。电掺杂剂材料可以施加到本文公开的任何掺杂层，特别是第一和第二掺杂层、第一和第二注入改进层以及有机半导体层(包含其子层)。电掺杂剂分为p型掺杂剂和n型掺杂剂。电掺杂在本领域内是众所周知的，示例性参考文献是：Gao等,应用物理快报,第79卷,第4040页(2001)，Blochwitz等；应用物理快报,第73卷,第729页(1998)，D’Andrade等；应用物理快报,第83卷,第3858页(2003)，Walzer等；化学评论(Chem.Rev.)第107卷,第1233页(2007)；US 2005/040390 A1；US 2009/179189 A1。
示例性p型掺杂剂是：四氟-四氰基醌二甲烷(F4TCNQ)；2,2'-(全氟萘-2,6-二亚基)二丙二腈(F6TCNNQ)；2,2',2”-(环丙烷-1,2,3-三亚基)三(2-(对氰基四氟苯基)乙腈)。优选的化合物是含有氰基的有机分子。
示例性n型掺杂剂是：吖啶橙碱(AOB)；四(1,3,4,6,7,8-六氢-2H-嘧啶并[1,2-a]嘧啶基)二钨(II)(W2(hpp)4)；3,6-双-(二甲基氨基)-吖啶；二(亚乙基-二硫代)四硫富瓦烯(BEDT-TTF)。
用于有机半导体层和/或掺杂层(如果作为基质/掺杂剂体系提供)的优选的p型半导体是：并五苯，二萘并噻吩并噻吩(DNTT)，另外的DNTT衍生物如C10-DNTT(通常是CX-DNTT)，金属酞菁(ZnPc、CuPc)，苝如二茚并苝(DIP)，四丙基-四苯基-二茚并苝(P4-PH4-DIP)，(PBTTT)聚[2,5-双(3-十四烷基噻吩-2-基)噻吩并[3,2-b]噻吩]，(PQT)聚(3,3”'-二烷基-四噻吩)。
用于有机半导体层和/或掺杂层(如果作为基质/掺杂剂体系提供)的优选的n-型半导体是：C60、C70、ZnPc、CuPc、F16CuPc、F4CuPc、二茚并苝、((P(NDI2OD-T2))聚{[N,N9-双(2-辛基十二烷基)-萘-1,4,5,8-双(二甲酰亚胺)-2,6-二基]-交替-5,59-(2,29-二噻吩)}。掺杂层中的基质材料可以是TPD＝三苯基-二胺(triphenyl-diamine)、MPB＝3-(N-马来酰亚胺丙酰)-生物胞素、BPHEN＝红菲咯啉(athophenanthroline)、TPHEN＝2,4,7,9-四苯基-1,10-菲咯啉或PTCDA＝苝-3,4,9,10-四甲酸-3,4,9,10-二酐、NTCDA＝萘四甲酸二酐等。
用于注入改进层的材料可以是自组装材料或掺杂剂。用于电荷载流子注入的自组装材料是例如四氟四氰基醌二甲烷(F4TCNQ)；2,2'-(全氟萘-2,6-二亚基)二丙二腈(F6TCNNQ)；从溶液沉积的2,2',2”-(环丙烷-1,2,3-三亚基)三(2-(对氰基四氟苯基)乙腈)。其他材料是：五氟苯硫酚(PFBT)；五氯苯硫酚(PCIBT)；硝基苯硫酚(NTP)；2,3,5,6-四氟-4-巯基苄腈(CN-PFBT)；四氟-四氰基醌二甲烷-三唑(F4-Triazol)。第一和/或第二注入改进层可以包含用于与特定金属化学结合的特定侧基。特别地，硫醇侧链被用于粘附到金、银、钯、铂和其它贵金属。
根据另一实施方案，提供一种包含有机晶体管的电子开关器件。
优选的是，第一电极、第二电极和/或源极-漏极绝缘体是不可渗透的。第一电极、第二电极和/或源极-漏极绝缘体可以足够厚以分别形成闭合的层。优选地，第一电极、第二电极和/或源极-漏极绝缘体各自不被中断、穿孔或随机中断，而是光刻图案化。此外，源极-漏极绝缘体在正常操作条件下不允许电荷载流子对其的任何实质性隧道贯穿。
在另一实施方案中，提供一种电路，包含：
-至少一个包含n型材料的n型VOFET和
-至少一个包含p型材料的p型VOFET。
形成电极的层可以在n型与p型VOFET之间共享。VOFET的极性可以仅通过掺杂剂(p或n)的极性选择。在这种情况下，p型或n型VOFET的有机半导体材料可以相同。
用于VOFET的光刻图案化工序可包括：
-在半导体层上沉积氟基光致抗蚀剂；
-在所述氟基光致抗蚀剂层上沉积(非氟基)光致抗蚀剂；
-照射(曝光)所述氟基和非氟基光致抗蚀剂层；
-显影所述非氟基光致抗蚀剂图案；
-显影所述氟基光致抗蚀剂图案；
-在然后图案化的光致抗蚀剂层的上部沉积另外的有机或无机层；
-通过剥离所述氟基和非氟基光致抗蚀剂来图案化所述另外的有机或无机层；
-沉积所述(非氟基)光致抗蚀剂层；
-照射(曝光)所述非氟基光致抗蚀剂层；
-显影所述非氟基光致抗蚀剂图案；
-在所述图案化的光致抗蚀剂层的上部沉积另外的有机或无机层；
-蚀刻所述光致抗蚀剂层下面的有机或无机层；和
-剥去多余的光致抗蚀剂。
所有步骤均可以在大气压下进行。
提供了几个优点，例如本文中所述的方法使得交叠电容减少。注入可以容易地改进。即使在较高频率下，较高的电流密度也是可能的。在一些实施方案中，通过掺杂触点中的至少一个，可以在非对称器件中进一步增加高电流。光刻图案化使得能够精确对准并因此控制电子器件的参数。它使得能够制造互补电路(使用n型和p型沟道晶体管)。此外，晶体管可以容易地以比具有大于105的高开/关比的常规平面薄膜晶体管高10倍、20倍或更高的收益来制造。
在该方法的上下文中公开的所有特征也都可以应用于晶体管，且反之亦然。
示例性实施方案说明
在下文中，将进一步描述示例性实施方案。在图中显示：
图1是垂直有机薄膜晶体管的示意图；
图2是另一垂直有机薄膜晶体管的示意图；
图3是另一垂直有机薄膜晶体管的示意图；
图4是另一垂直有机薄膜晶体管的示意图；
图5是电极构造的示意图；
图6是根据图3的垂直有机薄膜晶体管的传输特性线；
图7是根据图3的垂直有机薄膜晶体管的电流-电压输出曲线；
图8是另一垂直有机薄膜晶体管的示意图；
图9是另一垂直有机薄膜晶体管的示意图；
图10是根据图3的垂直有机薄膜晶体管的传输特性线；
图11是根据图3的垂直有机薄膜晶体管的电流-电压输出曲线；
图12是根据图3的垂直有机薄膜晶体管的传输特性线；和
图13是根据图3的垂直有机薄膜晶体管的电流-电压输出曲线。
在下文中，相同的标号用于相同的部件。
图1显示了包含几个层的垂直有机薄膜晶体管的示意图。所述晶体管包含在其上沉积第一电极2的基底1。源极-漏极绝缘体3和第二电极4布置在第一电极2上。有机半导体层5沉积在第二电极4、源极-漏极绝缘体3和第一电极2上。栅极绝缘体6涂覆在有机半导体层5上。在栅极绝缘体6的上部沉积栅极7。
图2显示了另一种晶体管设计的示意图。所述晶体管也包含第一电极2以及源极-漏极绝缘体3和第二电极4。此外在第二电极4的上部设置有第二电极层8a并且在第一电极2的上部设置有第一电极层8b。第二电极层8a和/或第一电极层8b可以改善电荷注入或可以包含掺杂剂材料。有机半导体层5沉积在注入改进层或掺杂剂层8a、8b，电极4，源极-漏极绝缘体3和第一电极2上。栅极绝缘体6涂覆在有机半导体材料5上。在栅极绝缘体6的上部沉积栅极7。
图3显示了包含几个层的垂直有机薄膜晶体管的另一实施方案的示意图。所述晶体管包含在其上沉积第一电极2的基底1。源极-漏极绝缘体3和第二电极4布置在第一电极2上。第一电极2和第二电极4部分交叠。在第二电极4、源极-漏极绝缘体3和第一电极2上沉积有机半导体层5。将栅极绝缘体6涂覆在有机半导体层5上。在栅极绝缘体6的上部沉积栅极7。
图4显示了另一种晶体管设计的示意图。所述晶体管也包含第一电极2以及源极-漏极绝缘体3和第二电极4。此外在第二电极4的上部设置第二电极层8a并且在第一电极2的上部设置第一电极层8b。第二电极层8a和/或第一电极层8b可以改进电荷注入或可以包含掺杂剂材料。第一电极2和第二电极4部分交叠。有机半导体层5沉积在注入改进层或掺杂剂层8a、8b，电极4，源极-漏极绝缘体3和第一电极2上。将栅极绝缘体6涂覆在有机半导体材料5上。在栅极绝缘体6的上部沉积栅极7。
图5显示了电极构造的示意图。第一电极9(例如漏极)设置有第一子电极部11且第二电极10(例如源极)设置有第二子电极部12。所述多个子电极部布置在交叠子电极部的分开的组中。所述交叠子电极部的分开的组各自包含与至少一个第二子电极部交叠的至少一个第一子电极部。第一子电极部的宽度被优化为尽可能小，以获得第一电极9与第二电极10之间的最小可能电容，但是足够大以收集由电荷载流子的迁移率限制的电流。优选的范围为在100μm～1μm之间或在50μm～1μm之间或者在20μm～0.5μm之间。优选地，子电极部11、12彼此平行(电极内和电极间的平行性)，因为这导致最低的串联电阻和最高的交叠长度(有源区域)。掺杂材料层或注入改进层可以至少部分地分别布置在子电极部11、12上(未示出)。
接下来，公开了一种用于制造晶体管的方法。首先，将由诸如金属的导电材料制成的第一电极2设置在基底1上。典型的基底材料是氧化硅、玻璃、聚乙烯、用于箔的其它普通聚合物，第一电极材料是如下材料：硅，ITO，Pedot:PSS、Al，所有空气稳定的金属如Mo、Ta、Ag、Au、Cu、Al、Pa、P1，或碳纳米管或石墨烯。第一电极2可以是掺杂的。第一电极的几何形状可以通过几种方法来限定，例如通过阴影掩模沉积、印刷或光刻来限定。限定第一电极的优选方法是剥离或蚀刻工序。在剥离工艺的情况下，在基底上涂覆一层光致抗蚀剂，曝光并显影。将第一电极材料部分地通过抗蚀剂掩模沉积到覆盖基底的抗蚀剂图案上。通过剥离光致抗蚀剂来除去多余的第一电极材料。蚀刻工序包括：沉积第一电极材料，涂覆光致抗蚀剂，曝光步骤，显影，蚀刻第一电极材料，以及剥去抗蚀剂。
在限定第一电极之后，准备源极-漏极绝缘体3和第二电极4。源极-漏极绝缘体可以是金属氧化物、半金属氧化物、聚合物或小分子有机材料。有机或无机二极管也适合作为绝缘体。其可以通过原子层沉积、溅射、热沉积、旋涂或印刷来沉积。第二电极可以由硅，ITO，Pedot:PSS，Al，所有空气稳定的金属如Mo、Ta、Ag、Au、Cu、Al、Pa、P1，碳纳米管，石墨烯构成。第二电极4可以是掺杂的。源极-漏极绝缘体和第二电极的几何形状可以通过几种方法来限定，例如通过阴影掩模沉积、印刷或光刻来限定。限定源极-漏极绝缘体和第二电极的优选方法是剥离或蚀刻工序。在剥离工艺的情况下，在具有第一电极的基底上涂覆光致抗蚀剂层，曝光并显影。将源极-漏极绝缘体和第二电极材料部分地通过抗蚀剂掩模沉积到覆盖基底和第一电极的抗蚀剂图案上。通过剥离光致抗蚀剂来除去多余的源极-漏极绝缘体和第二电极材料。蚀刻工序包括：沉积源极-漏极绝缘体材料，沉积第二电极材料，涂覆光致抗蚀剂，曝光步骤，显影，蚀刻源极-漏极绝缘体和第二电极材料，以及剥去抗蚀剂。在一个实施方案中，选择用于第一电极、源极-漏极绝缘体和源极的材料以在蚀刻试验期间用作选择性蚀刻停止层。特别地，第二电极的蚀刻反应不影响源极-漏极绝缘体并因此不影响第一电极且第二绝缘体的蚀刻不影响第一电极。
在限定第一电极、源极-漏极绝缘体和第二电极的步骤之后，提供注入改进层或掺杂剂层8a、8b。在该处理之前，可能需要清洁样品。掺杂剂材料可以通过热真空沉积来沉积。用于掺杂剂层的优选掺杂剂化合物是F4-TCNQ或F6-TCNNQ。掺杂剂层也可以从溶液涂覆。基于自组装材料的注入改进层是掺杂剂层的替代物。
在沉积掺杂剂层或注入改进层之后，沉积有机半导体层5。可以通过旋涂、热真空沉积或印刷来沉积有机半导体材料。可以将诸如阴影掩模沉积、印刷、光刻和激光烧蚀的图案化技术应用于结构化有机半导体材料。
将栅极绝缘体材料6沉积在有机半导体材料上。其可以通过旋涂、溅射、印刷、原子层沉积(ALD)或热真空沉积来沉积。用于栅极绝缘体的材料可以是聚合物(例如氟聚合物、CYTOP(旭硝子公司(Asahi Glass Cooperation))、PVA聚苯醇、TTC四四十烷)或金属和半金属氧化物(例如Al2O3、SiO2、HfO2、TiO2、Si3N4、Ta2O5)。也可以应用包含聚合物和金属或半金属氧化物的双层的混合堆叠的栅极绝缘体。可以将诸如阴影掩模沉积、印刷、光刻和激光烧蚀的图案化技术应用于将栅极绝缘体材料结构化。
在栅极绝缘体6之后沉积栅极7。典型的材料是ITO，Pedot:PSS，Al，所有空气稳定的金属如Mo、Ta、Ag、Au、Cu、Al、Pa、P1，碳纳米管，石墨烯。栅极的几何形状可以通过几种方法来限定，例如通过阴影掩模沉积、印刷、激光烧蚀或光刻来限定。限定栅极的优选方法是剥离或蚀刻工序。在剥离工艺的情况下，在栅极绝缘体上涂覆一层光致抗蚀剂，曝光并显影。将栅极材料部分地通过抗蚀剂掩模沉积到覆盖栅极绝缘体的抗蚀剂图案上。通过剥离光致抗蚀剂来除去多余的栅极材料。蚀刻工序包括：沉积栅极材料，涂覆光致抗蚀剂，曝光步骤，显影，蚀刻漏极材料，以及剥去抗蚀剂。
在一个实例中，使用玻璃基底作为基底。在超声浴中用丙酮、乙醇和异丙醇(IPA)将基底清洁5分钟，并进一步用臭氧等离子体蚀刻10分钟。在整个基底上沉积薄的铬或钛层(2nm)，随后沉积一层金(30nm)。铬或钛提供Au对玻璃基底的改进的粘附性。在第一光刻步骤中，将AZ NLOF 2020(MicroChemicals公司，(30秒，3000rpm))层旋涂在基底上。将试样在110℃下加热1分钟并然后暴露在汞UV光下12.5秒。使用市售掩模对准器系统来限定第一电极图案。曝光后，将试样在110℃下烘烤1分钟并最后在TMAH中显影90秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。通过水、过氯酸和硝酸铈铵((NH4)2[Ce(NO3)6])(混合比(85％:4％:11％)的混合物蚀刻铬或钛15秒。在每次蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样浸入NMP(N-甲基-2-吡咯烷酮)中15分钟。在黄光下(光刻室)在22℃下对光致抗蚀剂进行处理。也在22℃下进行蚀刻。使用掩模对准器(指杆筛，指长400μm，横向尺寸为30和50μm)，将试样曝光(例如，暴露于水银灯i线(365nm)下，剂量为35mJ/cm2)以形成如图3中所示的漏极。
对于源极-漏极绝缘体和第二电极，分别选择二氧化硅和Cr/Au层。通过RF溅射将100nm厚的SiO2层沉积到具有第一电极的基底上。在第二步骤中，在SiO2上沉积铬或钛的薄层(2nm)，然后沉积金层(30nm)。铬或钛提供Au对SiO2的改进的粘附性。在第二光刻步骤中，将AZ NLOF 2020(MicroChemicals公司，(30秒，3000rpm))层旋涂在基底上。将试样在110℃下加热1分钟并然后暴露于汞紫外光下16秒。使用市售掩模对准器系统来限定第二电极图案。曝光后，将试样在110℃烘烤1分钟并最后在TMAH中显影90秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。通过水、过氯酸和硝酸铈铵((NH4)2[Ce(NO3)6])(混合比(85％:4％:11％)的混合物蚀刻铬或钛15秒。用在去离子水(1:10)中稀释的氟化氢(HF，48％)对SiO2蚀刻1分钟。在每次蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样浸入NMP(N-甲基-2-吡咯烷酮)中15分钟。在黄光下(光刻室)在22℃下对光致抗蚀剂进行处理。也在22℃下进行蚀刻。使用掩模对准器(指杆筛，指长400μm，横向尺寸为30和50μm)，将试样曝光(例如，暴露于水银灯i线(365nm)下，剂量为35mJ/cm2)以形成如图3中所示的漏极。
在限定第二电极、源极-漏极绝缘体和第一电极之后，用丙酮、乙醇和异丙醇(IPA)清洁试样5分钟并进一步用臭氧等离子体蚀刻10分钟。
在清洁步骤之后，将试样浸入溶解在PGMEA(1mM溶液)中的PFBT中5分钟并最后用纯的PGMEA漂洗。然后将试样在氮气手套箱中在40℃下加热15分钟。将例如F6-TCNNQ的薄层沉积到基底上是PFBT处理的替代方案。在处理电极之后，通过热真空蒸发来沉积100nm厚的并五苯层。
为了制备栅极绝缘体，将Cytop(旭硝子公司，CYTOP 809M，在溶剂Solv.1800中溶解至2重量％)的薄层旋涂在有机材料上，获得70nm的厚度(在500rpm下10秒，在2000rpm下20秒)。将该工序重复三次，以获得210nm厚的Cytop膜。在每个涂覆步骤之后，将试样在120℃下加热2分钟并在最后一个步骤之后在120℃下加热30分钟。
在第三光刻步骤中，限定栅极。沉积金的薄层(30nm)。将AZ NLOF2020(MicroChemicals公司，(30秒，3000rpm))层旋涂在Au层上。将试样在110℃下加热1分钟并然后暴露于汞紫外光下12.5秒。使用市售掩模对准器系统来限定栅极图案。曝光后，将试样在110℃烘烤1分钟并最后在TMAH中显影90秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。在蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样浸入NMP(N-甲基-2-吡咯烷酮)中15分钟。在22℃下在黄光(光刻室)下处理光致抗蚀剂。蚀刻也在22℃下进行。
在另一个实例中，使用玻璃基底作为基底。在超声浴中用丙酮、乙醇和异丙醇(IPA)清洁基底5分钟并进一步用臭氧等离子体蚀刻10分钟。用去离子水(0.5ml)、乙醇(10ml)和MPTMS((3-巯基丙基)-三甲氧基-硅烷，0.1ml)的溶液处理基底。将溶液分散在基底上1分钟并其后用纯乙醇旋转漂洗并在热板上在110℃下干燥5分钟。然后，在基底上沉积金的层(20nm)。MPTMS改进Au对玻璃基底的粘附性。在第一光刻步骤中，将AZ 1518(MicroChemicals公司，(60秒，1500rpm))层旋涂在基底上。将试样在100℃下加热2分钟并然后暴露于汞紫外光下8秒。使用市售掩模对准器系统来限定第一电极图案。曝光后，将试样在TMAH中显影60秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。在该蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样用丙酮、乙醇和去离子水各漂洗30秒。在22℃下在黄光(光刻室)下处理光致抗蚀剂。蚀刻也在22℃下进行。
对于源极-漏极绝缘体和第二电极，分别选择Cytop和Au层。利用第一电极旋涂在基底上沉积300nm厚的Cytop层。对于源极-漏极绝缘体，将Cytop(旭硝子公司，CYTOP 809M，在溶剂Solv.1800中溶解至2重量％)的薄层旋涂在有机材料上，获得100nm的厚度(在500rpm下10秒，在2000rpm下20秒)。将该工序重复三次，以获得300nm厚的Cytop膜。将试样在每个涂覆步骤之后在120℃下加热2分钟并在最后一个步骤之后在120℃下加热30分钟。
在第二步骤中，将薄的金层(40nm)沉积到Cytop上。
在第二光刻步骤中，将AZ NLOF 2020(MicroChemicals公司，(30秒，3000rpm))层旋涂在基底上。将试样在110℃下加热1分钟并然后暴露于汞紫外光下16秒。使用市售掩模对准器系统来限定第二电极的图案。曝光后，将试样在110℃烘烤1分钟并最后在TMAH中显影30秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。在该蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样浸入NMP(N-甲基-2-吡咯烷酮)中15分钟。在22℃下在黄光(光刻室)下处理光致抗蚀剂。蚀刻也在22℃下进行。通过在氧等离子体中的反应性离子蚀刻在200W下将Cytop的源极-漏极绝缘体蚀刻1000秒。对于等离子体蚀刻，可以将第二电极金属用作蚀刻掩模。任选地，NLOF2020层也可以用作蚀刻掩模。
如果使用诸如NLOF 2020的光致抗蚀剂层作为用于源极-漏极绝缘体的图案化的蚀刻掩模，则在蚀刻之后或在蚀刻期间必须除去光致抗蚀剂。光致抗蚀剂可以在源极-漏极绝缘体的蚀刻之后通过溶剂如PGMEA、丙酮或市售剥去产品来除去。也可以在蚀刻源极-漏极绝缘体期间除去光致抗蚀剂。在这种情况下，抗蚀剂的厚度优选与源极-漏极绝缘体的厚度相同，使得两者都可以例如通过反应性离子蚀刻来同时蚀刻。该方法是优选的，因为它为第二电极提供额外的保护。如果光致抗蚀剂和源极-漏极绝缘体的蚀刻速率不同，则必须相应地改变厚度。
在限定第二电极、源极-漏极绝缘体和第一电极之后，用异丙醇(IPA)清洁试样并进一步用臭氧等离子体蚀刻10分钟。
在处理电极之后，通过热真空蒸发来沉积100nm厚的并五苯层。
为了制备栅极绝缘体，将Cytop(旭硝子公司，CYTOP 809M，在溶剂Solv.1800中溶解至2重量％)的薄层旋涂在有机材料上，产生70nm的厚度(在500rpm下10秒，在2000rpm下20秒)。将试样在每个涂覆步骤之后在120℃下加热2分钟并在最后一个步骤之后在120℃下加热30分钟。
在第三光刻步骤中，限定栅极。沉积金的薄层(40nm)。将AZ1518(MicroChemicals公司，(30秒，3000rpm))的层旋涂在Au层上。将试样在100℃下加热2分钟并然后暴露于汞紫外光下8秒。使用市售掩模对准器系统来限定栅极图案。在曝光之后，将试样在TMAH中显影60秒。例如通过KI2(Standard蚀刻剂Gold，Aldrich公司)或HNO3和HCl(1:3)的混合物对金蚀刻15秒。在蚀刻步骤之后，用去离子水漂洗试样并用氮气干燥。为了除去保护电极的多余光致抗蚀剂，将试样用丙酮、乙醇和去离子水各漂洗30秒。在22℃下在黄光(光刻室)下处理光致抗蚀剂。蚀刻也在22℃下进行。
图6显示了如图3中所示的和上述的晶体管的传输特性。通态电流与截止电流晶体管之间的比为102。使用100nm的并五苯作为半导体材料。将第一电极2用作晶体管的漏极并将第二电极4用作晶体管的源极。
图7显示了如图3中所示的和上述的晶体管的电流-电压输出特性。通态电流与截止电流晶体管之间的比为102。使用100nm的并五苯作为半导体材料。将第一电极2用作晶体管的漏极并将第二电极4用作晶体管的源极。
在另一实例中，如在前面的实例中所述的对第一电极、源极-漏极绝缘体和第二电极进行处理。作为使用并五苯作为半导体的替代，使用材料TIPS-并五苯(6,13-双(三异丙基甲硅烷基乙炔基)并五苯)。该半导体从TIPS-并五苯和甲苯(2重量％)的溶液旋涂并其后在100℃下加热2分钟。TIPS-并五苯的厚度为50nm。在下一步骤中，如上所述将栅极绝缘体材料(Cytop)涂覆到TIPS-并五苯上。第二绝缘体(栅极绝缘体)的厚度为300nm。代替TIPS-并五苯，还可以使用诸如P3HT(聚(3-己基噻吩-2,5-二基))的聚合物作为半导体材料。可以通过旋涂、喷墨印刷或浸渍来从溶液涂覆半导体和有机栅极绝缘体。
优选地，半导体厚度等于或小于100nm，更优选等于或小于50nm。
在以上实例中，通过湿蚀刻或干蚀刻来图案化源极-漏极绝缘体。优选地，源极-漏极绝缘体的边缘垂直/正交于第一和第二电极平面。这可以通过源极-漏极绝缘体的各向异性蚀刻来实现。导致更倾斜的侧面(底切(第一电极与边缘之间的角度明显小于90°)或正的侧面(第一电极与边缘之间的角度明显大于90°))的源极-漏极绝缘体的各向同性蚀刻是不期望的，因为其将导致晶体管的额外的泄漏电流或延长的通道长度。
在图8中，显示了其中源极-漏极绝缘体3的边缘与第一电极2和第二电极4的平面正交的垂直有机晶体管。该边缘轮廓可以通过各向异性蚀刻来实现。如果例如通过旋涂、喷墨印刷或浸渍从溶液涂覆有机半导体(例如P3HT或TIPS-并五苯)和栅极绝缘体材料，则半导体材料和栅极绝缘体的厚度横跨晶体管器件不均匀。由于源极-漏极绝缘体3的垂直边缘，半导体和第二绝缘材料的厚度在源极-漏极绝缘体边缘处更小。
对于诸如有机薄膜晶体管的薄膜晶体管，本领域技术人员已知的是，如果晶体管的长度至少是栅极绝缘体的电介质厚度的五倍，则可以实现晶体管的高开/关比和漏极电流的良好饱和。
然而，在如上所述处理的并如图8中所示的垂直晶体管中，沟道的长度由源极-漏极绝缘体3的厚度给出。因此，根据薄膜晶体管的规则，源极-漏极绝缘体3的厚度必须是栅极绝缘体6的厚度的至少五倍。
对于具有220nm的第二绝缘体的厚度的器件(图3和4中所示的器件)，源极-漏极绝缘体的厚度应该至少为1100nm。然而，图3和图4中所示的器件的源极-漏极绝缘体3的厚度仅为200～300nm。因此，即使源极-漏极绝缘体的标称厚度(等于沟道长度)与第二绝缘体的厚度相同，仍可以实现足够的开/关比。这种行为与源极-漏极绝缘体的垂直边缘以及半导体材料和第二绝缘体材料的非保形涂覆有关。
源极-漏极绝缘体厚度对第二绝缘体(栅极绝缘体)的厚度之比为1:1代表优选状况，因为源极-漏极绝缘体的小厚度确保高的通态电流，而可比地厚的第二绝缘体确保晶体管的高产率。如果源极-漏极绝缘体显著厚于第二绝缘体，则由于对栅极短路的高风险而导致通态电流将减小并且器件的产率会降低。如果源极-漏极绝缘体显著更薄，则源极与漏极之间的短路的风险将更大且此外，晶体管的开/关比会更小。
在图9中，显示了其中源极-漏极绝缘体3的边缘与第一电极2和第二电极4的平面正交的垂直有机晶体管。该边缘轮廓可以通过各向异性蚀刻来实现。第一电极2和第二电极4分别被第一电极层8a和第二电极层8b覆盖。半导体层5和栅极绝缘体6从溶液涂覆。
图10显示了如图3中所示的和上述的晶体管的传输特性。通态电流与截止电流晶体管之间的比为103。将80nm的Tips-并五苯用作半导体材料。将第一电极2用作晶体管的漏极并将第二电极4用作晶体管的源极。
图11显示了如图3中所示的和上述的晶体管的电流-电压输出特性。通态电流与截止电流晶体管之间的比为103。将80nm的Tips-并五苯用作半导体材料。将第一电极2用作晶体管的漏极并将第二电极4用作晶体管的源极。
图12显示了如图3中所示的和上述的晶体管的传输特性。通态电流与截止电流晶体管之间的比为103。将80nm的Tips-并五苯用作半导体材料。将第二电极4用作晶体管的漏极并将第一电极2用作晶体管的源极。
图13显示了如图3中所示的和上述的晶体管的电流-电压输出特性。通态电流与截止电流晶体管之间的比为103。将80nm的Tips-并五苯用作半导体材料。将第二电极4用作晶体管的漏极并将第一电极2用作晶体管的源极。
在说明书、权利要求书和附图中公开的特征可以单独地或者以彼此任意组合的方式与本发明相关。
在下文中，提供了上述材料的缩写的列表：
-AZ NLOF 2020是市售负性(negative tone)光致抗蚀剂的商品名。
-AZ 1518是市售正性(positive tone)光致抗蚀剂的商品名。
-PGMEA是丙二醇单甲醚乙酸酯，AZ NLOF2020和AZ 1518的溶剂。
-TMAH是四甲基氢氧化铵，AZ 1518和AZ NLOF 2020的显影剂。
-KI2是钾-碘，金的标准蚀刻剂。
-Cytop是得自旭硝子公司的含氟聚合物。
-PFBT是五氟苯硫酚，注入材料。

Claims (18)

1.一种制造有机晶体管的方法，所述方法包括以下步骤：
-在基底(1)上提供第一电极(2)，
-产生至少部分分配给所述基底(1)和/或至少部分分配给所述第一电极(2)的源极-漏极绝缘体(3)，
-产生分配给所述源极-漏极绝缘体(3)的第二电极(4)，
-在所述第一电极(2)、所述第二电极(4)和所述源极-漏极绝缘体(3)上沉积有机半导体层(5)，
-产生分配给所述有机半导体层(5)的栅极绝缘体(6)，以及
-提供分配给所述栅极绝缘体(6)的栅极(7)，
其中所述方法还包括以下步骤：
-在沉积所述有机半导体层(5)之前产生分配给所述第二电极(4)的第二电极层(8a)，使得所述第二电极(4)至少部分地被所述第二电极层(8a)覆盖，其中所述第二电极层(8a)是包含掺杂剂材料的掺杂层，和
-在沉积所述有机半导体层(5)之前产生分配给所述第一电极(2)的第一电极层(8b)，使得所述第一电极(2)至少部分地被所述第一电极层(8b)覆盖，其中所述第一电极层(8b)是包含不同于所述掺杂剂材料的其它掺杂剂材料的掺杂层。
2.根据权利要求1所述的方法，其中通过物理气相沉积来产生所述第二电极层(8a)和/或所述第一电极层(8b)。
3.根据权利要求1所述的方法，其中通过溶液处理来产生所述第二电极层(8a)和/或所述第一电极层(8b)。
4.根据权利要求1～3中任一项所述的方法，其中所述第二电极层(8a)和/或所述第一电极层(8b)包含电掺杂剂材料。
5.根据权利要求1～3中任一项所述的方法，其中所述第二电极层(8a)和/或所述第一电极层(8b)包含基质材料。
6.根据权利要求5所述的方法，其中所述基质材料是有机半导体材料。
7.根据权利要求1～3中任一项所述的方法，其中以下步骤中的至少一个包括光刻结构化的步骤：
-提供所述第一电极(2)的步骤，
-产生所述源极-漏极绝缘体(3)的步骤，
-产生所述第二电极(4)的步骤，
-产生所述第二电极层(8a)的步骤，
-产生所述第一电极层(8b)的步骤，
-产生所述栅极绝缘体(6)的步骤，以及
-产生所述栅极(7)的步骤。
8.根据权利要求1～3中任一项所述的方法，其中所述第一电极(2)具有第一子电极部并且所述第二电极(4)具有第二子电极部，所述多个子电极部布置在交叠子电极部的分开的组中，其中所述交叠子电极部的分开的组各自具有与至少一个第二子电极部交叠的至少一个第一子电极部。
9.根据权利要求1～3中任一项所述的方法，其中提供所述第一电极(2)的步骤包括以下步骤：
-沉积第一导电层，
-沉积第一光致抗蚀剂层，
-通过图案化所述第一光致抗蚀剂层来限定用于所述第一电极(2)的电极区域，由此提供第一光致抗蚀剂图案，
-蚀刻所述第一导电层，以及
-通过剥去工艺除去所述第一光致抗蚀剂图案，由此产生所述第一电极(2)。
10.根据权利要求1～3中任一项所述的方法，其中产生所述源极
-漏极绝缘体(3)和所述第二电极(4)的步骤包括以下步骤：
-沉积第一绝缘层和第二导电层，
-沉积第二光致抗蚀剂层，
-通过图案化所述第二光致抗蚀剂层来限定用于所述第二电极(4)的电极区域，由此提供第二光致抗蚀剂图案，
-蚀刻所述第二导电层，
-蚀刻所述第一绝缘层，由此产生所述源极-漏极绝缘体(3)，
-通过剥去工艺除去所述第二光致抗蚀剂图案，由此产生所述第二电极(4)。
11.根据权利要求1～3中任一项所述的方法，其中产生所述源极
-漏极绝缘体(3)和所述第二电极(4)的步骤包括以下步骤：
-沉积第一绝缘层和第二导电层，
-沉积第二光致抗蚀剂层，
-通过图案化所述第二光致抗蚀剂层来限定用于所述第二电极(4)的电极区域，由此提供第二光致抗蚀剂图案，
-蚀刻所述第二导电层，
-蚀刻所述第一绝缘层(3)和所述光致抗蚀剂图案，由此产生所述源极-漏极绝缘体(3)和所述第二电极(4)。
12.根据权利要求1～3中任一项所述的方法，其中产生所述栅极绝缘体(6)和提供所述栅极(7)的步骤包括以下步骤：
-沉积第二绝缘层，由此产生所述栅极绝缘体(6)，
-在所述有机半导体层(5)上沉积第三导电层，
-沉积第三光致抗蚀剂层，
-通过图案化所述第三光致抗蚀剂层来限定用于所述栅极(7)的电极区域，由此提供第三光致抗蚀剂图案，
-蚀刻所述第二绝缘层和/或所述第三导电层，以及
-通过剥去工艺除去所述第三光致抗蚀剂图案，由此产生所述栅极(7)。
13.根据权利要求1～3中任一项所述的方法，其中产生所述源极-漏极绝缘体(3)的步骤包括各向异性蚀刻步骤。
14.根据权利要求1～3中任一项所述的方法，其中沉积所述有机半导体层(5)的步骤包括从溶液沉积。
15.根据权利要求1～3中任一项所述的方法，其中产生所述栅极绝缘体层(6)的步骤包括从溶液沉积。
16.一种有机晶体管，包含：
-在基底(1)上的第一电极(2)，
-至少部分分配给所述基底(1)和/或至少部分分配给所述第一电极(2)的源极-漏极绝缘体(3)，
-分配给所述源极-漏极绝缘体(3)的第二电极(4)，
-布置在所述第一电极(2)、所述第二电极(4)和所述源极-漏极绝缘体(3)上的有机半导体层(5)，
-分配给所述有机半导体层(5)的栅极绝缘体(6)，以及
-分配给所述栅极绝缘体(6)的栅极(7)，
所述有机晶体管还包括：
-分配给所述第二电极(4)的第二电极层(8a)，使得所述第二电极(4)至少部分地被所述第二电极层(8a)覆盖，其中所述第二电极层(8a)是包含掺杂剂材料的掺杂层，
-分配给所述第一电极(2)的第一电极层(8b)，使得所述第一电极(2)至少部分地被所述第一电极层(8b)覆盖，其中所述第一电极层(8b)是包含不同于所述掺杂剂材料的其它掺杂剂材料的掺杂层。
17.根据权利要求16所述的有机晶体管，其中所述源极-漏极绝缘体(3)的边缘基本上与所述基底(1)正交。
18.根据权利要求16～17中任一项所述的有机晶体管，其中所述栅极绝缘体(6)基本上与所述源极-漏极绝缘体(3)一样厚。
CN201580023349.XA 2014-03-28 2015-03-27 制造有机晶体管的方法和有机晶体管 Active CN106463621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14162388.4A EP2924754B1 (en) 2014-03-28 2014-03-28 Method for producing an organic transistor and organic transistor
EP14162388.4 2014-03-28
PCT/EP2015/056674 WO2015144865A1 (en) 2014-03-28 2015-03-27 Method for producing an organic transistor and organic transistor

Publications (2)

Publication Number Publication Date
CN106463621A CN106463621A (zh) 2017-02-22
CN106463621B true CN106463621B (zh) 2020-04-21

Family

ID=50389324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580023349.XA Active CN106463621B (zh) 2014-03-28 2015-03-27 制造有机晶体管的方法和有机晶体管

Country Status (5)

Country Link
US (1) US10497888B2 (zh)
EP (1) EP2924754B1 (zh)
CN (1) CN106463621B (zh)
TW (1) TW201539818A (zh)
WO (1) WO2015144865A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015077629A1 (en) 2013-11-21 2015-05-28 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
WO2017096058A1 (en) * 2015-12-01 2017-06-08 LUAN, Xinning Electron injection based vertical light emitting transistors and methods of making
US10541374B2 (en) 2016-01-04 2020-01-21 Carbon Nanotube Technologies, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
US10026911B2 (en) * 2016-01-15 2018-07-17 Corning Incorporated Structure for transistor switching speed improvement utilizing polar elastomers
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
US10665796B2 (en) 2017-05-08 2020-05-26 Carbon Nanotube Technologies, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10833105B2 (en) * 2018-08-03 2020-11-10 HKC Corporation Limited Display device and method of manufacturing display panel
JP7249001B2 (ja) * 2018-09-04 2023-03-30 国立大学法人 東京大学 有機半導体素子、歪みセンサ、振動センサ及び有機半導体素子の製造方法
CN113488592B (zh) * 2021-06-21 2023-03-10 西安理工大学 一种基于pfbt蒸发法的有机场效应晶体管制备方法
CN113809264B (zh) * 2021-08-26 2023-01-20 深圳大学 发光晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449404A (zh) * 2006-04-27 2009-06-03 奥加尼希德公司 自对准高性能有机fet的结构和制造方法
TW201323428A (zh) * 2011-09-20 2013-06-16 劍橋顯示科技有限公司 有機半導體組合物及有機電晶體
CN103367640A (zh) * 2012-04-03 2013-10-23 诺瓦莱德公开股份有限公司 垂直有机晶体管及生产方法
TW201405904A (zh) * 2012-04-05 2014-02-01 Novaled Ag 製造有機場效應電晶體方法及有機場效應電晶體

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742401A (en) * 1996-12-19 1998-04-21 Eastman Kodak Company Laser-exposed thermal recording element
DE10207859A1 (de) 2002-02-20 2003-09-04 Univ Dresden Tech Dotiertes organisches Halbleitermaterial sowie Verfahren zu dessen Herstellung
WO2005091376A1 (ja) * 2004-03-17 2005-09-29 Japan Science And Technology Agency 有機縦形トランジスタおよびその製造方法
GB2432714A (en) * 2005-10-06 2007-05-30 Seiko Epson Corp Thin film transistor and method for fabricating an electronic device
EP1780816B1 (en) 2005-11-01 2020-07-01 Novaled GmbH A method for producing an electronic device with a layer structure and an electronic device
US20070158647A1 (en) * 2005-11-10 2007-07-12 Chunghwa Picture Tubes, Ltd. Junction structure of organic semiconductor device, organic thin film transistor and fabricating method thereof
GB2455096B (en) * 2007-11-27 2011-11-02 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same
EP2415072B1 (en) 2009-03-29 2019-01-09 Technion Research & Development Foundation Ltd. Vertical organic field effect transistor and method of its manufacture
TW201203652A (en) 2010-04-27 2012-01-16 Orthogonal Inc Method for forming an organic device
TWI566449B (zh) * 2011-11-30 2017-01-11 Novaled Gmbh 有機電子裝置及其用途
JP5958988B2 (ja) * 2012-03-16 2016-08-02 Jnc株式会社 有機半導体薄膜、有機半導体素子および有機電界効果トランジスタ
EP2797133B1 (en) * 2013-04-23 2017-01-11 Novaled GmbH A method for producing an organic field effect transistor and an organic field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449404A (zh) * 2006-04-27 2009-06-03 奥加尼希德公司 自对准高性能有机fet的结构和制造方法
TW201323428A (zh) * 2011-09-20 2013-06-16 劍橋顯示科技有限公司 有機半導體組合物及有機電晶體
CN103367640A (zh) * 2012-04-03 2013-10-23 诺瓦莱德公开股份有限公司 垂直有机晶体管及生产方法
TW201405904A (zh) * 2012-04-05 2014-02-01 Novaled Ag 製造有機場效應電晶體方法及有機場效應電晶體

Also Published As

Publication number Publication date
US20170149001A1 (en) 2017-05-25
TW201539818A (zh) 2015-10-16
WO2015144865A1 (en) 2015-10-01
US10497888B2 (en) 2019-12-03
CN106463621A (zh) 2017-02-22
EP2924754A1 (en) 2015-09-30
EP2924754B1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
CN106463621B (zh) 制造有机晶体管的方法和有机晶体管
JP5638944B2 (ja) 有機薄膜トランジスタ
KR101907541B1 (ko) 유기 전계 효과 트랜지스터를 제조하는 방법 및 유기 전계 효과 트랜지스터
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
US9978967B2 (en) Method for producing an organic field effect transistor and an organic field effect transistor
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
TW201327781A (zh) 雙載子反相器元件結構及其製造方法
JP2008300546A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant